TWI515069B - Method of partitioning substrate - Google Patents

Method of partitioning substrate Download PDF

Info

Publication number
TWI515069B
TWI515069B TW100140544A TW100140544A TWI515069B TW I515069 B TWI515069 B TW I515069B TW 100140544 A TW100140544 A TW 100140544A TW 100140544 A TW100140544 A TW 100140544A TW I515069 B TWI515069 B TW I515069B
Authority
TW
Taiwan
Prior art keywords
substrate
electrode
dividing
modified layer
layer
Prior art date
Application number
TW100140544A
Other languages
English (en)
Other versions
TW201226094A (en
Inventor
Masaru Nakamura
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW201226094A publication Critical patent/TW201226094A/zh
Application granted granted Critical
Publication of TWI515069B publication Critical patent/TWI515069B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

基板的分割方法 技術領域
本發明係關於一種較佳之基板分割方法，係用於分割由形成有貫通電極之半導體晶圓等形成之基板來得到複數晶片時者。
背景技術
半導體技術領域中，重疊複數半導體晶片並加以封裝時，取代習知之引線接合，將形成於晶片內部之貫通電極間直接連接來重疊晶片之技術已實用化，其具有可使封裝更加小型化、薄型化之優點。具有貫通電極之晶片係例如於已藉由分割預定線劃分多數晶片區域之基板之各晶片區域形成貫通電極，接著蝕刻基板上面使貫通電極上面突出，之後，沿著分割預定線將基板分割，利用該方法可自一片基板製造出多數晶片。
此種習知之分割基板的方法，係藉由從基板之表面側沿著分割預定線將透過基板波長之雷射光線聚光照射於基板內部來形成改質層，接著對改質層施加外力，藉此沿著前述分割預定線分割基板。(專利文獻1、2等)
【先行技術文獻】 【專利文獻】
【專利文獻1】日本特開2005-28423號公報
【專利文獻2】日本特許3408805號公報
發明概要
但，將形成有貫通電極之基板於基板內部形成上述改質層並加以分割時，若進行使貫通電極突出之蝕刻處理，基板表面會變的粗糙，當由該變粗糙之表面側照射雷射光線時，會產生雷射光線無法充分地聚光於基板內部的問題。
有鑑於此，本發明之主要技術課題在於提供一種基板的分割方法，係對具有貫通電極之基板內部照射雷射光形成改質層而分割基板時，可充分地將雷射光線聚光於基板內部者。
本發明之基板分割方法，係包含：電極露出步驟，係將形成有貫通電極之基板之上面藉由蝕刻除去，使該貫通電極之上面自該基板之上面突出；改質層形成步驟，係沿著分割預定線將透過基板之波長的雷射光線聚光於前述基板之內部來形成改質層；及，分割步驟，係於前述電極露出步驟和前述改質層形成步驟之後，對前述改質層施加外力，藉此沿著前述分割預定線分割基板；其特徵在於前述電極露出步驟係於前述改質層形成步驟後進行。
依據本發明，在進行改質層形成步驟時，由於基板之上面還沒有經過蝕刻，所以不會變粗糙，因此，照射至基板之雷射光線可充分地聚光於基板內部。
本發明所謂之基板並未特別限定，可舉例如由矽或砷化鎵(GaAs)、碳化矽(SiC)等形成之半導體晶圓、半導體製品之封裝、陶瓷、玻璃、藍寶石(Al2O3)系之無機材料基板、控制驅動 液晶顯示裝置之LCD驅動器等各種電子零件、要求微米單位之加工位置精度的各種加工材料等。
又，本發明所謂之改質層係密度、折射率、機械性強度或其他物理特性和周圍狀態相異之區域，可舉例如熔融處理層、裂痕(crack)層、絕緣破壞層、折射率變化層等，且可包含該等之單獨狀態或混合狀態。
依據本發明可達到一效果，即，提供一種基板分割方法，可在對具有貫通電極之基板內部照射雷射光形成改質層而分割基板時，充分地將雷射光線聚光於基板內部。
圖式簡單說明
第1圖係顯示以本發明其中一實施形態之分割方法所分割之基板透過黏著帶支持於環狀框架之狀態的立體圖。
第2(a)~(c)圖係示意地顯示其中一實施形態之分割方法的剖面圖。
第3圖係顯示其中一實施形態分割方法之分割步驟具體範例的側面圖。
第4(a)~(c)圖係示意地顯示本發明其他實施形態之分割方法的剖面圖。
第5(a)~(d)圖係示意地顯示本發明另一實施形態之分割方法的剖面圖。
用以實施發明之形態
以下參照著圖式來說明本發明之實施形態。而，下列各實 施形態參照之圖式為使其容易理解，將基板等之長寬比與實際物體不同地誇張描繪，此一節事先予以註記。
(1)基板
第1圖之符號1係適用本發明其中一實施形態分割分法而分割之基板。基板1係例如矽晶圓等之半導體晶圓，藉由格子狀地設定於表面1a之分割預定線2來劃分多數之晶片區域3，這些晶片區域3形成有例如電子電路等。又，如第2(a)圖所示，各晶片區域3形成有朝厚度方向貫通之複數貫通電極4。
如第1圖所示，基板1以露出表面1a側且貼著於黏著帶11之狀態分割，該黏著帶11貼附於環狀框架10且具有伸縮性。黏著帶11一面成為黏著面，該黏著面貼附有框架10和基板1的背面1b(參照第2圖)。且，基板1定位於框架10之開口部10a而呈同圓心狀，背面1b貼著於黏著帶11。本實施形態係將基板1沿著分割預定線2切斷而分割多數晶片區域3(也就是晶片)之方法，以下，說明該順序。
(2)分割方法
如第2(a)圖所示，本實施形態中，首先沿著分割預定線2於基板1內部形成本發明之改質層5(改質層形成步驟)。改質層5之形成係藉由從基板1表面1a側將聚光點對準內部來照射具有穿透性之雷射光線L而形成。
第2(a)圖係於厚度方向形成一層改質層5之狀態，但當基板1厚的情況等，亦可階段性變更聚光點並複數次地照射沿著分割預定線2進行之雷射光線L來形成複數層改質層5。此時，為了避免在已形成之改質層5的影響下雷射光線L不能聚光至目 標深度，乃將聚光點從表面1a側深處依序變更至淺處。形成改質層5之雷射光線L，有例如波長為1064nm之YVO4脈衝雷射光線，並以例如重複頻率：100kHz、脈波寬度：25ns、聚光點徑：ψ 1μm之條件進行照射。
接著，將基板1上面之表面1a藉由蝕刻除去，如第2(b)圖所示，使貫通電極4之上面4a自基板1之表面1a突出預定高度(電極露出步驟)。蝕刻係採用習知之濕蝕刻，其係利用對應基板1材料的溶液(例如於基板1為矽時，為氫氧化鉀或氟酸)中之化學反應。又，其他也有以習知之乾蝕刻加以蝕刻的情況。
接著，對形成於基板1內之改質層5施加外力，藉此如第2(c)圖所示沿著分割預定線2來分割基板1(分割步驟)。對改質層5施加外力係以例如第3圖所示之手法為佳，即，透過黏著帶11將基板1載置於上面為圓形之基板載置台20上，並壓下框架10將黏著帶11朝放射方向擴張。如此一來當黏著帶11擴張時，基板1會以改質層5做為起點而如第2(c)圖所示分割為各晶片區域3，也就是晶片3。
以上將基板1分割成多數之晶片3，之後將已分割之晶片3從黏著帶11剝離並撿拾，移向下個步驟。
(3)實施形態之作用效果
依照上述實施形態之分割方法，由於是在基板1內部形成改質層後再蝕刻基板1之表面1a，因此於形成改質層5時，基板1之表面1a不會因蝕刻變粗，而保持著平坦的狀態。因此，照射於基板1之雷射光線L不會受到基板1之表面1a狀態之影響而可穿透至基板1內部，可對目標聚光點充分地聚光。
(4)其他實施形態
第4圖及第5圖分別顯示本發明之其他實施形態，以下，就此加以說明。
第4圖所示之分割方法中，如第4(a)圖所示，首先和上述實施形態同樣地，進行藉由雷射光線L之照射來沿著分割預定線2於基板1內部形成改質層5之改質層形成步驟，但，此時與改質層5之形成同時地，於基板1內部形成從改質層5到達基板1背面1b側之裂痕6。裂痕6可藉由例如使照射之雷射光線L功率增大或是使雷射光線L聚光至靠近背面1b處來形成。
接著，如第4(b)圖所示，進行電極露出步驟，其係將基板1之表面1a藉由蝕刻除去，使貫通電極4之上面4a從基板1之表面1a突出預定高度。此時蝕刻所產生之表面1a除去深度係如同圖所示，為除去改質層5且留下裂痕6之深度。接著，如第4(c)圖所示，進行將黏著帶11擴張來分割基板1之分割步驟。於分割步驟中，基板1以裂痕6做為起點分割成多數之晶片3。
第4圖所示之分割方法，係藉由電極露出步驟中之蝕刻將改質層5除去，因此分割後得到之晶片3之分割面不存在改質層5。因此，不僅所得到之晶片3不會產生因改質層5殘存所導致之抗折強度降低之問題，且由於分割面為裂痕6形成之劈開面，因此可提高抗折強度。又，改質層5若基板1沒有某種程度之厚度會難以形成，但若依第4圖所示之分割方法，由於是先形成改質層5後再藉由蝕刻將基板1加工至目標厚度，因此係於欲得比較薄之晶片時較佳的方法。
第5圖所示之分割方法中，首先如第5(a)圖所示，進行改質 層形成步驟，係藉由將雷射光線L照射至基板1內部來沿著分割預定線2形成到達改質層5和基板1之背面1b側之裂痕6。接著，如第5(b)圖所示，連同基板1之表面1研削貫通電極4來將基板1加工至預定厚度為止。此時研削形成之表面1a的除去深度如同圖所示，係除去改質層5且留下裂痕6的深度。
接著，如第5(c)圖所示，進行電極露出步驟，係藉由蝕刻除去基板1之表面1a至裂痕6殘留某種程度的深度為止，使貫通電極4之上面4a從基板1之表面1a突出預定高度。接著，如第5(d)圖所示，進行將黏著帶11擴張來分割基板1之分割步驟，以裂痕6做為起點將基板1分割為多數晶片3。
依照第5圖所示之分割方法，由於是形成改質層5後將基板1和貫通電極4加以研削而除去改質層5，因此所得到之晶片中分割面不存在改質層5，不會產生因改質層5殘存造成抗折強度降低之問題。
1‧‧‧基板
1a‧‧‧基板上面(表面)
1b‧‧‧背面
2‧‧‧分割預定線
3‧‧‧晶片區域，晶片
4‧‧‧貫通電極
4a‧‧‧貫通電極上面
5‧‧‧改質層
6‧‧‧裂痕
10‧‧‧框架
10a‧‧‧開口部
11‧‧‧黏著帶
20‧‧‧基板載置台
L‧‧‧雷射光線
第1圖係顯示以本發明其中一實施形態之分割方法所分割之基板透過黏著帶支持於環狀框架之狀態的立體圖。
第2(a)~(c)圖係示意地顯示其中一實施形態之分割方法的剖面圖。
第3圖係顯示其中一實施形態分割方法之分割步驟具體範例的側面圖。
第4(a)~(c)圖係示意地顯示本發明其他實施形態之分割方法的剖面圖。
第5(a)~(d)圖係示意地顯示本發明另一實施形態之分割方 法的剖面圖。
1‧‧‧基板
1a‧‧‧基板上面(表面)
1b‧‧‧背面
2‧‧‧分割預定線
3‧‧‧晶片區域，晶片
4‧‧‧貫通電極
4a‧‧‧貫通電極上面
5‧‧‧改質層
11‧‧‧黏著帶
L‧‧‧雷射光線

Claims (1)

  1. 一種基板分割方法，係包含：電極露出步驟，係將形成有貫通電極之基板之上面藉由蝕刻除去，使該貫通電極之上面自該基板之上面突出；改質層形成步驟，係沿著分割預定線將透過基板之波長的雷射光線聚光於前述基板之內部來形成改質層，並且形成從該改質層達到基板背面側的裂痕；及分割步驟，係於前述電極露出步驟和前述改質層形成步驟之後，對前述改質層施加外力，藉而沿著前述分割預定線分割基板；其係，於前述改質層形成步驟後，並且是在將前述基板連同前述貫通電極以及前述改質層一起實施研削至前述改質層被除去且達到前述裂痕殘留的深度為止後，施行前述電極露出步驟。
TW100140544A 2010-12-17 2011-11-07 Method of partitioning substrate TWI515069B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010281166A JP5819605B2 (ja) 2010-12-17 2010-12-17 基板の分割方法

Publications (2)

Publication Number Publication Date
TW201226094A TW201226094A (en) 2012-07-01
TWI515069B true TWI515069B (zh) 2016-01-01

Family

ID=46646148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140544A TWI515069B (zh) 2010-12-17 2011-11-07 Method of partitioning substrate

Country Status (3)

Country Link
JP (1) JP5819605B2 (zh)
KR (1) KR101798243B1 (zh)
TW (1) TWI515069B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6105874B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6105872B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6105873B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6189066B2 (ja) * 2013-03-27 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP6189178B2 (ja) * 2013-10-29 2017-08-30 株式会社ディスコ レーザー加工装置
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP6957185B2 (ja) * 2017-04-17 2021-11-02 浜松ホトニクス株式会社 加工対象物切断方法及び半導体チップ
JP7083716B2 (ja) * 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE534142T1 (de) * 2002-03-12 2011-12-15 Hamamatsu Photonics Kk Verfahren zum auftrennen eines substrats
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
JP2010026041A (ja) * 2008-07-16 2010-02-04 Seiko Epson Corp 表示パネルの製造方法
JP2010143770A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 加工対象物の分割方法

Also Published As

Publication number Publication date
JP2012129430A (ja) 2012-07-05
TW201226094A (en) 2012-07-01
JP5819605B2 (ja) 2015-11-24
KR101798243B1 (ko) 2017-11-15
KR20120068693A (ko) 2012-06-27

Similar Documents

Publication Publication Date Title
TWI515069B (zh) Method of partitioning substrate
US8148240B2 (en) Method of manufacturing semiconductor chips
TWI637433B (zh) 使用雷射處理及溫度引起之應力的組合式晶圓製造方法
TWI527649B (zh) The cutting method of the object to be processed
JP5390769B2 (ja) 極薄ダイおよびその製造方法
JP5637330B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP6704957B2 (ja) 基板加工方法
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US8466042B2 (en) Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom
WO2013115352A1 (ja) 単結晶基板の製造方法、単結晶基板、および、内部改質層形成単結晶部材の製造方法
JP2009124077A (ja) 半導体チップ及びその製造方法
JP2009111147A (ja) 半導体チップ及びその製造方法
CN105810576B (zh) 切割晶圆的方法及半导体芯片
JP5263261B2 (ja) 半導体装置の製造方法
TW201220378A (en) Chip manufacturing method
US20120107994A1 (en) Manufacturing method of semiconductor device
JP5942828B2 (ja) 半導体装置の製造方法
CN110520968B (zh) 加工对象物切断方法和半导体芯片
JP2011083787A (ja) 基板の加工方法及び基板
JP6381110B2 (ja) 基板加工方法及び基板
JP2009111146A (ja) 半導体チップ及びその製造方法