CN110520968B - 加工对象物切断方法和半导体芯片 - Google Patents

加工对象物切断方法和半导体芯片 Download PDF

Info

Publication number
CN110520968B
CN110520968B CN201880025364.1A CN201880025364A CN110520968B CN 110520968 B CN110520968 B CN 110520968B CN 201880025364 A CN201880025364 A CN 201880025364A CN 110520968 B CN110520968 B CN 110520968B
Authority
CN
China
Prior art keywords
main surface
modified regions
modified
lines
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880025364.1A
Other languages
English (en)
Other versions
CN110520968A (zh
Inventor
坂本刚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN110520968A publication Critical patent/CN110520968A/zh
Application granted granted Critical
Publication of CN110520968B publication Critical patent/CN110520968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

加工对象物切断方法包括：第一步骤，准备具有单晶硅基板和设置于第一主面侧的功能元件层的加工对象物；第二步骤，通过对加工对象物照射激光，分别沿多条切断预定线在单晶硅基板的内部形成至少1列改质区域，并分别沿多条切断预定线在加工对象物以跨至少1列改质区域与加工对象物的第二主面之间的方式形成龟裂；以及第三步骤，通过对加工对象物从第二主面侧实施干式蚀刻，分别沿多条切断预定线在加工对象物形成开口于第二主面的沟槽。在第三步骤中，从第二主面侧实施干式蚀刻而去除至少1列改质区域，由此在沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状且使单晶硅露出的凹凸区域。

Description

加工对象物切断方法和半导体芯片
技术领域
本发明涉及加工对象物切断方法和半导体芯片。
背景技术
已知有一种加工对象物切断方法，其通过对加工对象物照射激光，分别沿多条切断预定线在加工对象物形成至少1列改质区域，并通过使贴在加工对象物的扩张膜扩张，从而分别沿多条切断预定线将加工对象物切断成多个半导体芯片(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利第4781661号公报
发明内容
发明所要解决的问题
在如上所述的加工对象物切断方法中，虽有能够通过使扩张膜扩张，而使从改质区域延伸的龟裂到达加工对象物的两主面来将加工对象物切断成多个半导体芯片的情况，但有时仍会残留不能切断为多个半导体芯片的部分。
本发明的目的是为了提供能够将加工对象物可靠地切断成多个半导体芯片的加工对象物切断方法及半导体芯片。
用于解决问题的方案
本发明的一个方面的加工对象物切断方法包括：第一步骤，准备具有单晶硅基板和设置于第一主面侧的功能元件层的加工对象物；第二步骤，在第一步骤之后，通过对加工对象物照射激光，分别沿多条切断预定线在单晶硅基板的内部形成至少1列改质区域，并分别沿多条切断预定线在加工对象物以跨至少1列改质区域与加工对象物的第二主面之间的方式来形成龟裂；以及第三步骤，在第二步骤之后，通过对加工对象物从第二主面侧实施干式蚀刻，分别沿多条切断预定线在加工对象物形成开口于第二主面的沟槽，在第三步骤中，从第二主面侧实施干式蚀刻而去除至少1列改质区域，由此在沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状且使单晶硅露出的凹凸区域。
在该加工对象物切断方法中，对以跨至少1列改质区域与加工对象物的第二主面之间的方式形成有龟裂的加工对象物，从第二主面侧实施干式蚀刻。由此，使干式蚀刻从第二主面侧沿龟裂选择性地进展，分别沿多条切断预定线形成开口宽度窄且深的沟槽。因而，例如，通过使贴于沟槽开口的第二主面侧的扩张膜扩张，能够沿各个切断预定线将加工对象物可靠地切断成多个半导体芯片。并且，通过去除至少1列改质区域而形成使单晶硅露出的凹凸区域，因此能够抑制在凹凸区域周边的强度降低。
在本发明的一个方面的加工对象物切断方法中，可以在第二步骤中，通过形成在加工对象物的厚度方向上排列的多列改质区域，分别沿多条切断预定线形成至少1列改质区域，以跨多列改质区域中彼此相邻的改质区域之间的方式来形成龟裂，在第三步骤中，从第二主面侧实施干式蚀刻而去除多列改质区域中位于第二主面侧的改质区域，由此在上述沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状的凹凸区域。由此，能够使干式蚀刻更深入且选择性地进展。
在本发明的一个方面的加工对象物切断方法中，可以在第二步骤中，通过形成分别沿多条切断预定线排列的多个改质点，分别沿多条切断预定线来形成至少1列改质区域，以跨多个改质点中彼此相邻的改质点之间的方式来形成龟裂。由此，能够使干式蚀刻更有效地选择性进展。
本发明的一个方面的加工对象物切断方法，可以还包括第四步骤，其在第三步骤之后，通过将扩张膜贴于第二主面侧并使扩张膜扩张，而分别沿多条切断预定线将加工对象物切断成多个半导体芯片。由此，能够沿各个切断预定线将加工对象物可靠地切断成多个半导体芯片。进而，由于在扩张膜上使多个半导体芯片彼此分离，因此能够谋求半导体芯片的拾取的容易化。
本发明的一个方面的加工对象物切断方法包括：第一步骤，准备具有单晶材料基板和设置于第一主面侧的功能元件层的加工对象物；第二步骤，在第一步骤之后，通过对加工对象物照射激光，分别沿多条切断预定线在单晶材料基板的内部形成至少1列改质区域，并分别沿多条切断预定线在加工对象物以跨至少1列改质区域与加工对象物的第二主面之间的方式来形成龟裂；以及第三步骤，在第二步骤之后，通过对加工对象物从第二主面侧实施干式蚀刻，分别沿多条切断预定线在加工对象物形成开口于第二主面的沟槽，在第三步骤中，从第二主面侧实施干式蚀刻而去除至少1列改质区域，由此在沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状且使单晶材料露出的凹凸区域。
在该加工对象物切断方法中，对以跨至少1列改质区域与加工对象物的第二主面之间的方式形成有龟裂的加工对象物，从第二主面侧实施干式蚀刻。由此，使干式蚀刻从第二主面侧沿龟裂来选择性地进展，而分别沿多条切断预定线形成开口宽度窄且深的沟槽。因而，例如通过使贴于沟槽开口的第二主面侧的扩张膜扩张，能够分别沿切断预定线将加工对象物可靠地切断成多个半导体芯片。并且，通过去除至少1列改质区域，而形成使单晶材料露出的凹凸区域，因此能够抑制在凹凸区域周边的强度降低。
在本发明的一个方面的加工对象物切断方法中，可以在第二步骤中，通过形成在加工对象物的厚度方向上排列的多列改质区域，而分别沿多条切断预定线形成至少1列改质区域，并以跨多列改质区域中彼此相邻的改质区域之间的方式来形成龟裂，在第三步骤中，从第二主面侧实施干式蚀刻而去除多列改质区域中位于第二主面侧的改质区域，由此在沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状的凹凸区域。由此，能够使干式蚀刻更深入且选择性地进展。
在本发明的一个方面的加工对象物切断方法中，能够在第二步骤中，通过形成分别沿多条切断预定线排列的多个改质点，而分别沿多条切断预定线来形成至少1列改质区域，并以跨多个改质点中彼此相邻的改质点之间的方式来形成龟裂。由此，能够使干式蚀刻更有效地选择性进展。
本发明的一个方面的加工对象物切断方法，可以还包括第四步骤，其在第三步骤之后，通过将扩张膜贴于第二主面侧并使扩张膜扩张，而分别沿多条切断预定线将加工对象物切断成多个半导体芯片。由此，能够分别沿切断预定线将加工对象物可靠地切断成多个半导体芯片。进而，由于在扩张膜上使多个半导体芯片彼此分离，因此能够谋求半导体芯片的拾取的容易化。
本发明的一个方面的半导体芯片，包括单晶硅基板、和设置于单晶硅基板的第一表面侧的功能元件层，单晶硅基板的至少第二表面侧的部分呈现离第一表面越远变得越细的形状，在部分的侧面以带状形成有呈现凹凸形状且使单晶硅露出的凹凸区域。
在该半导体芯片中，能够使凹凸区域发挥作为捕集杂质的吸杂区域的功能。此外，由于在凹凸区域中单晶硅露出，因此能够抑制在凹凸区域周边的强度降低。
发明的效果
根据本发明，能够提供能够将加工对象物可靠地切断成多个半导体芯片的加工对象物切断方法和半导体芯片。
附图说明
图1为用于形成改质区域的激光加工装置的简要结构图。
图2为成为改质区域的形成对象的加工对象物的俯视图。
图3为沿图2的加工对象物的III-III线的截面图。
图4为激光加工后的加工对象物的俯视图。
图5为沿图4的加工对象物的V-V线的截面图。
图6为沿图4的加工对象物的VI-VI线的截面图。
图7为用于说明关于加工对象物切断方法的实验结果的截面图。
图8为用于说明关于加工对象物切断方法的实验结果的截面图。
图9为用于说明关于加工对象物切断方法的实验结果的截面图。
图10为用于说明关于加工对象物切断方法的实验结果的截面图。
图11为用于说明关于加工对象物切断方法的实验结果的图。
图12为用于说明关于加工对象物切断方法的实验结果的图。
图13为用于说明关于加工对象物切断方法的实验结果的图。
图14为用于说明关于加工对象物切断方法的实验结果的图。
图15为用于说明关于加工对象物切断方法的实验结果的图。
图16为用于说明关于加工对象物切断方法的实验结果的图。
图17为用于说明关于加工对象物切断方法的实验结果的图。
图18为用于说明关于加工对象物切断方法的实验结果的图。
图19为用于说明关于加工对象物切断方法的实验结果的图。
图20为用于说明关于加工对象物切断方法的实验结果的图。
图21为用于说明关于加工对象物切断方法的实验结果的加工对象物的立体图。
图22为用于说明第一实施方式的加工对象物切断方法的截面图。
图23为用于说明第一实施方式的加工对象物切断方法的截面图。
图24为用于说明第一实施方式的加工对象物切断方法的截面图。
图25为用于说明第一实施方式的加工对象物切断方法的截面图。
图26为用于说明第一实施方式的加工对象物切断方法的半导体芯片的立体图。
图27为用于说明第一实施方式的加工对象物切断方法的图。
图28为用于说明第一实施方式的加工对象物切断方法的截面图。
图29为用于说明第一实施方式的加工对象物切断方法的截面图。
图30为用于说明第一实施方式的加工对象物切断方法的截面图。
图31为用于说明第一实施方式的加工对象物切断方法的截面图。
图32为用于说明第一实施方式的加工对象物切断方法的半导体芯片的立体图。
图33为用于说明第一实施方式的加工对象物切断方法的截面图。
图34为用于说明第一实施方式的加工对象物切断方法的截面图。
图35为用于说明第一实施方式的加工对象物切断方法的截面图。
图36为用于说明第一实施方式的加工对象物切断方法的截面图。
图37为用于说明第一实施方式的加工对象物切断方法的截面图。
图38为用于说明第一实施方式的加工对象物切断方法的截面图。
图39为用于说明第二实施方式的加工对象物切断方法的截面图。
图40为用于说明第二实施方式的加工对象物切断方法的截面图。
图41为用于说明第二实施方式的加工对象物切断方法的截面图。
图42为用于说明第二实施方式的加工对象物切断方法的截面图。
图43为用于说明第三实施方式的加工对象物切断方法的截面图。
图44为用于说明第三实施方式的加工对象物切断方法的截面图。
图45为用于说明第三实施方式的加工对象物切断方法的截面图。
图46为用于说明第三实施方式的加工对象物切断方法的截面图。
图47为用于说明第三实施方式的加工对象物切断方法的截面图。
图48为用于说明第三实施方式的加工对象物切断方法的截面图。
图49为用于说明第三实施方式的加工对象物切断方法的截面图。
图50为用于说明第三实施方式的加工对象物切断方法的截面图。
图51为用于说明第三实施方式的加工对象物切断方法的截面图。
图52为用于说明第四实施方式的加工对象物切断方法的截面图。
图53为用于说明第四实施方式的加工对象物切断方法的截面图。
图54为用于说明第四实施方式的加工对象物切断方法的截面图。
图55为用于说明第四实施方式的加工对象物切断方法的截面图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。另外，在各图中对于同一或相当部分赋予相同符号，并省略重复的说明。
在本实施方式的加工对象物切断方法中，通过将激光聚光在加工对象物，沿切断预定线在加工对象物形成改质区域。因此，首先，参照图1～图6来说明改质区域的形成。
如图1所示，激光加工装置100具有：作为使激光L进行脉冲振荡的激光射出部的激光光源101、以使激光L的光轴(光路)的方向改变90°的方式配置的分色镜103、以及用于使激光L聚光的聚光用透镜105。此外，激光加工装置100具有：用于支承被聚光用透镜105进行聚光的激光L所照射的加工对象物1的支承台107、用于使支承台107进行移动的载物台111、为了调节激光L的输出(脉冲能量、光强度)或脉冲宽度、脉冲波形等而控制激光光源101的激光光源控制部102、以及用于控制载物台111的移动的载物台控制部115。
在激光加工装置100中，从激光光源101射出的激光L，其光轴的方向被分色镜103改变90°，被聚光用透镜105聚光到载置于支承台107上的加工对象物1的内部。并且，使载物台111移动，加工对象物1相对于激光L沿切断预定线5被相对移动。由此，在加工对象物1形成沿切断预定线5的改质区域。另外，在此，为了使激光L相对地移动而使载物台111移动，但也可使聚光用透镜105移动，或者使它们双方移动。
作为加工对象物1，可使用包括由半导体材料所形成的半导体基板或由压电材料所形成的压电基板等的板状构件(例如，基板、晶片等)。如图2所示，在加工对象物1设定有用于切断加工对象1的切断预定线5。切断预定线5为直线状延伸的假想线。在加工对象物1的内部形成改质区域的情况下，如图3所示，在聚光点(聚光位置)P对准加工对象物1的内部的状态下，使激光L沿切断预定线5(即，图2的箭头A方向)相对地移动。由此，如图4、图5和图6所示，沿切断预定线5在加工对象物1形成改质区域7，沿切断预定线5形成的改质区域7将成为切断起点区域8。
聚光点P是激光L聚光的部位。切断预定线5不仅限于直线状，也可为曲线状，也可为由它们组合而成的3维状，或坐标被指定的形状。切断预定线5不仅限于假想线，也可为实际画在加工对象物1的表面3上的线。改质区域7有时连续地形成，有时间断地形成。改质区域7可为列状也可为点状，重点在于，只要改质区域7至少形成在加工对象物1的内部即可。此外，有时会以改质区域7为起点形成龟裂，龟裂和改质区域7也可以露出在加工对象物1的外表面(正面3、背面或外侧面)。形成改质区域7时的激光射入面不仅限定于加工对象1的正面3，也可以为加工对象物1的背面。
此外，在加工对象物1的内部形成改质区域7的情况下，激光L透过加工对象物1并且特别地在位于加工对象物1的内部的聚光点P附近被吸收。由此，在加工对象物1形成改质区域7(即，内部吸收型激光加工)。在该情况下，由于在加工对象物1的正面3几乎不吸收激光L，因此加工对象物1的正面3不会熔融。另一方面，在加工对象物1的正面3或背面形成改质区域7的情况下，激光L特别地会在位于正面3或背面的聚光点P附近被吸收，从正面3或背面发生熔融并被去除，而形成孔洞或沟槽等去除部(表面吸收型激光加工)。
改质区域7是指密度、折射率、机械强度或其他物理特性成为与周围不同状态的区域。作为改质区域7，例如有，熔融处理区域(意味着：暂时熔融后再固化而成的区域、熔融状态中的区域和熔融后进行再固化的状态中的区域中的至少任一者)、裂纹区域、绝缘破坏区域、折射率变化区域等，也有这些混合存在的区域。进而，作为改质区域7，有在加工对象物1的材料中与非改质区域的密度相比改质区域7的密度产生了变化的区域、或形成有晶格缺陷的区域。在加工对象物1的材料为单晶硅的情况下，改质区域7也称为高位错密度区域。
熔融处理区域、折射率变化区域、与非改质区域的密度相比改质区域7的密度产生了变化的区域、以及形成有晶格缺陷的区域，有时会进一步在这些区域的内部或改质区域7与非改质区域的界面上包括龟裂(裂缝、微裂纹)。被包括的龟裂有遍及改质区域7的整个面的情况或仅形成于一部分或多个部分的情况。加工对象物1包含由具有结晶结构的结晶材料所构成的基板。例如，加工对象物1包含由氮化镓(GaN)、硅(Si)、碳化硅(SiC)、LiTaO3和蓝宝石(Al2O3)的至少任一者所形成的基板。换而言之，加工对象物1例如包含氮化镓基板、硅基板、SiC基板、LiTaO3基板、或者蓝宝石基板。结晶材料可以为各向异性结晶和各向同性结晶的任一者。此外，加工对象物1可以包含由具有非结晶结构(非晶质结构)的非结晶材料所构成的基板，例如，可以包含玻璃基板。
在本实施方式中，通过沿切断预定线5形成多个改质点(加工痕)，能够形成改质区域7。在该情况下，通过使多个改质点聚集而成为改质区域7。改质点是指通过脉冲激光的1个脉冲的发射(也就是说1个脉冲的激光照射：激光发射)所形成的改质部分。作为改质点，可以列举：裂纹点、熔融处理点或折射率变化点，或者它们的至少1个混合存在的情况等。关于改质点，可以考虑所要求的切断精度、所要求的切断面的平坦性、加工对象物1的厚度、种类、结晶方位等，适当控制其大小或所产生的龟裂的长度。此外，在本实施方式中，可以沿切断预定线5形成改质点作为改质区域7。
[关于加工对象物切断方法的实验结果]
首先，参照图7～图10来说明加工对象物切断方法的一例。另外，图7～图10所示的各构成是示意性的，各结构的长宽比等与实际结构不同。
如图7的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。功能元件层12包含沿第一主面1a排列成例如矩阵状的多个功能元件12a(光电二极管等受光元件、激光二极管等发光元件，或作为电路而形成的电路元件等)。另外，加工对象物1的第二主面1b(与第一主面1a相反侧的主面)为单晶硅基板11的与功能元件层12相反侧的表面。
接着，如图7的(b)所示，通过以第二主面1b作为激光射入面来对加工对象物1照射激光L，分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。多条切断预定线5以从加工对象物1的厚度方向观看时通过彼此相邻的功能元件12a之间的方式设定成例如格子状。分别沿多条切断预定线5所形成的多列改质区域7沿加工对象物1的厚度方向排列。龟裂31至少跨位于第二主面1b侧的1列改质区域7与第二主面1b之间。
接着，如图8的(a)所示，通过对加工对象物1从第二主面1b侧实施干式蚀刻，如图8的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V形沟槽(截面V字状的沟槽)。沟槽32通过干式蚀刻从第二主面1b侧沿龟裂31(即，分别沿多条切断预定线5)选择性地进展而形成。接着，位于第二主面1b侧的1列改质区域7通过干式蚀刻而被去除，由此在沟槽32的内表面形成凹凸区域9。凹凸区域9呈现对应于位于第二主面1b侧的1列改质区域7的凹凸形状。针对它们的详细内容后述。
另外，对加工对象物1从第二主面1b侧实施干式蚀刻意味着：在用保护膜等覆盖第一主面1a，将第二主面1b(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23(后述))暴露于蚀刻气体的状态下，对单晶硅基板11实施干式蚀刻。尤其，在实施反应性离子蚀刻(等离子体蚀刻)的情况下，意味着将等离子体中的反应种照射于第二主面1b(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23(后述))。
接着，如图9的(a)所示，将扩张膜22贴在加工对象物1的第二主面1b，如图9的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图10的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5来将加工对象物1切断成多个半导体芯片15，如图10的(b)所示，拾取半导体芯片15。
接着，对以上述的加工对象物切断方法的一例的方式形成改质区域之后实施干式蚀刻的情况的实验结果进行说明。
在第一实验(参照图11和图12)中，在厚度400μm的单晶硅基板以2mm间隔以条纹状设定多条切断预定线，分别沿多条切断预定线，在单晶硅基板形成沿单晶硅基板的厚度方向排列的多列改质区域。图11的(a)为形成改质区域后的单晶硅基板的截面照片(确切来说，在实施后述的反应性离子蚀刻之前将单晶硅基板切断时的切断面的照片)，图11的(b)为形成改质区域后的单晶硅基板的平面照片。以下，将单晶硅基板的厚度方向简称为“厚度方向”，将对单晶硅基板从一个表面侧实施干式蚀刻时的该一个表面(在图11的(a)中为单晶硅基板的上侧的表面)简称为“一个表面”。
在图11中，“标准加工表面：HC”是在自然球面像差(起因于使激光聚光于加工对象物，根据斯涅尔定律(Snell’s Law)等在该聚光位置自然产生的像差)下使激光聚光的情况下，位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。“节拍加速加工表面：HC”是在以使光轴方向的聚光点的长度通过像差修正而变得比自然球面像差短的方式使激光聚光的情况下，位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂在图11的(a)中观察到的黑色纹路的部分没有连结的状态。
“VL图案加工表面：HC”是在以使光轴方向的聚光点的长度通过像差赋予而变得比自然球面像差长的方式使激光聚光的情况下，位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态。“VL图案加工表面：ST”是在以使光轴方向的聚光点的长度通过像差赋予而变得比自然球面像差长的方式使激光聚光的情况下，位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域没有到达一个表面的状态。“VL图案加工表面：消蚀”是在以使光轴方向的聚光点的长度通过像差赋予而变得比自然球面像差长的方式使激光聚光的情况下，位于一个表面侧的1列改质区域在一个表面露出的状态。
如以上方式形成改质区域之后，在单晶硅基板的一个表面实施使用CF4(四氟化碳)的反应性离子蚀刻60分钟。其结果如图12所示。图12的(a)为实施反应性离子蚀刻后的单晶硅基板的平面照片，图12的(b)为实施反应性离子蚀刻后的单晶硅基板的截面照片(与切断预定线垂直的切断面的照片)。
在此，参照图13说明图12所示的各用语的定义。“沟槽宽度”是指通过干式蚀刻所形成的沟槽的开口的宽度W。“沟槽深度”是指通过干式蚀刻所形成的沟槽的深度D。“沟槽深宽比”是指将D除以(比)W的值。“Si蚀刻量”是指从实施干式蚀刻前的单晶硅基板的厚度(原本厚度)减去(扣除)实施干式蚀刻后的单晶硅基板的厚度得到的值E1。“SD蚀刻量”是指E1加上D得到的值E2。“蚀刻时间”是指实施干式蚀刻的时间T。“Si蚀刻速率”是指E1除以T得到的值。“SD蚀刻速率”是指E2除以T得到的值。“蚀刻速率比”是指E2除以E1得到的值。
由图12所示的第一实验的结果得知以下内容。即，如果龟裂到达一个表面(对单晶硅基板从一个表面侧实施干式蚀刻的情况下的该一个表面)，则在龟裂连结的范围内，干式蚀刻会从一个表面侧沿龟裂选择性地(即，以高蚀刻速率比)进展，而形成开口宽度窄且深(即，沟槽深宽比高)的沟槽(“标准加工表面：HC”与“VL图案加工表面：ST”及“VL图案加工表面：消蚀”的比较)。相较于改质区域本身，龟裂更明显地有助于干式蚀刻的选择性进展(“标准加工表面：HC”与“VL图案加工表面：HC”及“VL图案加工表面：消蚀”的比较)。若从各改质区域在厚度方向延伸的龟裂没有连结，则在龟裂没有连结的部分(在图11的(a)中观察到的黑色纹路的部分)干式蚀刻的选择性的进展会停止(“标准加工表面：HC”与“节拍加速加工表面：HC”的比较)。另外，干式蚀刻的选择性的进展停止意味着干式蚀刻的进展速度降低。
在第二实验(参照图14和图15)中，在厚度100μm的单晶硅基板以100μm间隔将多条切断预定线设定成格子状，分别沿多条切断预定线，在单晶硅基板的内部形成沿单晶硅基板的厚度方向排列的2列改质区域。在此，设为在厚度方向彼此相邻的改质区域互相分离的状态，且从各改质区域在厚度方向延伸的龟裂到达一个表面和另一个表面(与一个表面相反侧的表面)双方的状态。并且，对单晶硅基板的一个表面实施使用CF4的反应性离子蚀刻。
第二实验的结果如图14和图15所示。在图14和图15中，“CF4：60min”表示使用CF4的反应性离子蚀刻实施了60分钟的情况，“CF4：120min”表示使用CF4的反应性离子蚀刻实施了120分钟的情况。图14的(a)为实施反应性离子蚀刻前的单晶硅基板的平面照片(一个表面的照片)，图14的(b)为实施反应性离子蚀刻后的单晶硅基板的底面照片(另一个表面的照片)。图15的(a)为通过分别沿多条切断预定线切断单晶硅基板所得到的单晶硅芯片的侧面照片，图15的(b)为表示该单晶硅芯片的尺寸的图。另外，在图15的(a)和(b)中，单晶硅基板的一个表面为下侧。
由图14和图15所示的第二实验的结果得知以下内容。即，如果龟裂到达一个表面(对单晶硅基板从一个表面侧实施干式蚀刻的情况下的该一个表面)，则在龟裂连结的范围内，干式蚀刻会从一个表面侧沿龟裂选择性地(即，以高蚀刻速率比)进展，而形成开口宽度窄且深(即，沟槽深宽比高)的沟槽。若从各改质区域在厚度方向延伸的龟裂到达一个表面和另一个表面双方，则能够仅通过干式蚀刻而将单晶硅基板完全地芯片化。另外，在“CF4：60min”的情况下，如果使贴在单晶硅基板的另一个面的扩张膜扩张，则能够将50mm×50mm的矩形板状的单晶硅基板以100％的比例切断成100μm×100μm的芯片。
在第三实验(参照图16)中，在厚度400μm的单晶硅基板以2mm间隔将多条切断预定线设定成条纹状，分别沿多条切断预定线，在单晶硅基板的内部形成沿单晶硅基板的厚度方向排列的多列改质区域。在此，在自然球面像差下使激光聚光的情况下，设为位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。然后，对单晶硅基板的一个表面实施反应性离子蚀刻。
第三实验的结果如图16所示。在图16中，“CF4(RIE)”表示利用RIE(Reactive IonEtching，反应性离子蚀刻)装置实施使用CF4的反应性离子蚀刻的情况，“SF6(RIE)”表示利用RIE装置实施使用SF6(六氟化硫)的反应性离子蚀刻的情况，“SF6(DRIE)”表示利用DRIE(Deep Reactive Ion Etching，深度反应性离子蚀刻)装置实施使用SF6的反应性离子蚀刻的情况。图16的(a)为实施反应性离子蚀刻后的单晶硅基板的平面照片，图16的(b)为实施反应性离子蚀刻后的单晶硅基板的截面照片(与切断预定线垂直的切断面的照片)。
由图16所示的第三实验的结果得知以下内容。即，为了确保相同程度的Si蚀刻量，相较于使用SF6的反应性离子蚀刻，使用CF4的反应性离子蚀刻需要较长的时间，但就能够确保高蚀刻速率比和高沟槽深宽比的点而言，相较于使用SF6的反应性离子蚀刻，使用CF4的反应性离子蚀刻较有利。
在第四实验(参照图17)中，在厚度400μm的单晶硅基板以2mm间隔将多条切断预定线设定成条纹状，分别沿多条切断预定线，在单晶硅基板的内部形成沿单晶硅基板的厚度方向排列的多列改质区域。在图17中，“CF4(RIE)：30min表面：HC”、“CF4(RIE)：60min表面：HC”、“CF4(RIE)：6H表面：HC”意味着在自然球面像差下使激光聚光的情况中，设为位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。“CF4(RIE)：6H表面：ST”意味着在自然球面像差下使激光聚光的情况下，设为位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域没有到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。
然后，对单晶硅基板的一个表面实施使用CF4的反应性离子蚀刻。在图17中，“CF4(RIE)：30min表面：HC”、“CF4(RIE)：60min表面：HC”、“CF4(RIE)：6H表面：HC”、“CF4(RIE)：6H表面：ST”分别意味着利用RIE装置实施30分钟、60分钟、6小时、6小时的使用CF4的反应性离子蚀刻。
第四实验的结果如图17所示。图17的(a)为实施反应性离子蚀刻后的单晶硅基板的截面照片(与切断预定线垂直的切断面的照片)。
由图17所示的第四实验的结果得知以下内容。即，如果龟裂到达一个表面(对单晶硅基板从一个表面侧实施干式蚀刻的情况的该一个表面)，则在龟裂连结的范围内，干式蚀刻的选择性的进展不会停止(即，维持高蚀刻速率比)。即使龟裂没有到达一个表面，一个表面的蚀刻也会进展，只要在一个表面显现龟裂，则干式蚀刻会沿该龟裂而开始选择性地进展。但由于难以在距一个表面一定的深度处停止龟裂的延伸，所以通过蚀刻的进展在一个表面显现龟裂的时刻容易因场所而异，其结果，所形成的沟槽的开口的宽度和深度也容易因场所而异。因而，当形成位于一个表面侧的1列改质区域时，以龟裂到达一个表面的方式来形成该改质区域是非常重要的。
在第五实验(参照图18)中，在厚度320μm的单晶硅基板以3mm间隔将多条切断预定线设定成格子状，分别沿多条切断预定线，在单晶硅基板的内部形成沿单晶硅基板的厚度方向排列的多列改质区域。在此，在自然球面像差下使激光聚光的情况下，设为位于一个表面侧的1列改质区域远离一个表面，且龟裂从该1列改质区域到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。
然后，对单晶硅基板的一个表面实施反应性离子蚀刻。在图18中，“CF4(RIE)表面：HC”意味着利用RIE装置实施使用CF4的反应性离子蚀刻。“XeF2表面：HC”意味着利用牺牲层蚀刻装置实施使用XeF2(二氟化氙)的反应性气体蚀刻。“XeF2表面：HC SiO2蚀刻保护层”意味着在单晶硅基板的一个表面形成由SiO2(二氧化硅)所构成的蚀刻保护层，且在龟裂从位于一个表面侧的1列改质区域到达该蚀刻保护层的表面(与单晶硅基板相反侧的外表面)的状态下，利用牺牲层蚀刻装置实施使用XeF2的反应性气体蚀刻。
第五实验的结果如图18所示。图18的(a)为实施反应性离子蚀刻前的单晶硅基板的平面照片，图18的(b)为实施反应性离子蚀刻后的单晶硅基板的平面照片，图18的(c)为实施反应性离子蚀刻后的单晶硅基板的截面照片(与切断预定线垂直的切断面的照片)。另外，穿透宽度是指在沟槽到达单晶硅基板的另一个面的情况下在另一个面的开口的宽度。
由图18所示的第五实验的结果得知以下内容。即，如果由SiO2所构成的蚀刻保护层不形成在单晶硅基板的一个表面(在对单晶硅基板从一个表面侧实施干式蚀刻的情况下的该一个表面)，则就确保高蚀刻速率比和高沟槽深宽比的点而言，使用CF4的反应性离子蚀刻与使用XeF2的反应性气体蚀刻并无太大差异。如果由SiO2所构成的蚀刻保护层被形成在单晶硅基板的一个表面，且龟裂从位于一个表面侧的1列改质区域到达该蚀刻保护层的表面，则蚀刻速率比和沟槽深宽比飞跃性地变高。
在第六实验(参照图19)中，在一个表面形成有由SiO2所构成的蚀刻保护层的厚度320μm的单晶硅基板，以3mm间隔将多条切断预定线设定成格子状，分别沿多条切断预定线，在单晶硅基板形成在单晶硅基板的厚度方向上排列的多列改质区域。然后，对单晶硅基板的一个表面，利用牺牲层蚀刻装置实施使用XeF2的反应性气体蚀刻180分钟。
在图19中，“标准加工表面：HC”是在厚度方向彼此相邻的改质区域互相分离，且位于一个表面侧的1列改质区域远离一个表面，龟裂从该1列改质区域到达蚀刻保护层的表面(与单晶硅基板相反侧的外表面)的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。“标准加工表面：ST”是在厚度方向彼此相邻的改质区域互相分离，且位于一个表面侧的1列改质区域远离一个表面，龟裂从该1列改质区域没有到达一个表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。
“节拍加速加工1表面：HC”是在厚度方向彼此相邻的改质区域互相分离，且位于一个表面侧的1列改质区域远离一个表面，龟裂从该1列改质区域到达蚀刻保护层的表面的状态，且为从各改质区域在厚度方向延伸的龟裂彼此连结的状态。“节拍加速加工2表面：HC”是在厚度方向彼此相邻的改质区域互相分离，且位于一个表面侧的1列改质区域远离一个表面，龟裂从该1列改质区域到达蚀刻保护层的表面的状态，且为从各改质区域在厚度方向延伸的龟裂一部分没有连结的状态。
“VL图案加工表面：HC”为在厚度方向彼此相邻的改质区域彼此连接，且位于一个表面侧的1列改质区域远离一个表面，龟裂从该1列改质区域到达蚀刻保护层的表面的状态。“VL图案加工表面：消蚀”是在厚度方向彼此相邻的改质区域彼此连接，且位于一个表面侧的1列改质区域露出于蚀刻保护层的表面的状态。
第六实验的结果如图19所示。图19的(a)为实施反应性离子蚀刻后的单晶硅基板的截面照片(与切断预定线垂直的切断面的照片)，图19的(b)为实施反应性离子蚀刻后的单晶硅基板的切断面的照片。
由图19所示的第五实验的结果得知以下内容。即，如果龟裂到达蚀刻保护层的表面，则在龟裂连结的范围内，干式蚀刻会从一个表面侧沿龟裂选择性地(即，以高蚀刻速率比)进展，而形成开口宽度窄且深(即，沟槽深宽比高)的沟槽。如果从各改质区域在厚度方向延伸的龟裂没有连结，则在龟裂没有连结的部分，干式蚀刻各向同性地进展(“节拍加速加工2表面：HC”的(a)栏的照片)。
由以上的关于加工对象物切断方法的实验结果得知以下内容。即，如果以龟裂从位于一个表面(对单晶硅基板从一个表面侧实施干式蚀刻的情况下的该一个表面)侧的1列改质区域到达一个表面(在单晶硅基板的一个表面形成有由SiO2所构成的蚀刻保护层的情况时，龟裂到达该蚀刻保护层的表面)作为前提，则在龟裂连结的范围内，如图20所示，相较于使用SF6的反应性离子蚀刻，使用CF4的反应性离子蚀刻和使用XeF2的反应性气体蚀刻能够确保高蚀刻速率比。进而，如果由SiO2所构成的蚀刻保护层被形成在单晶硅基板的一个表面，且龟裂从位于一个表面侧的1列改质区域到达该蚀刻保护层的表面，则蚀刻速率比飞跃性地提高。此外，若着眼于沟槽深宽比，则使用CF4的反应性离子蚀刻特别优异。另外，使用XeF2的反应性气体蚀刻在防止因等离子体导致的单晶硅基板的强度降低的点上是有利的。
对干式蚀刻沿龟裂选择性地进展的原理进行说明。若使脉冲振荡的激光L的聚光点P位于加工对象物1的内部，使该聚光点P沿切断预定线5相对移动，则如图21所示，沿切断预定线5排列的多个改质点7a被形成在加工对象物1的内部。沿切断预定线5排列的多个改质点7a相当于1列改质区域7。
在加工对象物1的厚度方向上排列的多列改质区域7被形成在加工对象物1的内部的情况下，若以跨位于加工对象物1的第二主面1b(对加工对象物1从第二主面1b侧实施干式蚀刻的情况下的该第二主面1b)侧的1列改质区域7与第二主面1b之间的方式形成龟裂31，则蚀刻气体会像毛细管现象那样进入具有数nm～数μm的间隔的龟裂31(参照图21的箭头)。由此，可以推定干式蚀刻沿龟裂31选择性地进展。
由此可以推定，如果以跨多列改质区域7中彼此相邻的改质区域7之间的方式形成有龟裂31，则干式蚀刻会更深地选择性进展。进而，可以推定如果以跨沿切断预定线5排列的多个改质点7a中彼此相邻的改质点7a之间的方式形成有龟裂31，则干式蚀刻会更有效地选择性进展。此时，在各改质点7a从其周围接触蚀刻气体，因此，可以推定具有数μm程度的尺寸的改质点7a会被迅速地去除。
另外，在此所谓的龟裂31，与各改质点7a所包含的微裂纹、在各改质点7a的周围随机形成的微裂纹等不同。在此所谓的龟裂31是沿与加工对象物1的厚度方向平行且包含切断预定线5的面延伸的龟裂。在此所谓的龟裂31被形成在单晶硅基板的情况下，通过该龟裂31所形成的面(以数nm～数μm的间隔彼此相对的龟裂面)成为单晶硅露出的面。另外，形成于单晶硅基板的改质点7a包含多晶硅区域、高位错密度区域等。
[第一实施方式]
对第一实施方式的加工对象物切断方法进行说明。另外，图22～图26、图28～图38所示的各结构为示意性的，各结构的纵横比等与实际结构不同。首先，作为第一步骤，如图22的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。接着，通过例如蒸镀，在加工对象物1的第二主面1b形成由SiO2所构成的蚀刻保护层23。SiO2是对激光L具有透射性的材料。
在第一步骤之后，作为第二步骤，如图22的(b)所示，通过经由蚀刻保护层23对加工对象物1照射激光L，分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。分别沿多条切断预定线5所形成的多列改质区域7在加工对象物1的厚度方向排列。多列改质区域7各自通过沿切断预定线5排列的多个改质点7a所构成(参照图21)。龟裂31跨位于第二主面1b侧的1列改质区域7与蚀刻保护层23的表面23a(与单晶硅基板11相反侧的外表面)之间、以及多列改质区域7中彼此相邻的改质区域7之间。进而，龟裂31跨多个改质点7a中彼此相邻的改质点7a之间(参照图21)。在此，分别沿多条切断预定线5形成于蚀刻保护层23的龟裂31在蚀刻保护层23中发挥作为气体通过区域的功能。
在第二步骤之后，作为第三步骤，如图23的(a)所示，在蚀刻保护层23被形成于第二主面1b的状态下，对加工对象物1从第二主面1b侧实施干式蚀刻，由此，如图23的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V沟槽(截面V字状的沟槽)。在此，使用XeF2，对加工对象物1从第二主面1b侧实施干式蚀刻(也就是说，实施使用XeF2的反应性气体蚀刻)。此外，在此以残留蚀刻保护层23的方式，对加工对象物1从第二主面1b侧实施干式蚀刻。进而，在此对加工对象物1从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的1列改质区域7的凹凸形状的凹凸区域9。另外，在形成凹凸区域9的情况下，优选从沟槽32的内表面实施干式蚀刻直到改质区域7(改质点7a)完全被去除为止。另一方面，优选不将干式蚀刻实施到凹凸区域9完全消失。
在第三步骤之后，作为第四步骤，如图24的(a)所示，将扩张膜22贴于蚀刻保护层23的表面23a(也就是说，贴在加工对象物1的第二主面1b侧)，如图24的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图25的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15，如图25的(b)所示，拾取半导体芯片15。
对通过以上的第一实施方式的加工对象物切断方法所得到的半导体芯片15进行说明。如图26所示，半导体芯片15具有：单晶硅基板110、设置在单晶硅基板110的第一表面110a侧的功能元件层120、以及形成在单晶硅基板110的第二表面110b(与第一表面110a相反侧的表面)的蚀刻保护层230。单晶硅基板110是从加工对象物1的单晶硅基板11所切出的部分(参照图25)。功能元件层120是从加工对象物1的功能元件层12所切出的部分(参照图25)，并包含1个功能元件12a。蚀刻保护层230是从蚀刻保护层23所切出的部分(参照图25)。
单晶硅基板110包含第一部分111和第二部分(部分)112。第一部分111为第一表面110a侧的部分。第二部分112为第二表面110b侧的部分。第二部分112呈现离第一表面110a越远变得越细的形状。第二部分112对应于加工对象物1的单晶硅基板11中形成有沟槽32的部分(即，进行了干式蚀刻的部分)(参照图25)。作为一例，第一部分111呈现四边形板状(长方体状)，第二部分112呈现离第一部分111越远变得越细的四棱锥台状。
在第一部分111的侧面111a形成有带状的改质区域7。也就是说，改质区域7在各侧面111a，沿各侧面111a在与第一表面110a平行的方向延伸。位于第一表面110a侧的改质区域7远离第一表面110a。改质区域7由多个改质点7a所构成(参照图21)。多个改质点7a在各侧面111a，沿各侧面111a在与第一表面110a平行的方向延伸。改质区域7(更具体而言为各改质点7a)包含多晶硅区域、高位错密度区域等。
在第二部分112的侧面112a形成有带状的凹凸区域9。也就是说，凹凸区域9在各侧面112a，沿各侧面112a在与第二表面110b平行的方向延伸。位于第二表面110b侧的凹凸区域9远离第二表面110b。凹凸区域9是通过干式蚀刻来去除位于加工对象物1的第二主面1b侧的改质区域7而形成的(参照图25)。因而，凹凸区域9呈现对应于改质区域7的凹凸形状，在凹凸区域9中，单晶硅露出。也就是说，第二部分112的侧面112a包含凹凸区域9的凹凸面，成为单晶硅露出的面。
另外，半导体芯片15也可不具有蚀刻保护层230。如此的半导体芯片15例如在以去除蚀刻保护层23的方式从第二主面1b侧实施干式蚀刻的情况下得到。
在图27的(a)中，上段为凹凸区域9的照片，下段为沿上段的一点划线的凹凸区域9的凹凸分布。在图27的(b)中，上段为改质区域7的照片，下段为沿上段的一点划线的改质区域7的凹凸分布。若将它们进行比较，则得知在凹凸区域9中，具有仅形成较大的多个凹部的倾向，相对于此，在改质区域7中，具有不仅形成较大的多个凹部而且较大的多个凸部也随机地形成的倾向。另外，图27的(c)为不对加工对象物1从第二主面1b侧实施干式蚀刻而是将加工对象物1切断时的“位于第二主面1b侧的改质区域7”的照片及凹凸分布。即使是该情况下的改质区域7，也具有不仅形成较大的多个凹部而且较大的多个凸部也随机地形成的倾向。也就是说，得知在凹凸区域9具有仅形成较大的多个凹部的倾向的原因在于，是通过改质区域7被干式蚀刻而去除得到的。
如以上所说明的那样，第一实施方式的加工对象物切断方法包括下列步骤：第一步骤，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1；第二步骤，在第一步骤之后，通过对加工对象物1照射激光L，分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5在加工对象物1以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式来形成龟裂31；以及第三步骤，在第二步骤之后，通过对加工对象物1从第二主面1b侧实施干式蚀刻，而分别沿多条切断预定线5在加工对象物1形成开口于第二主面1b的沟槽32。
在该加工对象物切断方法中，对以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成有龟裂31的加工对象物1从第二主面1b侧实施干式蚀刻。由此，使干式蚀刻从第二主面1b侧沿龟裂31来选择性地进展，分别沿多条切断预定线5形成开口宽度窄且深的沟槽32。因而，例如，通过使在沟槽32开口的第二主面1b侧贴附的扩张膜22扩张，能够分别沿切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。
此外，在第三步骤中，从第二主面1b侧实施干式蚀刻而去除至少1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶硅露出的凹凸区域。由此，由于形成单晶硅露出的凹凸区域9，因此能够抑制在凹凸区域9的周边的强度降低。
此外，在第三步骤中，在分别沿多条切断预定线形成有气体通过区域(在此为龟裂31)的蚀刻保护层23被形成于第二主面1b的状态下，使用XeF2从第二主面1b实施干式蚀刻。由此，能够使干式蚀刻更有效地选择性进展，能够更有效地形成开口宽度窄且深的沟槽32。
尤其，由于是以跨至少1列改质区域7与蚀刻保护层23的表面23a之间的方式形成龟裂31，因此能够节省如对蚀刻保护层23实施图案化在蚀刻保护层23形成隙缝这样的工夫。
此外，在第三步骤中，以残留蚀刻保护层23的方式从第二主面1b侧实施干式蚀刻。由此，在半导体芯片15中，能够使蚀刻保护层23发挥作为强度加强层、捕集杂质的吸杂层的功能。进而，在半导体芯片15中，能够维持单晶硅基板11的原本厚度。另外，在第三步骤中，也可以以去除蚀刻保护层23的方式从第二主面1b侧实施干式蚀刻。由此，在半导体芯片15中，能够防止因蚀刻保护层23而产生不必要的影响。
此外，在第一步骤中，使用对激光L具有透射性的材料来形成蚀刻保护层23，在第二步骤中，透过蚀刻保护层23来对加工对象物1照射激光L。由此，由于能够对单晶硅基板11从与功能元件层12相反侧射入激光L，因此不论功能元件层12的结构，都能够可靠地形成改质区域7和龟裂31。
此外，在第二步骤中，通过形成沿加工对象物1的厚度方向排列的多列改质区域7，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多列改质区域7中彼此相邻的改质区域7之间的方式来形成龟裂31。由此，能够使干式蚀刻更深入且选择性地进展。在该情况下，在第三步骤中，从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状的凹凸区域9。
此外，在第二步骤中，通过形成分别沿多条切断预定线5排列的多个改质点7a，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多个改质点7a中彼此相邻的改质点7a之间的方式来形成龟裂31。由此，能够使干式蚀刻更有效地选择性进展。
此外，在第四步骤中，通过将扩张膜22贴于第二主面1b侧并使扩张膜22扩张，分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15。由此，能够分别沿切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。进而，由于在扩张膜22上使多个半导体芯片15彼此分离，因此能够实现半导体芯片15的拾取的容易化。
此外，半导体芯片15具有：单晶硅基板110和设置在单晶硅基板110的第一表面110a侧的功能元件层120。单晶硅基板110的至少第二表面110b侧的第二部分112呈现离第一表面110a越远变得越细的形状，在第二部分112的侧面112a形成有带状的凹凸区域9，该凹凸区域9呈现凹凸形状且使单晶硅露出。
在该半导体芯片15中，能够使凹凸区域9发挥作为捕集杂质的吸杂区域的功能。此外，由于在凹凸区域9中单晶硅露出，因此能够抑制在凹凸区域9周边的强度降低。
另外，作为保护膜21，例如能够使用具有耐真空性的感压胶带、UV胶带等。也可代替保护膜21，而使用具有蚀刻耐性的晶片固定夹具。
此外，蚀刻保护层23的材料，只要是对激光L具有透射性的材料，则不限定于SiO2。作为蚀刻保护层23，例如，可以通过旋转涂布在加工对象物1的第二主面1b形成抗蚀膜或树脂膜，或是也可以将片状构件(透明树脂膜等)、背面保护胶带(IRLC胶带/WP胶带)等贴在加工对象物1的第二主面1b。
此外，分别沿多条切断预定线5形成于蚀刻保护层23的气体通过区域并不限定于龟裂31。作为气体通过区域，例如，可以通过对蚀刻保护层23实施图案化，而形成使加工对象物1的第二主面1b露出的隙缝，或是也可以通过照射激光L，而形成改质区域(包含大量微裂纹的区域、消蚀区域等)。
此外，分别沿多条切断预定线5形成在单晶硅基板11的内部的改质区域7的列数，并不限定于多列，也可以为1列。也就是说，只要分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7即可。在分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7的情况下，彼此相邻的改质区域7也可彼此连接。
此外，龟裂31只要以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成即可。也就是说，龟裂31以局部而言，也可以不到达第二主面1b。进而，龟裂31以局部而言，可以不跨彼此相邻的改质区域7之间，也可以不跨彼此相邻的改质点7a之间。龟裂31可以到达或不到达加工对象物1的第一主面1a。
此外，干式蚀刻可以以去除蚀刻保护层23的方式从第二主面1b侧实施。干式蚀刻可以从第二主面1b侧实施而去除多列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶硅露出的凹凸区域9。干式蚀刻的种类并不限定于使用XeF2的反应性气体蚀刻。作为干式蚀刻，例如，也可以实施使用CF4的反应性离子蚀刻、使用SF6的反应性离子蚀刻等。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图28的(a)所示，以残留蚀刻保护层23且去除一部分改质区域7的方式来实施干式蚀刻，或是也可以如图28的(b)所示，以残留蚀刻保护层23且去除全部改质区域7的方式来实施干式蚀刻，或是也可以如图28的(c)所示，以残留蚀刻保护层23且使加工对象物1完全分离的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图29的(a)所示，以残留蚀刻保护层23且使沟槽32的截面形状成为U字状的方式来实施干式蚀刻，或是可以如图29的(b)所示，以残留蚀刻保护层23且使沟槽32的截面形状成为I字状的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图30的(a)所示，以去除蚀刻保护层23且去除一部分改质区域7的方式来实施干式蚀刻，或是也可以如图30的(b)所示，以去除蚀刻保护层23且去除全部改质区域7的方式来实施干式蚀刻，或是也可以如图30的(c)所示，以去除蚀刻保护层23且使加工对象物1完全分离的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图31的(a)所示，以去除蚀刻保护层23且使沟槽32的截面形状成为U字状的方式来实施干式蚀刻，或是也可以如图31的(b)所示，以去除蚀刻保护层23且使沟槽32的截面形状成为I字状的方式来实施干式蚀刻。
此外，在以使加工对象物1完全分离的方式来实施干式蚀刻的情况下(参照图28的(c)、图29的(b)、图30的(c)和图31的(b))，无须使扩张膜22扩张。但为了谋求半导体芯片15的拾取容易化，也可以使扩张膜22扩张，在扩张膜22上使多个半导体芯片15彼此分离。
此外，在半导体芯片15中，也可以如图32所示，在单晶硅基板110的侧面110c不残留改质区域7，而形成有至少1列带状的凹凸区域9。凹凸区域9是通过干式蚀刻去除形成在加工对象物1的单晶硅基板11的内部的全部改质区域7而形成的(参照图30的(b)和(c))。这样的半导体芯片15例如是在从第二主面1b侧实施干式蚀刻使加工对象物1完全分离的情况下得到的。在图32所示的半导体芯片15中，单晶硅基板110的整体呈现离第一表面110a越远变得越细的形状。也就是说，单晶硅基板110的侧面110c的整体与形成在加工对象物1的单晶硅基板11的沟槽32的内表面对应(参照图30的(b)和(c))。作为一例，单晶硅基板110的整体呈现离第一表面110a越远变得越细的四棱锥台形状。另外，图32所示的半导体芯片15也可具有形成在单晶硅基板110的第二表面110b的蚀刻保护层230。
此外，也可代替上述的第一步骤和第二步骤，而实施如下所述的第一步骤和第二步骤。即，作为第一步骤，如图33的(a)所示，准备加工对象物1，在加工对象物1的第二主面1b形成蚀刻保护层23。在该情况下，蚀刻保护层23的材料，并不需要为对激光L具有透射性的材料。接着，如图33的(b)所示，将保护膜21贴于蚀刻保护层23的表面23a。在第一步骤之后，作为第二步骤，如图34的(a)所示，通过将第一主面1a作为激光射入面来对加工对象物1照射激光L，分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5，以跨至少1列改质区域7与蚀刻保护层23的表面23a之间的方式在加工对象物1形成龟裂31。接着，如图34的(b)所示，将另一保护膜21贴于第一主面1a，将先前所贴的保护膜21从蚀刻保护层23的表面23a取下。以后的步骤与上述的第三步骤以后的步骤相同。
此外，在贴于加工对象物1的第一主面1a的保护膜21的材料为对激光L具有透射性的材料的情况下，也可以如图35所示，透过保护膜21对加工对象物1照射激光L。
此外，也可以如下所述那样实施加工对象物切断方法。通过如下所述那样的加工对象物切断方法，也能够将加工对象物1可靠地切断成多个半导体芯片15。
首先，作为第一步骤，如图36的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第二主面1b。接着，在加工对象物1的第一主面1a形成蚀刻保护层23。蚀刻保护层23的材料为对激光L具有透射性的材料。另外，也可使用存在于功能元件层12的钝化膜作为蚀刻保护层23。
在第一步骤之后，作为第二步骤，如图36的(b)所示，通过透过蚀刻保护层23对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5，以跨至少1列改质区域7与蚀刻保护层23的表面23a之间的方式在加工对象物1形成龟裂31。在此，分别沿多条切断预定线5形成于蚀刻保护层23的龟裂31在蚀刻保护层23中发挥作为气体通过区域的功能。
在第二步骤之后，作为第三步骤，如图37的(a)所示，在蚀刻保护层23被形成于第一主面1a的状态下，对加工对象物1从第一主面1a侧实施干式蚀刻，由此，如图37的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第一主面1a的例如V沟槽(截面V字状的沟槽)。此外，在此以残留蚀刻保护层23的方式，对加工对象物1从第一主面1a侧实施干式蚀刻。但也可以以去除蚀刻保护层23的方式，对加工对象物1从第一主面1a侧实施干式蚀刻。
另外，对加工对象物1从第一主面1a侧实施干式蚀刻意味着：以保护膜等覆盖第二主面1b，并将第一主面1a(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23)暴露于蚀刻气体的状态下，对单晶硅基板11实施干式蚀刻。尤其在实施反应性离子蚀刻(等离子体蚀刻)的情况下，意味着将等离子体中的反应种照射于第一主面1a(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23)。
在第三步骤之后，作为第四步骤，如图38的(a)所示，通过使被贴在加工对象物1的第二主面1b的保护膜21作为扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15，如图38的(b)所示，拾取半导体芯片15。
[第二实施方式]
对第二实施方式的加工对象物切断方法进行说明。另外，图39～图42所示的各结构为示意性的，各结构的纵横比等与实际结构不同。首先，作为第一步骤，如图39的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。
在第一步骤之后，作为第二步骤，通过以第二主面1b作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。分别沿多条切断预定线5形成的多列改质区域7沿加工对象物1的厚度方向排列。多列改质区域7各自通过沿切断预定线5排列的多个改质点7a所构成(参照图21)。龟裂31跨位于第二主面1b侧的1列改质区域7与第二主面1b之间、及多列改质区域7中彼此相邻的改质区域7之间。进而，龟裂31跨多个改质点7a中彼此相邻的改质点7a之间(参照图21)。
在第二步骤之后，作为第三步骤，如图39的(b)所示，在加工对象物1的第二主面1b形成分别沿多条切断预定线5形成有龟裂31的蚀刻保护层23。如果通过例如蒸镀在加工对象物1的第二主面1b形成由SiO2所构成的蚀刻保护层23，则会与形成于加工对象物1的龟裂31连续地在蚀刻保护层23形成龟裂31，而该龟裂31会到达蚀刻保护层23的表面23a(与单晶硅基板11相反侧的外表面)。在此，分别沿多条切断预定线5形成于蚀刻保护层23的龟裂31在蚀刻保护层23中发挥作为气体通过区域的功能。
以后的步骤与上述的第一实施方式的加工对象物切断方法的第三步骤以后的步骤相同，因此，对以后的步骤，参照图23～图25进行说明。在第三步骤之后，作为第四步骤，如图23的(a)所示，在蚀刻保护层23被形成于第二主面1b的状态下，对加工对象物1从第二主面1b侧实施干式蚀刻，由此，如图23的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V沟槽(截面V字状的沟槽)。在此，使用XeF2对加工对象物1从第二主面1b侧实施干式蚀刻(也就是说，实施使用XeF2的反应性气体蚀刻)。此外，在此以残留蚀刻保护层23的方式，对加工对象物1从第二主面1b侧实施干式蚀刻。进而，在此对加工对象物1从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的1列改质区域7的凹凸形状的凹凸区域9。另外，在形成凹凸区域9的情况下，优选从沟槽32的内表面实施干式蚀刻直到改质区域7(改质点7a)完全被去除为止。另一方面，优选不将干式蚀刻实施到凹凸区域9完全消失。
在第四步骤之后，作为第五步骤，如图24的(a)所示，将扩张膜22贴于蚀刻保护层23的表面23a(也就是说，贴在加工对象物1的第二主面1b侧)，如图24的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图25的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5来将加工对象物1切断成多个半导体芯片15，如图25的(b)所示，拾取半导体芯片15。
通过以上的第二实施方式的加工对象物切断方法所得的半导体芯片15的结构与通过上述的第一实施方式的加工对象物切断方法所得的半导体芯片15的结构(参照图26和图27)相同。
如以上所说明的那样，在第二实施方式的加工对象物切断方法中，包括下列步骤：第一步骤，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1；第二步骤，在第一步骤之后，通过对加工对象物1照射激光L，分别沿多条切断预定线5，在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5，在加工对象物1以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式来形成龟裂31；以及第四步骤，在第二步骤之后，通过对加工对象物1从第二主面1b侧实施干式蚀刻，而分别沿多条切断预定线5在加工对象物1形成开口于第二主面1b的沟槽32。
在该加工对象物切断方法中，对以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成有龟裂31的加工对象物1，从第二主面1b侧实施干式蚀刻。由此，使干式蚀刻从第二主面1b侧沿龟裂31来选择性地进展，而分别沿多条切断预定线5形成开口宽度窄且深的沟槽32。因而，例如，通过使贴于沟槽32会开口的第二主面1b侧的扩张膜22扩张，能够分别沿切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。
此外，在第四步骤中，从第二主面1b侧实施干式蚀刻而去除至少1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶硅露出的凹凸区域。由此，由于形成单晶硅露出的凹凸区域9，因此能够抑制在凹凸区域9的周边的强度降低。
此外，在第二步骤之后，作为第三步骤，将分别沿多条切断预定线5形成有气体通过区域(在此为龟裂31)的蚀刻保护层23形成于第二主面1b，在第四步骤中，在分别沿多条切断预定线形成有气体通过区域的蚀刻保护层23被形成于第二主面1b的状态下，使用XeF2从第二主面1b实施干式蚀刻。由此，能够使干式蚀刻更有效地选择性进展，能够更有效地形成开口宽度窄且深的沟槽32。
尤其，在效法形成在加工对象物1的龟裂31而在蚀刻保护层23形成龟裂31的情况下，能够节省如对蚀刻保护层23实施图案化并在蚀刻保护层23形成隙缝那样的工夫。
此外，在第四步骤中，以残留蚀刻保护层23的方式，从第二主面1b侧实施干式蚀刻。由此，在半导体芯片15中，能够使蚀刻保护层23发挥作为强度加强层、捕集杂质的吸杂层的功能。在蚀刻保护层23由金属所构成的情况下，在半导体芯片15中，能够使蚀刻保护层23发挥作为电极层的功能。进而，在半导体芯片15中，能够维持单晶硅基板11的原本厚度。另外，在第四步骤中，也可以以去除蚀刻保护层23的方式，从第二主面1b侧实施干式蚀刻。由此，在半导体芯片15中，能够防止因蚀刻保护层23而产生不必要的影响。
此外，在第二步骤中，通过形成在加工对象物1的厚度方向上排列的多列改质区域7，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多列改质区域7中彼此相邻的改质区域7之间的方式来形成龟裂31。由此，能够使干式蚀刻更深入且选择性地进展。在该情况下，在第三步骤中，从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状的凹凸区域9。
此外，在第二步骤中，通过形成分别沿多条切断预定线5排列的多个改质点7a，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多个改质点7a中彼此相邻的改质点7a之间的方式来形成龟裂31。由此，能够使干式蚀刻更有效地选择性进展。
此外，在第五步骤中，通过将扩张膜22贴于第二主面1b侧并使扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15。由此，能够沿各切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。进而，由于在扩张膜22上多个半导体芯片15彼此分离，因此能够谋求半导体芯片15的拾取的容易化。
此外，半导体芯片15具有：单晶硅基板110和设置在单晶硅基板110的第一表面110a侧的功能元件层120。单晶硅基板110的至少第二表面110b侧的第二部分112呈现离第一表面110a越远变得越细的形状，在第二部分112的侧面112a形成有带状的凹凸区域9，该凹凸区域9呈现凹凸形状且有单晶硅露出。
在该半导体芯片15中，能够使凹凸区域9发挥作为捕集杂质的吸杂区域的功能。此外，由于在凹凸区域9中单晶硅露出，因此能够抑制在凹凸区域9周边的强度降低。
另外，作为保护膜21，例如能够使用具有耐真空性的感压胶带、UV胶带等。也可代替保护膜21，而使用具有蚀刻耐性的晶片固定夹具。
此外，蚀刻保护层23的材料不需要为对激光L具有透射性的材料。作为蚀刻保护层23，并不限定于通过例如蒸镀而在加工对象物1的第二主面1b形成SiO2膜，例如，也可以通过旋转涂布而在加工对象物1的第二主面1b形成抗蚀膜或树脂膜，或是也可以通过溅射而在加工对象物1的第二主面1b形成金属膜(Au膜、Al膜等)。如果通过它们在加工对象物1的第二主面1b形成蚀刻保护层23，则会与形成在单晶硅基板11的龟裂31连续地在蚀刻保护层23形成龟裂31，该龟裂31会到达蚀刻保护层23的表面23a。也就是说，形成在单晶硅基板11的龟裂31不会被蚀刻保护层23的材料所填埋，而在蚀刻保护层23形成龟裂31。此时，即使蚀刻保护层23的材料进入形成在单晶硅基板11的龟裂31，只要形成在单晶硅基板11的龟裂31不被蚀刻保护层23的材料所填埋，则在以后的步骤中便不会产生实质上的问题。
此外，分别沿多条切断预定线5形成于蚀刻保护层23的气体通过区域并不限定于龟裂31。作为气体通过区域，例如，可以通过对蚀刻保护层23实施图案化，而形成使加工对象物1的第二主面1b露出的隙缝，或是也可以通过照射激光L，而形成改质区域(包含多个微裂纹的区域、消蚀区域等)。
此外，分别沿多条切断预定线5形成在单晶硅基板11的内部的改质区域7的列数并不限定于多列，也可以为1列。也就是说，只要分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7即可。在分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7的情况下，彼此相邻的改质区域7也可彼此连接。
此外，龟裂31只要以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成即可。也就是说，龟裂31以局部而言，可以不到达第二主面1b。进而，龟裂31以局部而言，可以不跨彼此相邻的改质区域7之间，也可以不跨彼此相邻的改质点7a之间。龟裂31可以到达或不到达加工对象物1的第一主面1a。
此外，干式蚀刻也可以以去除蚀刻保护层23的方式从第二主面1b侧实施。干式蚀刻可以从第二主面1b侧实施而去除多列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶硅露出的凹凸区域9。干式蚀刻的种类并不限定于使用XeF2的反应性气体蚀刻。作为干式蚀刻，例如可以实施使用CF4的反应性离子蚀刻、使用SF6的反应性离子蚀刻等。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图28的(a)所示，以残留蚀刻保护层23且去除一部分改质区域7的方式来实施干式蚀刻，或是也可以如图28的(b)所示，以残留蚀刻保护层23且去除全部改质区域7的方式来实施干式蚀刻，或是也可以如图28的(c)所示，以残留蚀刻保护层23且使加工对象物1完全分离的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图29的(a)所示，以残留蚀刻保护层23且使沟槽32的截面形状成为U字状的方式来实施干式蚀刻，或是也可以如图29的(b)所示，以残留蚀刻保护层23且使沟槽32的截面形状成为I字状的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以如图30的(a)所示，以去除蚀刻保护层23且去除一部分改质区域7的方式来实施干式蚀刻，或是也可以如图30的(b)所示，以去除蚀刻保护层23且去除全部改质区域7的方式来实施干式蚀刻，或是也可以如图30的(c)所示，以去除蚀刻保护层23且使加工对象物1完全分离的方式来实施干式蚀刻。
此外，在分别沿多条切断预定线5在单晶硅基板11的内部形成有多列改质区域7的情况下，也可以图31的(a)所示，以去除蚀刻保护层23且使沟槽32的截面形状成为U字状的方式来实施干式蚀刻，或是也可以如图31的(b)所示，以去除蚀刻保护层23且使沟槽32的截面形状成为I字状的方式来实施干式蚀刻。
此外，在以使加工对象物1完全分离的方式来实施干式蚀刻的情况下(参照图28的(c)、图29的(b)、图30的(c)和图31的(b))，无须使扩张膜22扩张。但也可以为了谋求半导体芯片15的拾取容易化，而使扩张膜22扩张，在扩张膜22上使多个半导体芯片15彼此分离。
此外，在半导体芯片15中，也可以如图32所示，在单晶硅基板110的侧面110c，不残留改质区域7，而形成有至少1列带状的凹凸区域9。凹凸区域9是通过干式蚀刻去除形成在加工对象物1的单晶硅基板11的内部的全部改质区域7而形成的(参照图30的(b)和(c))。这样的半导体芯片15例如是在从第二主面1b侧实施干式蚀刻使加工对象物1完全分离的情况下得到的。在图32所示的半导体芯片15中，单晶硅基板110的整体呈现离第一表面110a越远变得越细的形状。也就是说，单晶硅基板110的侧面110c的整体对应于形成在加工对象物1的单晶硅基板11的沟槽32的内表面(参照图30的(b)和(c))。作为一例，单晶硅基板110的整体呈现离第一表面110a越远变得越细的四棱锥台形状。另外，图32所示的半导体芯片15也可具有形成在单晶硅基板110的第二表面110b的蚀刻保护层230。
此外，也可代替上述的第二步骤，而如下所述那样实施第二步骤。即，作为第二步骤，如图40的(a)所示，通过将第一主面1a作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5，以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式在加工对象物1形成龟裂31。接着，如图40的(b)所示，将另一保护膜21贴于第一主面1a，将先前所贴的保护膜21从第二主面1b取下。以后的步骤与上述的第三步骤以后的步骤相同。
此外，在贴在加工对象物1的第一主面1a的保护膜21的材料为对激光L具有透射性的材料的情况下，也可以如图41所示，经由保护膜21对加工对象物1照射激光L。
此外，也可以如下所述实施加工对象物切断方法。通过如下所述的加工对象物切断方法，也能够将加工对象物1可靠地切断成多个半导体芯片15。
首先，作为第一步骤，如图42的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第二主面1b。
在第一步骤之后，作为第二步骤，通过将第一主面1a作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7，并分别沿多条切断预定线5，以跨至少1列改质区域7与第一主面1a之间的方式在加工对象物1形成龟裂31。
在第二步骤之后，作为第三步骤，如图42的(b)所示，在加工对象物1的第一主面1a形成分别沿多条切断预定线5形成有龟裂31的蚀刻保护层23。如果通过例如蒸镀在加工对象物1的第一主面1a形成由SiO2所构成的蚀刻保护层23，则会与形成在加工对象物1的龟裂31连续地在蚀刻保护层23形成龟裂31，而该龟裂31会到达蚀刻保护层23的表面23a(与单晶硅基板11相反侧的外表面)。在此，分别沿多条切断预定线5形成于蚀刻保护层23的龟裂31在蚀刻保护层23中发挥作为气体通过区域的功能。
以后的步骤与上述的第一实施方式的加工对象物切断方法的变形例的第三步骤以后的步骤相同，因此，对以后的步骤，参照图37和图38进行说明。在第三步骤之后，作为第四步骤，如图37的(a)所示，在蚀刻保护层23被形成于第一主面1a的状态下，对加工对象物1从第一主面1a侧实施干式蚀刻，由此，如图37的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第一主面1a的例如V沟槽(截面V字状的沟槽)。此外，在此以残留蚀刻保护层23的方式，对加工对象物1从第一主面1a侧实施干式蚀刻。但也可以以去除蚀刻保护层23的方式，对加工对象物1从第一主面1a侧实施干式蚀刻。
另外，对加工对象物1从第一主面1a侧实施干式蚀刻意味着：在以保护膜等覆盖第二主面1b，将第一主面1a(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23)暴露于蚀刻气体的状态下，对单晶硅基板11实施干式蚀刻。尤其在实施反应性离子蚀刻(等离子体蚀刻)的情况下，意味着将等离子体中的反应种照射于第一主面1a(或是分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层23)。
在第四步骤之后，作为第五步骤，如图38的(a)所示，通过使被贴在加工对象物1的第二主面1b的保护膜21作为扩张膜22来扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15，如图38的(b)所示，拾取半导体芯片15。
[第三实施方式]
对第三实施方式的加工对象物切断方法进行说明。另外，图43～图51所示的各结构为示意性的，各结构的纵横比等与实际结构不同。首先，作为第一步骤，如图43的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。
在第一步骤之后，作为第二步骤，如图43的(b)所示，通过以第二主面1b作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。分别沿多条切断预定线5所形成的多列改质区域7在加工对象物1的厚度方向排列。多列改质区域7各自是通过沿切断预定线5排列的多个改质点7a所构成的(参照图21)。龟裂31跨位于第二主面1b侧的1列改质区域7与第二主面1b之间，至少跨构成该1列改质区域7的多个改质点7a中彼此相邻的改质点7a之间(参照图21)。
但到达第二主面1b的龟裂31如以下所说明的那样，在彼此相邻的改质区域7之间间断。即，在第二步骤中，以使龟裂31不连接的未龟裂区域M形成在加工对象物1的厚度方向的规定位置的方式，形成多列改质区域7。未龟裂区域M为没有形成改质区域7的单晶结构的区域，且为龟裂31的连接中断的区域。未龟裂区域M为在厚度方向上中止了龟裂31的连续性进展的区域。规定位置为预先设定的期望(任意)的深度位置。
在图示的例子中，多列改质区域7包括比加工对象物1的厚度方向的中央位置的规定位置靠第一主面1a侧的改质区域(第一改质区域)7、和比该规定位置靠第二主面1b侧的改质区域(第二改质区域)7。在第二步骤中，在单晶硅基板11的内部，以使未龟裂区域M形成在该规定位置的方式来形成多列改质区域7，该未龟裂区域M中从第一主面1a侧的改质区域7延伸的龟裂31与从第二主面1b侧的改质区域7延伸的龟裂31不连接。多列改质区域7的形成顺序没有特别限定，可以从第一主面1a侧依次形成，也可以从第二主面1b侧依次形成。也可以同时形成多列改质区域7的至少一部分。
说明第二步骤的加工条件的一例。当形成各改质区域7时，使波长1064nm以上(在此为1342nm)的激光L进行脉冲振荡。激光L的脉冲宽度设为90ns，频率设为90kHz。相对于加工对象物1使激光L的聚光点P沿切断预定线5以加工速度340mm/s相对地移动。通过1个脉冲的激光L的照射所形成的改质点之间的距离(加工节距)设为3.78μm。激光L的能量设为4μJ～15μJ。厚度方向的改质区域7的宽度设为20μm～56μm。以使厚度方向的未龟裂区域M的宽成为单晶硅基板11的厚度的10％～30％的方式，形成各改质区域7。第一主面1a设为(100)面。
在第二步骤之后，作为第三步骤，如图44的(a)所示，通过对加工对象物1从第二主面1b侧实施干式蚀刻，如图44的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V沟槽(截面V字状的沟槽)。在此，使用XeF2对加工对象物1从第二主面1b侧实施干式蚀刻(也就是说，实施使用XeF2的反应性气体蚀刻)。此外，在此对加工对象物1从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的1列改质区域7的凹凸形状的凹凸区域9。另外，在形成凹凸区域9的情况下，优选从沟槽32的内表面实施干式蚀刻直到改质区域7(改质点7a)完全被去除为止。另一方面，优选不将干式蚀刻实施到凹凸区域9完全消失。如果龟裂31到达第二主面1b，则在龟裂31连结的范围内，干式蚀刻会从第二主面1b沿龟裂31选择性地进展，但会在龟裂31中断的未龟裂区域M停止干式蚀刻的选择性的进展。另外，干式蚀刻的选择性的进展停止意味着干式蚀刻的进展速度降低。
在第三步骤中，在沟槽32从到达未龟裂区域M的第二主面1b侧起至到达未龟裂区域M的第一主面1a侧的期间结束干式蚀刻。换而言之，在第三步骤中，对于未龟裂区域M的干式蚀刻开始至完成(至未龟裂区域M全部被去除之前)之间结束该干式蚀刻。在第三步骤中，所形成的该沟槽32的底部从到达未龟裂区域M起至靠近从第一主面1a侧的改质区域7延伸的龟裂31之前，结束干式蚀刻。在第三步骤中，在未龟裂区域M的位置形成具有弯曲部的截面V字状的沟槽32。
在第三步骤之后，作为第四步骤，如图45的(a)所示，将扩张膜22贴在加工对象物1的第二主面1b，如图45的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图46的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5来将加工对象物1切断成多个半导体芯片15，如图46的(b)所示，拾取半导体芯片15。
通过以上的第三实施方式的加工对象物切断方法所得的半导体芯片15的结构与通过上述的第一实施方式的加工对象物切断方法所得的半导体芯片15的结构(参照图26和图27)相同。
如以上所说明的那样，在第三实施方式的加工对象物切断方法中，对以跨至少1列改质区域7与第二主面1b之间的方式形成有龟裂31的加工对象物1，从第二主面1b侧实施干式蚀刻。由此，使干式蚀刻从第二主面1b侧沿龟裂31来选择性地进展，而分别沿多条切断预定线5形成开口宽度窄且深的沟槽32。在此，发现干式蚀刻在加工对象物1的龟裂31不连接的未龟裂区域M的进展比干式蚀刻沿龟裂31的进展延迟。因此，通过以使未龟裂区域M形成在规定位置的方式形成改质区域7，在之后的干式蚀刻中，能够使未龟裂区域M发挥作为蚀刻阻止的功能，而在规定位置可靠地使干式蚀刻的进展延迟。
因而，根据第三实施方式的加工对象物切断方法，成为能够控制干式蚀刻的进展。在任意的位置可靠地停止干式蚀刻的选择性的进展，使高质量的蚀刻切割成为可能。能够防止蚀刻气体绕入功能元件层12。相较于没有形成未龟裂区域M的情况，能够抑制分别沿多条切断预定线5的沟槽32的各深度产生不均。
在第三实施方式的加工对象物切断方法中，形成比规定位置靠第一主面1a侧的改质区域7和靠第二主面1b侧的改质区域7。在第二步骤中，在单晶硅基板11的内部，以使未龟裂区域M形成在规定位置的方式来形成改质区域7，该未龟裂区域M中从第一主面1a侧的改质区域7延伸的龟裂31与从第二主面1b侧的改质区域7延伸的龟裂31不连结。根据该结构，能够实现具体的未龟裂区域M的形成。
此外，在第二步骤中，通过形成分别沿多条切断预定线5排列的多个改质点7a，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多个改质点7a中彼此相邻的改质点7a之间的方式来形成龟裂31。由此，能够使干式蚀刻更有效地选择性进展。
此外，在第二步骤中，在沟槽32从到达未龟裂区域M的第二主面1b侧起至到达未龟裂区域M的第一主面1a侧之间结束干式蚀刻。由此，能够在规定位置结束干式蚀刻的进展(成为蚀刻不继续进展的状态)。
此外，在第二步骤中，通过实施干式蚀刻，在未龟裂区域M的位置形成具有弯曲部的截面V字状的沟槽32。由此，能够形成对应于未龟裂区域M的位置的形状的截面V字状的沟槽32。利用该截面V字状而使通过扩张膜22扩张的分割变得容易，能够改善其的分割率。
此外，在第四步骤中，通过将扩张膜22贴于第二主面1b侧并使扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15。由此，能够沿各个切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。进而，由于在扩张膜22上使多个半导体芯片15彼此分离，因此能够谋求半导体芯片15的拾取的容易化。
另外，在第二步骤中，在不对未龟裂区域M进行干式蚀刻而沿切断预定线5将加工对象物1切断的情况下，也可以在被切断的加工对象物1的一对切断面中的一个切断面的未龟裂区域M的至少一部分形成凸部，并在另一个切断面的未龟裂区域M的至少一部分形成对应于凸部的凹部的方式，形成改质区域7。不对未龟裂区域M进行干式蚀刻而沿切断预定线5将加工对象物1切断的情况下，例如，可列举为了确认品质等而暂时在第二步骤之后不实施第三步骤而实施第四步骤的情况。根据该构成，能够在未龟裂区域M中可靠地避免龟裂连结。凸部的高度可以为2μm～6μm，厚度方向的凸部的宽度可以为6μm～17μm。切断面12c可以为(110)面，形成凸部的面也可以为(111)面。另外，这样的凹部或凸部，若以光学显微镜进行观察，则可观察到黑色的纹路，因此称为黑纹路。
另外，在实施第三实施方式的加工对象物切断方法的激光加工装置具有反射型空间光调制器等空间光调制器的情况下，也可以在第二步骤中，代替上述内容或是另外适当设定空间光调制器的调制图案，由此以使未龟裂区域M形成在规定位置的方式来形成改质区域7。
例如，也可在形成第一主面1a侧的改质区域7之后且形成第二主面1b侧的改质区域7之前，照射使用以下的调制图案用空间光调制器调制后的激光L，以使未龟裂区域M形成在规定位置的方式，在第一主面1a侧的位置与第二主面1b侧的位置之间形成改质区域7。调制图案也可作为要素图案包含品质图案、个体差异修正图案、球面像差修正图案和像散修正图案等的至少任一者。调制图案也可包含具有第一亮度区域和第二亮度区域的品质图案，该第一亮度区域在与切断预定线5交叉的方向上延伸，该第二亮度区域在切断预定线5的延伸方向上与第一亮度区域的两侧相邻。
此外，在第二步骤中，在单晶硅基板11的内部，可以以使从第一主面1a侧的改质区域7延伸的龟裂31与第二主面1b侧的改质区域7不连接的未龟裂区域M、或是从第二主面1b侧的改质区域7延伸的龟裂31与第一主面1a侧的改质区域7不连接的未龟裂区域M形成在规定位置的方式来形成这些改质区域7。
此外，作为保护膜21，例如能够使用具有耐真空性的感压胶带、UV胶带等。也可代替保护膜21，而使用具有蚀刻耐性的晶片固定夹具。
此外，在实施干式蚀刻之前，也可以在加工对象物1的第二主面1b形成分别沿多条切断预定线5形成有气体通过区域的蚀刻保护层。在透过蚀刻保护层对加工对象物1照射激光L的情况下，蚀刻保护层的材料必须为对激光L具有透射性的材料。作为蚀刻保护层，例如，可以通过蒸镀而在加工对象物1的第二主面1b形成SiO2膜，或是也可以通过旋转涂布而在加工对象物1的第二主面1b形成抗蚀膜或树脂膜，或是也可将片状构件(透明树脂膜等)、背面保护胶带(IRLC胶带/WP胶带)等贴在加工对象物1的第二主面1b。作为气体通过区域，例如，可以通过透过蚀刻保护层对加工对象物1照射激光L，在单晶硅基板11的内部形成改质区域7并且使龟裂31从该改质区域7到达蚀刻保护层的表面(与单晶硅基板相反侧的外表面)，或是也可以通过对蚀刻保护层实施图案化，形成使加工对象物1的第二主面1b露出的隙缝，或是也可以通过照射激光L，形成改质区域(包含多个微裂纹的区域、消蚀区域等)。
此外，龟裂31只要以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成即可。也就是说，龟裂31以局部而言，也可以不到达第二主面1b。进而，龟裂31以局部而言，也可不跨彼此相邻的改质点7a之间。龟裂31可以到达或不到达加工对象物1的第一主面1a。
此外，干式蚀刻可以从第二主面1b侧实施而去除多列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的多列改质区域7的凹凸形状且使单晶硅露出的凹凸区域9。干式蚀刻的种类并不限定于使用XeF2的反应性气体蚀刻。作为干式蚀刻，例如，也可以实施使用CF4的反应性离子蚀刻、使用SF6的反应性离子蚀刻等。
此外，可以如图47(a)和(b)所示，以使沟槽32的截面形状成为V字状的方式实施干式蚀刻，或是也可以如图48的(a)和(b)图所示，以使沟槽32的截面形状成为U字状的方式实施干式蚀刻，或是也可以如图49(a)和(b)所示，以使沟槽32的截面形状成为I字状的方式实施干式蚀刻。
此外，也可代替上述的第一步骤和第二步骤，而实施如下所述的第一步骤和第二步骤。即，作为第一步骤，如图50的(a)所示，准备加工对象物1，将保护膜21贴在加工对象物1的第二主面1b。在第一步骤之后，作为第二步骤，通过以第一主面1a作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。接着，如图50的(b)所示，将另一保护膜21贴于第一主面1a，将先前所贴的保护膜21从第二表面1b取下。以后的步骤与上述的第三步骤以后的步骤相同。
此外，在贴在加工对象物1的第一主面1a的保护膜21的材料为对激光L具有透射性的材料的情况下，也可以如图51所示，透过保护膜21对加工对象物1照射激光L。
[第四实施方式]
对第四实施方式的加工对象物切断方法进行说明。另外，图52～图55所示的各结构为示意性的，各结构的纵横比等与实际结构不同。第一步骤和第二步骤与图7的(a)和(b)所示的步骤相同。即，作为第一步骤，如图7的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。
在第一步骤之后，作为第二步骤，如图7的(b)所示，通过以第二主面1b作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。分别沿多条切断预定线5所形成的多列改质区域7在加工对象物1的厚度方向上排列。多列改质区域7各自通过沿切断预定线5排列的多个改质点7a所构成(参照图21)。龟裂31跨位于第二主面1b侧的1列改质区域7与第二主面1b之间、以及多列改质区域7中彼此相邻的改质区域7之间。进而，龟裂31跨多个改质点7a中相邻的改质点7a之间(参照图21)。
在第二步骤之后，作为第三步骤，如图52的(a)所示，通过对加工对象物1从第二主面1b侧实施反应性离子蚀刻，如图52的(b)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V沟槽(截面V字状的沟槽)。在此，使用CF4或SF6，对加工对象物1从第二主面1b侧实施干式蚀刻(也就是说，实施使用CF4或SF6的反应性离子蚀刻)。此外，在此对加工对象物1从第二主面1b侧实施反应性离子蚀刻而去除多列改质区域7中位于第二主面1b侧的1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的1列改质区域7的凹凸形状的凹凸区域9。另外，在形成凹凸区域9的情况下，优选从沟槽32的内表面实施反应性离子蚀刻直到改质区域7(改质点7a)完全被去除为止。另一方面，优选不将反应性离子蚀刻实施到凹凸区域9完全消失。
在第三步骤中，如图23的(c)所示，通过在反应性离子蚀刻的实施中，在蚀刻气体(即，CF4或SF6)中混入O2(氧)，而在加工对象物1的第二主面1b和沟槽32的内表面形成黑硅层6。黑硅层6以层叠在加工对象物1的第二主面1b的方式设置，且以进入沟槽32内的方式设置。黑硅层6以覆盖加工对象物1的第二主面1b侧的方式存在。由此，使反应性离子蚀刻的选择性进展停止或结束。
黑硅层6通过干式蚀刻时的反应产物SiO2系物质沉积于被蚀刻面的黑硅现象而形成。黑硅层6包含微细的针状凹凸。反应性离子蚀刻的结束是指成为反应性离子蚀刻不继续进展的状态。使O2混入的时刻为沟槽32的深度成为预先设定的期望(任意)的规定深度的时刻。使O2混入的时刻例如能够根据利用蚀刻速率比等的运算、实验和经验的至少任一者而设定。使O2混入的量只要在能够形成黑硅层6的规定量以上即可。使O2混入的量可以为预先设定的一定量，也可以为可变量。
在第三步骤之后，作为第四步骤，如图53的(a)所示，将扩张膜22贴在加工对象物1的第二主面1b上的黑硅层6(也就是说，贴在加工对象物1的第二主面1b侧)，如图53的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图54的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5来将加工对象物1切断成多个半导体芯片15，如图54的(b)所示，拾取半导体芯片15。
通过以上的第四实施方式的加工对象物切断方法所得的半导体芯片15的结构，除了在单晶硅基板11中对应于第二主面1b和沟槽32的内表面的区域形成有黑硅层6的点以外，与通过上述的第一实施方式的加工对象物切断方法所得的半导体芯片15的结构(参照图26和图27)相同。在该半导体芯片15中，除了凹凸区域9以外，也可使黑硅层6发挥作为捕集杂质的吸杂区域的功能。
如以上所说明的那样，在第四实施方式的加工对象物切断方法中，对以跨至少1列改质区域7与第二主面1b之间的方式形成有龟裂31的加工对象物1，从第二主面1b侧实施反应性离子蚀刻。由此，使反应性离子蚀刻从第二主面1b侧沿龟裂31来选择性地进展，而分别沿多条切断预定线5形成开口宽度窄且深的沟槽32。在此，通过在反应性离子蚀刻的实施中，在加工对象物1的第二主面1b和沟槽32的内表面形成黑硅层6，而能够利用该黑硅层6使蚀刻的进展结束。即，能够控制蚀刻的进展。在任意的时机可靠地结束反应性离子蚀刻，使高质量的蚀刻切割成为可能。由于能够在蚀刻途中停止反应性离子蚀刻，因此能够防止蚀刻气体绕入功能元件层12。
此外，在第二步骤中，也可以通过形成在加工对象物1的厚度方向上排列的多列改质区域7，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多列改质区域7中彼此相邻的改质区域7之间的方式来形成龟裂31。由此，能够使反应性离子蚀刻更深入且选择性地进展。
此外，在第二步骤中，也可以通过形成分别沿多条切断预定线5排列的多个改质点7a，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多个改质点7a中彼此相邻的改质点7a之间的方式来形成龟裂31。由此，能够使反应性离子蚀刻更有效率且选择性地进展。
此外，在第三步骤中，通过在蚀刻气体中混入O2，而形成黑硅层6。由此，能够具体地实现黑硅层6的形成。
此外，在第三步骤中，当沟槽32为规定深度时在蚀刻气体中混入O2。由此，能够以形成规定深度的沟槽32的方式，形成黑硅层6来结束蚀刻的进展。
此外，在第四步骤中，通过将扩张膜22贴于第二主面1b侧并使扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15。由此，能够沿切断预定线5各个将加工对象物1可靠地切断成多个半导体芯片15。进而，由于在扩张膜22上使多个半导体芯片15彼此分离，因此能够谋求半导体芯片15的拾取的容易化。
另外，作为保护膜21，例如能够使用具有耐真空性的感压胶带、UV胶带等。也可代替保护膜21，而使用具有蚀刻耐性的晶片固定夹具。
此外，分别沿多条切断预定线5形成在单晶硅基板11的内部的改质区域7的列数并不限定于多列，也可以为1列。也就是说，只要分别沿多条切断预定线5在单晶硅基板11的内部形成至少1列改质区域7即可。在分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7的情况下，彼此相邻的改质区域7也可彼此连接。
此外，龟裂31只要以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成即可。也就是说，龟裂31以局部而言，也可以不到达第二主面1b。进而，龟裂31以局部而言，可以不跨彼此相邻的改质区域7之间，也可以不跨彼此相邻的改质点7a之间。龟裂31，可以到达或不到达加工对象物1的第一主面1a。
此外，干式蚀刻可以从第二主面1b侧实施而去除多列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶硅露出的凹凸区域9。作为干式蚀刻，可以实施使用CF4或SF6以外的气体的反应性离子蚀刻。
此外，也可以如下所述那样实施加工对象物切断方法。通过如下所述的加工对象物切断方法，也能够将加工对象物1可靠地切断成多个半导体芯片15。
第一步骤和第二步骤与图7的(a)和(b)的步骤相同。即，作为第一步骤，如图7的(a)所示，准备具有单晶硅基板11和设置于第一主面1a侧的功能元件层12的加工对象物1，将保护膜21贴在加工对象物1的第一主面1a。
在第一步骤之后，作为第二步骤，如图7的(b)所示，通过以第二主面1b作为激光射入面来对加工对象物1照射激光L，而分别沿多条切断预定线5在单晶硅基板11的内部形成多列改质区域7，并分别沿多条切断预定线5在加工对象物1形成龟裂31。分别沿多条切断预定线5所形成的多列改质区域7在加工对象物1的厚度方向上排列。多列改质区域7各自通过沿切断预定线5排列的多个改质点7a所构成(参照图21)。龟裂31跨位于第二主面1b侧的1列改质区域7与第二主面1b之间、以及多列改质区域7中彼此相邻的改质区域7之间。进而，龟裂31跨多个改质点7a中相邻的改质点7a之间(参照图21)。
在第二步骤之后，作为第三步骤，如图55的(a)所示，在加工对象物1的第二主面1b形成分别沿多条切断预定线5形成有龟裂31的黑硅层6作为蚀刻保护层。在此，通过使相对于反应性离子蚀刻用的蚀刻气体(CF4、SF6等)的O2(氧)的导入量增加，而在加工对象物1的第二主面1b形成黑硅层6。在该情况下，与形成在加工对象物1的龟裂31连续地在黑硅层6形成龟裂31，该龟裂31会到达黑硅层6的表面(与单晶硅基板11相反侧的外表面)。在此，分别沿多条切断预定线5形成于黑硅层6的龟裂31，在黑硅层6中发挥作为气体通过区域的功能。
在第三步骤之后，作为第四步骤，如图55的(b)所示，仅使O2的导入量减少，通过在黑硅层6被形成于第二主面1b的状态下，对加工对象物1从第二主面1b侧实施干式蚀刻，而如图55的(c)所示，分别沿多条切断预定线5在加工对象物1形成沟槽32。沟槽32为开口于第二主面1b的例如V沟槽(截面V字状的沟槽)。在此，通过反应性离子蚀刻用的蚀刻气体，对加工对象物1从第二主面1b侧实施干式蚀刻。
以后的步骤与上述的第四实施方式的加工对象物切断方法的第五步骤以后的步骤相同，因此，对以后的步骤，参照图53和图54进行说明。在第四步骤之后，作为第五步骤，如图53的(a)所示，将扩张膜22贴在加工对象物1的第二主面1b上的黑硅层6(也就是说，贴在加工对象物1的第二主面1b侧)，如图53的(b)所示，将保护膜21从加工对象物1的第一主面1a取下。接着，如图54的(a)所示，通过使扩张膜22扩张，而分别沿多条切断预定线5来将加工对象物1切断成多个半导体芯片15，如图54的(b)所示，拾取半导体芯片15。
[第五实施方式]
也可以如下所述那样实施加工对象物切断方法。第五实施方式的加工对象物切断方法包括下列步骤：第一步骤，准备具有单晶材料基板和设置于第一主面1a侧的功能元件层12的加工对象物1；第二步骤，在第一步骤之后，通过对加工对象物1照射激光L，分别沿多条切断预定线5在单晶材料基板的内部形成至少1列改质区域7，并分别沿多条切断预定线5，在加工对象物1以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式来形成龟裂31；以及第三步骤，在第二步骤之后，通过对加工对象物1从第二主面1b侧实施干式蚀刻，分别沿多条切断预定线5，在加工对象物1形成开口于第二主面1b的沟槽32，在第三步骤中，从第二主面1b侧实施干式蚀刻而去除至少1列改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状且使单晶材料露出的凹凸区域。
在该加工对象物切断方法中，对以跨至少1列改质区域7与加工对象物1的第二主面1b之间的方式形成有龟裂31的加工对象物1，从第二主面1b侧实施干式蚀刻。由此，使干式蚀刻从第二主面1b侧沿龟裂31来选择性地进展，而分别沿多条切断预定线5形成开口宽度窄且深的沟槽32。因而，例如，通过使贴在沟槽32会开口的第二主面1b侧的扩张膜22扩张，能够分别沿切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。接着，通过去除至少1列改质区域7，而能够形成使单晶材料露出的凹凸区域，因此能够抑制凹凸区域周边的强度降低。
在第五实施方式的加工对象物切断方法中，可以在第二步骤中，通过形成在加工对象物1的厚度方向上排列的多列改质区域7，而分别沿多条切断预定线5形成至少1列改质区域7，并以跨多列改质区域7中彼此相邻的改质区域7之间的方式来形成龟裂31，在第三步骤中，从第二主面1b侧实施干式蚀刻而去除多列改质区域7中位于第二主面1b侧的改质区域7，由此在沟槽32的内表面形成呈现对应于被去除的改质区域7的凹凸形状的凹凸区域。由此，能够使干式蚀刻更深入且选择性地进展。
在第五实施方式的加工对象物切断方法中，可以在第二步骤中，通过形成分别沿多条切断预定线5排列的多个改质点7a，而分别沿多条切断预定线5来形成至少1列改质区域7，并以跨多个改质点7a中彼此相邻的改质点7a之间的方式来形成龟裂31。由此，能够使干式蚀刻更有效地选择性进展。
第五实施方式的加工对象物切断方法，可以在第三步骤之后，还具有第四步骤，该第四步骤通过将扩张膜22贴于第二主面1b侧并使扩张膜22扩张，而分别沿多条切断预定线5将加工对象物1切断成多个半导体芯片15。由此，能够分别沿切断预定线5将加工对象物1可靠地切断成多个半导体芯片15。进而，由于在扩张膜22上使多个半导体芯片15彼此分离，因此能够谋求半导体芯片15的拾取的容易化。
符号说明
1：加工对象物、1a：第一主面、1b：第二主面、5：切断预定线、7：改质区域、7a：改质点、11：单晶硅基板、12：功能元件层、15：半导体芯片、22：扩张膜、23：蚀刻保护层、23a：表面、31：龟裂、32：沟槽、L：激光。

Claims (9)

1.一种加工对象物切断方法，其特征在于，包括：
第一步骤，准备具有单晶硅基板和设置于第一主面侧的功能元件层的加工对象物；
第二步骤，在所述第一步骤之后，通过对所述加工对象物照射激光，分别沿多条切断预定线在所述单晶硅基板的内部形成至少1列改质区域，并分别沿所述多条切断预定线在所述加工对象物以跨所述至少1列改质区域与所述加工对象物的第二主面之间的方式形成龟裂；和
第三步骤，在所述第二步骤之后，通过对所述加工对象物从所述第二主面侧实施干式蚀刻，分别沿所述多条切断预定线在所述加工对象物形成开口于所述第二主面的沟槽，
在所述第三步骤中，从所述第二主面侧实施所述干式蚀刻而去除所述至少1列改质区域，由此在所述沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状且使单晶硅露出的凹凸区域。
2.如权利要求1所述的加工对象物切断方法，其特征在于：
在所述第二步骤中，通过形成在所述加工对象物的厚度方向上排列的多列改质区域，分别沿所述多条切断预定线形成所述至少1列改质区域，以跨所述多列改质区域中彼此相邻的改质区域之间的方式形成所述龟裂，
在所述第三步骤中，从所述第二主面侧实施所述干式蚀刻而去除所述多列改质区域中位于所述第二主面侧的改质区域，由此在所述沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状的所述凹凸区域。
3.如权利要求1或2所述的加工对象物切断方法，其特征在于：
在所述第二步骤中，通过形成分别沿所述多条切断预定线排列的多个改质点，分别沿所述多条切断预定线形成所述至少1列改质区域，以跨所述多个改质点中彼此相邻的改质点之间的方式形成所述龟裂。
4.如权利要求1～3中任一项所述的加工对象物切断方法，其特征在于：
还包括第四步骤，其在所述第三步骤之后，通过将扩张膜贴于所述第二主面侧并使所述扩张膜扩张，分别沿所述多条切断预定线将所述加工对象物切断成多个半导体芯片。
5.一种加工对象物切断方法，其特征在于，包括：
第一步骤，准备具有单晶材料基板和设置于第一主面侧的功能元件层的加工对象物；
第二步骤，在所述第一步骤之后，通过对所述加工对象物照射激光，分别沿多条切断预定线在所述单晶材料基板的内部形成至少1列改质区域，并分别沿所述多条切断预定线在所述加工对象物以跨所述至少1列改质区域与所述加工对象物的第二主面之间的方式形成龟裂；和
第三步骤，在所述第二步骤之后，通过对所述加工对象物从所述第二主面侧实施干式蚀刻，分别沿所述多条切断预定线在所述加工对象物形成开口于所述第二主面的沟槽，
在所述第三步骤中，从所述第二主面侧实施所述干式蚀刻而去除所述至少1列改质区域，由此在所述沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状且使单晶材料露出的凹凸区域。
6.如权利要求5所述的加工对象物切断方法，其特征在于：
在所述第二步骤中，通过形成在所述加工对象物的厚度方向上排列的多列改质区域，分别沿所述多条切断预定线形成所述至少1列改质区域，以跨所述多列改质区域中彼此相邻的改质区域之间的方式形成所述龟裂，
在所述第三步骤中，从所述第二主面侧实施所述干式蚀刻而去除所述多列改质区域中位于所述第二主面侧的改质区域，由此在所述沟槽的内表面形成呈现对应于被去除的改质区域的凹凸形状的所述凹凸区域。
7.如权利要求5或6所述的加工对象物切断方法，其特征在于：
在所述第二步骤中，通过形成分别沿所述多条切断预定线排列的多个改质点，分别沿所述多条切断预定线形成所述至少1列改质区域，以跨所述多个改质点中彼此相邻的改质点之间的方式形成所述龟裂。
8.如权利要求5～7中任一项所述的加工对象物切断方法，其特征在于：
还包括第四步骤，其在所述第三步骤之后，通过将扩张膜贴于所述第二主面侧并使所述扩张膜扩张，分别沿所述多条切断预定线将所述加工对象物切断成多个半导体芯片。
9.一种半导体芯片，其特征在于：
包括：单晶硅基板、和
功能元件层，其设置于所述单晶硅基板的第一表面侧，
所述单晶硅基板的至少第二表面侧的部分呈现离所述第一表面越远变得越细的形状，
在所述部分的侧面以带状形成有呈现凹凸形状且使单晶硅露出的凹凸区域。
CN201880025364.1A 2017-04-17 2018-04-12 加工对象物切断方法和半导体芯片 Active CN110520968B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017081532A JP6957185B2 (ja) 2017-04-17 2017-04-17 加工対象物切断方法及び半導体チップ
JP2017-081532 2017-04-17
PCT/JP2018/015394 WO2018193964A1 (ja) 2017-04-17 2018-04-12 加工対象物切断方法及び半導体チップ

Publications (2)

Publication Number Publication Date
CN110520968A CN110520968A (zh) 2019-11-29
CN110520968B true CN110520968B (zh) 2023-09-19

Family

ID=63856253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025364.1A Active CN110520968B (zh) 2017-04-17 2018-04-12 加工对象物切断方法和半导体芯片

Country Status (7)

Country Link
US (1) US11270915B2 (zh)
JP (1) JP6957185B2 (zh)
KR (1) KR20190139922A (zh)
CN (1) CN110520968B (zh)
DE (1) DE112018002039T5 (zh)
TW (1) TWI808081B (zh)
WO (1) WO2018193964A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063543B2 (ja) * 2017-04-17 2022-05-09 浜松ホトニクス株式会社 加工対象物切断方法
JP7436141B2 (ja) * 2017-11-03 2024-02-21 セラ セミコンダクター エンジニアリング ラボラトリーズ リミテッド 埋没欠陥の割断システム及び割断方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007275902A (ja) * 2006-04-03 2007-10-25 Seiko Epson Corp レーザスクライブ方法、電気光学装置、電子機器
JP2009039755A (ja) * 2007-08-09 2009-02-26 Hamamatsu Photonics Kk 切断用加工方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP2009206292A (ja) * 2008-02-28 2009-09-10 Panasonic Corp 半導体基板、および半導体装置の製造方法
CN101681822A (zh) * 2007-05-25 2010-03-24 浜松光子学株式会社 切断用加工方法
JP2012129430A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 基板の分割方法
CN102969236A (zh) * 2011-09-01 2013-03-13 株式会社迪思科 晶片的分割方法
JP2014116419A (ja) * 2012-12-07 2014-06-26 Denso Corp 半導体装置の製造方法
JP2015032818A (ja) * 2013-08-07 2015-02-16 株式会社ディスコ ウエーハの分割方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
TWI250910B (en) * 2004-03-05 2006-03-11 Olympus Corp Apparatus for laser machining
KR101109860B1 (ko) * 2004-08-06 2012-02-21 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법, 가공 대상물 절단 방법 및 반도체 장치
JP4781661B2 (ja) 2004-11-12 2011-09-28 浜松ホトニクス株式会社 レーザ加工方法
JP5476063B2 (ja) * 2009-07-28 2014-04-23 浜松ホトニクス株式会社 加工対象物切断方法
US8722516B2 (en) * 2010-09-28 2014-05-13 Hamamatsu Photonics K.K. Laser processing method and method for manufacturing light-emitting device
JP2014041926A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2015144180A (ja) * 2014-01-31 2015-08-06 三星ダイヤモンド工業株式会社 Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007275902A (ja) * 2006-04-03 2007-10-25 Seiko Epson Corp レーザスクライブ方法、電気光学装置、電子機器
CN101681822A (zh) * 2007-05-25 2010-03-24 浜松光子学株式会社 切断用加工方法
JP2009039755A (ja) * 2007-08-09 2009-02-26 Hamamatsu Photonics Kk 切断用加工方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP2009206292A (ja) * 2008-02-28 2009-09-10 Panasonic Corp 半導体基板、および半導体装置の製造方法
JP2012129430A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 基板の分割方法
CN102969236A (zh) * 2011-09-01 2013-03-13 株式会社迪思科 晶片的分割方法
JP2014116419A (ja) * 2012-12-07 2014-06-26 Denso Corp 半導体装置の製造方法
JP2015032818A (ja) * 2013-08-07 2015-02-16 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
US11270915B2 (en) 2022-03-08
US20200126860A1 (en) 2020-04-23
TW201909258A (zh) 2019-03-01
TWI808081B (zh) 2023-07-11
JP6957185B2 (ja) 2021-11-02
JP2018182137A (ja) 2018-11-15
WO2018193964A1 (ja) 2018-10-25
KR20190139922A (ko) 2019-12-18
DE112018002039T5 (de) 2020-01-16
CN110520968A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
TWI502764B (zh) The processing method of the substrate with LED pattern
CN110520968B (zh) 加工对象物切断方法和半导体芯片
WO2018193970A1 (ja) 加工対象物切断方法
WO2018193972A1 (ja) 加工対象物切断方法
CN110537246B (zh) 加工对象物切断方法
WO2018193962A1 (ja) 加工対象物切断方法
WO2018193971A1 (ja) 加工対象物切断方法
TWI771379B (zh) 晶片之製造方法及矽晶片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant