JP2015144180A - Led素子製造用ウェハとその作製方法、およびled素子 - Google Patents
Led素子製造用ウェハとその作製方法、およびled素子 Download PDFInfo
- Publication number
- JP2015144180A JP2015144180A JP2014016786A JP2014016786A JP2015144180A JP 2015144180 A JP2015144180 A JP 2015144180A JP 2014016786 A JP2014016786 A JP 2014016786A JP 2014016786 A JP2014016786 A JP 2014016786A JP 2015144180 A JP2015144180 A JP 2015144180A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- led element
- led
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】従来よりも光取り出し効率の優れたLED素子を得ることが出来るLED素子製造用のウェハおよびその製造方法を提供する。【解決手段】分割予定位置にて分割されることによって多数のLED素子が製造されるLED素子製造用のウェハの作製方法が、サファイア基板の一方主面上の分割予定位置に相当する位置に、レーザースクライブによって、断面形状が分割予定位置の延在方向において周期変化するスクライブラインを形成するスクライブ工程と、スクライブラインを構成する加工痕である凹部を選択的にエッチングして、加工変質層を除去するエッチング工程と、凹部が形成された主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりLEDパターンを形成するパターン形成工程と、を備え、パターン形成工程においては、凹部に連続するようにまたは凹部の上部近傍に、空隙を形成しつつ、LEDパターンを形成するようにした。【選択図】図1
Description
本発明は、LED素子製造用のウェハおよびその作製方法に関する。
LED素子は、概略、例えばサファイア単結晶などの基板(ウェハ、母基板)上に、GaNなどのIII族窒化物半導体層や金属電極などからなるLED素子の単位パターンを2次元的に繰り返し形成してなるパターン付き基板(LEDパターン付き基板)を、格子状に設けられたストリートと称される分割予定領域にて分割し、個片化(チップ化)する、というプロセスにて製造される。ここで、ストリートとは、分割によってLED素子となる2つの部分の間隙部分である幅狭の領域である。分割は、例えば、パルスレーザー光をストリートに沿って照射することによって形成した加工溝や加工変質層などを起点とすることによって行える。
パターン付き基板は、ウェハの上に、いずれもIII族窒化物からなるバッファ層、アンドープ層、n型導電層(n型クラッド層、n型コンタクト層などとも称される)、発光層、p型導電層(p型クラッド層、p型コンタクト層などとも称される)などを積層したうえで、p型導電層の上にp電極、n型導電層を露出させてその露出面にn電極を形成することによって作製される(例えば、特許文献1ないし特許文献3参照)。
また、分割のための手法として、パルス幅がpsecオーダーの超短パルス光であるレーザー光を、個々の単位パルス光の被照射領域が加工予定線に沿って離散的に位置する条件にて照射することにより、加工予定線(通常はストリート中心位置)に沿って分割のための起点を形成する手法が既に公知である(例えば、特許文献4参照)。特許文献4に開示された手法においては、それぞれの単パルス光の被照射領域において形成される加工痕の間で劈開や裂開による亀裂進展(クラック進展)が生じ、係る亀裂に沿って基板を分割する(ブレークする)ことで、個片化が実現される。
特許文献4に開示された手法の場合、個片化は、ウェハ上にLED素子を構成する単位パターンが形成されたパターン付き基板を対象に、ウェハの単位パターンの形成面とは反対面をレーザー光の被照射面とする態様にて行われる。個片化の際の亀裂進展は基板面に対して垂直に生じさせるのが理想であるが、従来の手順によれば、分割の際にIII族窒化物半導体層に斜め割れが生じ、ストリート以外の素子構成部分のIII族窒化物半導体層に対してダメージを与えてしまう場合がある。係るダメージは、LED素子の光取り出し効率を低下させることになる。
また、作製対象とされるLED素子によって、チップサイズ、パターン付き基板の層構成(材質、厚みなど)、ストリート幅などはまちまちであり、しかも、分割はそれぞれの層において良好になされる必要があることから、加工の制約が大きく、加工条件の設定が難しいという問題がある。
その一方で、正常な分割が行われた場合、得られた個々の個片(LED素子)におけるIII族窒化物半導体層の側面は、凹凸のない平坦面となるので、発光層からの光が当該側面にて反射してしまい、素子外部へと出射されにくくなる。これは、LEDの光取り出し効率をより高めるという観点からは好ましくない。当該側面に対してエッチングを行う、SWE(side wall etching)という手法も想定されるが、係る手法は、III族窒化物半導体層を腐食または損傷させるおそれがあるため好ましくない。
加えて、単位パターンが形成される面の反対面である被照射面に金属薄膜にてODR(全方位反射器:Omni-Directional Reflector)やDBR(分布ブラッグ反射器:Distributed Bragg Reflector)が設けられてなる場合、良好な分割を行うことが難しいという問題もある。
本発明は、上記課題に鑑みてなされたものであり、従来よりも光取り出し効率の優れたLED素子を得ることが出来るLED素子製造用のウェハおよびその製造方法を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハの作製方法であって、サファイア基板の一方主面上の前記分割予定位置に相当する位置に、レーザースクライブによって、前記分割予定位置の延在方向に垂直な断面の形状が前記延在方向において周期的に変化するスクライブラインを形成するスクライブ工程と、前記スクライブ工程によって形成された、前記スクライブラインを構成する加工痕である断面視V字またはU字状の凹部を選択的にエッチングして、加工変質層を除去するエッチング工程と、前記凹部が形成された前記主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりLEDパターンを形成するパターン形成工程と、を備え、前記パターン形成工程においては、前記凹部に連続する空隙を形成しつつ、もしくは前記凹部が前記結晶層の表面にまで連続するように、前記LEDパターンを形成する、ことを特徴とする。
請求項2の発明は、請求項1に記載のLED素子製造用ウェハの作製方法であって、前記エッチング工程においては、温度が150℃〜210℃のリン酸に前記サファイア基板を1分〜60分浸漬することによって、エッチングを行う、ことを特徴とする。
請求項3の発明は、請求項1または請求項2に記載のLED素子製造用ウェハの作製方法であって、前記スクライブ工程においては、前記分割予定位置の延在方向に連続する部分を有するように前記スクライブラインを形成する、ことを特徴とする。
請求項4の発明は、請求項1または請求項2に記載のLED素子製造用ウェハの作製方法であって、前記スクライブ工程においては、前記分割予定位置の延在方向において前記加工痕が離散的に位置するように前記スクライブラインを形成する、ことを特徴とする。
請求項5の発明は、請求項3または請求項4に記載のLED素子製造用ウェハの作製方法であって、前記スクライブ工程においては、パルス幅が2nsec〜200nsecのパルスレーザー光によって前記凹部を形成する、ことを特徴とする。
請求項6の発明は、請求項4に記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、パルス幅が200fsec〜100psecのパルスレーザー光によって前記凹部を形成する、ことを特徴とする。
前記スクライブ工程においては、パルス幅が200fsec〜100psecのパルスレーザー光によって前記凹部を形成する、ことを特徴とする。
請求項7の発明は、請求項1ないし請求項6のいずれかに記載のLED素子製造用ウェハの作製方法であって、前記スクライブ工程においては、前記LEDパターンとの界面部分における幅の最大値が1μm〜15μmであり、最下端部の最大深さが15μm〜50μmであるように、前記凹部を形成する、ことを特徴とする。
請求項8の発明は、分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハであって、一方主面上の前記分割予定位置に相当する位置に前記分割予定位置の延在方向において順次に連接する複数の断面視V字またはU字状の凹部を有するサファイア基板と、前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、を備え、前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは前記凹部が前記結晶層の表面にまで連続してなる、ことを特徴とする。
請求項9の発明は、分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハであって、一方主面上の前記分割予定位置に相当する位置に前記分割予定位置の延在方向において互いに離散する複数の断面視V字またはU字状の凹部を有するサファイア基板と、前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、を備え、前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは、前記凹部が前記結晶層の表面にまで連続してなる、ことを特徴とする。
請求項10の発明は、請求項8または請求項9に記載のLED素子製造用ウェハであって、前記凹部の前記LEDパターンとの界面部分における幅の最大値が1μm〜15μmであり、前記凹部の最下端部の深さの最大値が15μm〜50μmである、ことを特徴とする。
請求項11の発明は、LED素子が、請求項1ないし請求項7のいずれかに記載の作製方法によって得られたLED素子製造用ウェハを前記分割予定位置に沿って分割することにより得られることを特徴とする。
請求項1ないし請求項10の発明によれば、従来よりも光取り出し効率の高いLED素子を良好に多数個取りできるLED素子製造用ウェハが実現される。
請求項11の発明によれば、従来よりも光取り出し効率の高いLED素子が実現される。
<LED素子製造用ウェハとその作製手順>
図1は、本実施の形態に係るLED素子製造用ウェハ10の構造を示す模式断面図である。LED素子製造用ウェハ10は、LED素子の単位パターンを2次元的に繰り返し配置してなるパターン付き基板であり、あらかじめ格子状に定められてなる(図1に例示する場合であれば図面垂直方向に延在する)分割予定位置Aにおいて分割する(個片化する)いわゆる多数個取りのプロセスにて、分割個片(チップ)たる多数のLED素子を得ることができるものである。なお、図示の都合上、図1に示す各構成要素のサイズの比率は、実際のものを反映したものではない。
図1は、本実施の形態に係るLED素子製造用ウェハ10の構造を示す模式断面図である。LED素子製造用ウェハ10は、LED素子の単位パターンを2次元的に繰り返し配置してなるパターン付き基板であり、あらかじめ格子状に定められてなる(図1に例示する場合であれば図面垂直方向に延在する)分割予定位置Aにおいて分割する(個片化する)いわゆる多数個取りのプロセスにて、分割個片(チップ)たる多数のLED素子を得ることができるものである。なお、図示の都合上、図1に示す各構成要素のサイズの比率は、実際のものを反映したものではない。
係るLED素子製造用ウェハ10は、例えば380μm〜430μm程度の厚みを有するウェハ基材としてのサファイア基板1の一方主面1aの上に、GaNまたはAlNからなる図示しない低温バッファ層が形成されたうえで、いずれもGaN、AlNもしくはInN、あるいはこれらの混晶であるIII族窒化物結晶からなる、アンドープ層2と、n型層3と、発光層4と、p型層7とを、この順にエピタキシャル成長させてなる構成を有する。なお、アンドープ層2、n型層3、発光層4、およびp型層7はそれぞれ単一層とは限らず、複数の層が積層されることによって構成されていてもよい。
例えば、アンドープ層2としては膜厚が1.5μm〜3μm程度(例えば2μm)のGaN層が例示される。また、n型層3にはコンタクト層やクラッド層などが設けられていてもよい。n型層3としては膜厚が1.5μm〜3μm程度(例えば2μm)のGaN層が例示される。発光層4は、例えば多重量子井戸構造を有するように構成されていてもよい。発光層4としては、GaNからなり膜厚が8nm〜15nm程度(例えば10nm)の第1単位層(バリア層)とGaInNからなり膜厚が2nm〜4nm程度(例えば3nm)の第2単位層と繰り返し交互に積層してなる多重量子井戸活性層が例示される。第2単位層のInNモル分率を変化させることにより、発光波長を380nm〜620nmの範囲で変化させることが出来る。さらには、p型層7は、電子ブロック層やコンタクト層などを含んで構成されていてもよい。p型層7としては、膜厚が15nm〜25nm程度(例えば20nm)のp−AlGaN層と、膜厚が90nm〜200nm程度(例えば150nm)のp−GaN層と、膜厚が8nm〜15nm程度(例えば10nm)のp−GaNコンタクト層とを積層する構成などが例示される。アンドープ層2、n型層3、発光層4、およびp型層7は、それぞれが1つのLED素子を構成する単位パターンを2次元的に繰り返し形成してなるLEDパターンPTを構成してなる。
また、図1においては図示を省略しているが、LEDパターンPTにおいては、個々の単位パターンに対応させる態様にて、p型層7の表面に図示しないp電極が設けられてなるとともに、エッチングによって部分的に露出させたn型層3のうえにn電極が形成されてなる。p電極としては、ITOからなるオーム性透明電極を設けたうえでTi/Auからなるボンディングパッド電極を設けたものが例示される。n電極としては、Ti/Al/Ti/Auからなる多層電極が例示される。
さらに、本実施の形態に係るLED素子製造用ウェハ10は、サファイア基板1の表面側(サファイア基板1とアンドープ層2との界面側)に、それぞれが断面視においてV字またはU字状をなす複数の凹部5を有する。図1においては、典型例として、相異なる分割予定位置Aに備わる3つのV字状の凹部5a、5b、5cを示している。凹部5は、LED素子製造用ウェハ10を個片化する際の分割予定位置Aに沿って(後述するストリートSTの中心位置において)配列する態様にて設けられてなる。ただし、詳細は後述するが、凹部5は、その深さおよび分割予定位置Aに沿う方向と直交する方向における幅とが、分割予定位置Aに沿う方向の位置によって異なるものとなっている。凹部5は、アンドープ層2との界面部分における幅の最大値が1μm〜20μm程度の範囲で可変し、最下端部の深さの最大値が15μm〜50μm程度で可変するように形成される。
また、LED素子製造用ウェハ10において、凹部5の上部近傍の形態には種々のものがある。例えば、凹部5a、5bのところでは、n型層3の途中にかけて、LEDパターンPTとの間で該凹部5a、5bに連続する態様にて、すなわち、凹部5a、5bがその一部をなす態様にて、空隙6a、6bが形成されてなる。あるいは、凹部5cのように、その上方においてはアンドープ層2、n型層3、発光層4、およびp型層7を構成するIII族窒化物が堆積せず、結果として、凹部5cがLED素子製造用ウェハ10の表面層であるp型層7の表面にまで連続してなることで、一の凹部6cが形成される態様であってもよい。
また、図1においては、説明の都合上、それぞれの凹部5上部近傍の形態を異なるものとしているが、実際には、LEDパターンPTの形成条件によって、全ての凹部5においてその上部近傍の形態は概ね同じとなる。
なお、図1に示すように、空隙6a、6bは、LED素子製造用ウェハ10の上面(LEDパターンPTの最上層であるp型層7の上面)までには到達することのないように形成されてなる。換言すれば、これら空隙6a、6bの上方においては、LED素子製造用ウェハ10の上面はあくまで平坦面として形成されてなる。係る場合、後工程における該上面へのレジスト塗布が行いやすい。
図2は、上述したLED素子製造用ウェハ10の作製手順を示す図である。図3は、LED素子製造用ウェハ10の作製途中の様子を模式的に示す断面図である。
まず初めに、図3(a)に示すように、サファイア基板1を用意する(ステップS1)。用意するサファイア基板1の厚みは、380μm〜430μm程度であるのが好適である。
次に、係るサファイア基板1に、レーザースクライブによるスクライブラインSLの形成を行う(ステップS2)。
レーザースクライブは、サファイア基板1の一方主面1aであって分割予定位置Aのところにパルスレーザー光LBを照射することにより、スクライブラインSLを形成する処理である。従来、係るレーザースクライブは、LEDパターンPTの形成後に行われていたが、本実施の形態においては、レーザースクライブをLEDパターンPTの形成に先行して行う点で特徴的である。なお、詳細は後述するが、レーザースクライブによるスクライブラインSLの形成に際して実際に形成するのは、分割予定位置Aの延在方向に沿った多数の加工痕P(図5参照)であり、該加工痕Pが、LED素子製造用ウェハ10における凹部5となる。
なお、係るスクライブラインSLの形成に先立ち、サファイア基板1の該スクライブラインSLの形成面に、適宜の手法にてアライメントマークを形成しておき、スクライブラインのSLの形成は、係るアライメントマークを利用してサファイア基板1をアライメントした後に行うのが好ましい。アライメントマークの形成は、レーザースクライブと同じレーザー加工装置を用いて行うこともできる。
図4は、レーザースクライブに用いるレーザー加工装置100の構成を例示する図である。
レーザー加工装置100は、サファイア基板1のような被加工物Wをその上に載置するステージ101と、レーザー加工装置100の種々の動作(観察動作、アライメント動作、加工動作など)を制御するコントローラ110とを主として備え、ステージ101に載置された被加工物Wに対し、レーザー光源LSから出射したパルスレーザー光(単にレーザー光とも称する)LBを照射することによって、被加工物Wに対し種々の加工を施すことができるように構成されている。
レーザー光源LSとしては、Nd:YAGレーザーを用いるのが好適な態様である。あるいは、Nd:YVO4レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源LSは、Qスイッチ付きであることが好ましい。
レーザー光LBのパルス幅は、後述するように、形成するスクライブラインSLの形状に応じて、nsecオーダーの値もしくはfsec(フェムト秒)〜psecオーダーの値のいずれかに定めるものとする。また。レーザー光LBの波長は、200nm〜1100nmのいずれの波長でもよいが、200nm〜563nmの波長範囲に属することが好ましく、なかでもNd:YAGレーザーをレーザー光源LSとする場合は、その3倍高調波(波長約355nm)を用いるのが好適な態様である。また、パルスの繰り返し周波数は10kHz以上200kHz以下であることが好ましい。
レーザー加工装置100の詳細については後述する。
図5は、レーザースクライブについて説明するための図である。まず、図5(a)は、サファイア基板1の主面1aの部分拡大図である。より具体的には、図5(a)においては、サファイア基板1においてストリートSTとなる位置を破線にて示している。より詳細には、直交する2方向に延在するストリートSTの一つの交点近傍の位置を示している。ここで、ストリートSTとは、幅方向の中央位置が分割予定位置Aに合致する、分割によってLED素子となる2つの部分の間隙部分である幅狭の領域であり、サファイア基板1の主面1aの略全面にわたって、格子状に定められる。
なお、確認的にいえば、実際のサファイア基板1において図5(a)に示すようなストリートSTが設けられているわけではなく、あくまで、パターン設計上、ストリートSTとなる位置が定められているにすぎない。
係るストリートSTに沿ってレーザースクライブを行うことにより、スクライブラインSLを形成するわけであるが、本実施の形態においては、ストリートSTの延在方向(つまりは分割予定位置Aの延在方向)に沿って断面形状が周期的に変化するように、スクライブラインSLを形成するようにする。
ただし、より詳細にいえば、スクライブラインSLの形成態様は、スクライブラインSLを構成する加工痕PをストリートSTに沿って連続的に形成するという態様と断続的に形成するという態様の2つに大別される。
まず、図5(b)に示すのは、ストリートSTの延在方向に沿って連続する部分を有しつつも、当該方向において凹凸を有するように形成されるスクライブラインSL(SL1)である。なお、凹凸のピッチは、レーザー光LBの照射条件や走査速度によっても異なるが、1μm〜15μm程度である。
図6および図7は、係るスクライブラインSL1を形成するにあたっての、レーザー光LBの照射態様と形成されるスクライブラインSL1との関係を模式的に示す図である。図6および図7には便宜上、ストリートSTの延在方向でもある分割予定位置Aの延在方向をx軸方向、サファイア基板1の表面においてx軸と直交する方向をy軸方向、サファイア基板1の表面に直交する方向をz軸方向とする三次元座標を付している。より詳細には、図6は斜視図であり、図7は、スクライブラインSL1のXY上面図(中央の図)、X−X’断面図(右側の図)、B−B’、C−C’、およびD−D’断面図(左側の図)である。X−X’断面図は、分割予定位置Aに平行な面における断面図である。B−B’、C−C’、およびD−D’断面図は、分割予定位置Aに沿った異なる位置での、分割予定位置Aに垂直な面における断面図である。
スクライブラインSL1の形成は、レーザー光LBの単位パルスごとのビームスポットが、分割予定位置Aの方向において離散的に位置させつつも、個々の単位パルス光の被照射領域が重複するような照射条件で、レーザー光LBを照射することで実現される。
概略的には、スクライブラインSL1は、個々のレーザーパルスのビームスポットは離散しているにもかかわらず、個々のレーザーパルスによって形成される断面視V字またはU字状の加工痕Pが分割予定位置Aの延在方向たるx軸方向に順次に連接してなる形状を有する。それぞれの加工痕Pが、LED素子製造用ウェハ10の凹部5となる。それゆえ、スクライブラインSL1が形成される場合、凹部5の実際の形状は、分割予定位置Aの各所において異なっている。
別の見方をすれば、スクライブラインSL1は、分割予定位置Aの延在方向(x軸方向)に連続する部分を有するが、x軸方向に垂直な断面(yz断面)の状態がx軸方向において周期的に変化する形状を有しているともいえる。例えば、スクライブラインSL1は、サファイア基板1の一方主面1aにおいて連続する一方で、図6および図7のB−B’、C−C’、およびD−D’断面図に示すように、分割予定位置Aの延在方向に垂直な方向についての幅および断面形状が分割予定位置Aの延在方向(x軸方向)の位置により異なっている。なお、B−B’、C−C’、およびD−D’断面図におけるスクライブラインSL1の幅をそれぞれw1、w2、w3とすると、図7に示す場合においては、スクライブラインSL1は、サファイア基板1の主面1a近傍におけるy軸方向の幅が、x軸方向に沿って最小値であるw1と最大値であるw3の間で変化するように形成されてなる。ただし、実際の加工においては、w1≒w2、w3≒w2となる場合もある。
なお、さらに別の見方をすれば、図7のX−X’断面図に示すように、スクライブラインSL1は、サファイア基板1の主面1aの近傍においてx軸方向に連続する連続領域SLaと、y軸方向において連続領域SLaに連接するが、x軸方向には不連続である不連続領域SLbとから構成されているともいえる。
いずれにせよ、スクライブラインSL1は、xy断面およびzx断面において、つまりはx軸方向に沿って、凹凸を有するものとなっている。凹凸のピッチは、レーザー光LBの照射条件や走査速度によっても異なるが、数μm〜十数μm程度である。
このような形状を有するスクライブラインSL1の形成は、レーザー光LBのパルス幅を50nsec〜200nsecとし、かつ、レーザー光の走査速度を100mm/sec〜300mm/secとし、さらに、繰り返し周波数を50〜150kHzとするという条件でレーザー光LBを照射することにより、実現することができる。
一方、図5(c)に示すのは、ストリートSTに沿って複数の断面視V字またはU字状の加工痕Pを離散的に形成する態様である。この場合、厳密にいえば、ストリートSTにはライン状の加工痕が形成されているわけではないが、ストリートSTの延在方向に沿って見た場合、凹凸が存在するのは、図5(b)に示すスクライブラインSL1と同様である。しかも、係る態様にて加工痕Pを形成したLED素子製造用ウェハ10を分割予定位置Aに沿って好適に分割することは可能である。それゆえ、係る態様での加工痕Pの列についても、それぞれの加工痕Pの間の部分も含め、スクライブラインSL(SL2)が形成されているものと捉えることが出来る。
係るスクライブラインSL2の形成は、レーザー光LBによる走査の際に、レーザー光LBの繰り返し周波数と、サファイア基板1に対する相対移動速度を適宜に調整することによって、レーザー光LBの個々の単パルス光の被照射領域を重複なく離散させることによって実現される。ただし個片化を良好に実現するには、個々の単パルス光の被照射領域が2μm〜20μm程度離れる条件で加工を行うのが好ましい。これは例えば、レーザー光の走査速度を100mm/sec〜300mm/secとし、さらに、繰り返し周波数を50〜150kHzとするという条件でレーザー光LBを照射することにより、実現することができる。
なお、スクライブラインSL2を形成する場合のレーザー光LBのパルス幅については、nsecオーダーであってもfsec〜psecオーダーであってもよい。ただし、パルス幅の設定の仕方によって、加工痕Pの形成メカニズムは異なる。前者の場合は、レーザー光LBの個々の単位パルス光の被照射領域において、サファイアの溶融・蒸発が生じることで、加工痕Pが形成される。後者の場合は、レーザー光LBの個々の単位パルス光の被照射領域に存在するサファイアが単位パルス光から運動エネルギーを与えられて該被照射領域から飛散することにより、加工痕Pが形成される。前者の場合は、パルス幅を 50nsec〜200nsecとするのが好ましく、後者の場合は、200fsec〜50psecとするのが好ましい。
なお、パルス幅をfsec〜psecオーダーとした場合、加工痕P同士の間に、両者を結ぶ亀裂が生じ得る。この亀裂が生じることも、スクライブラインSL2を形成する場合であっても好適に分割を行い得る理由の1つとなっている。
ちなみに、サファイア基板1の厚み方向においても、スクライブラインSL2の下端部から他方主面1b(図9参照)に向かって亀裂は進展し得るが、スクライブラインSLの形成深さはせいぜい数十μm程度であることから、係る亀裂の進展は通常、サファイア基板1を分割するまでには至らない。なお、係る厚み方向への亀裂の進展は、スクライブラインSL1を形成する場合にも起こり得る。
なお、スクライブラインSL2を形成する場合も、加工痕Pが、LED素子製造用ウェハ10の凹部5となる。ただし、係る場合、加工痕Pは断続的に形成されるだけであるので、図1等が示すのは、係る加工痕Pが存在するところの断面ということになる。
いずれのスクライブラインSLが形成される場合であっても、後述するように、最終的にサファイア基板1の上にLEDパターンPTを形成することで得られるLED素子製造用ウェハ10は、分割予定位置Aにおいて、係るスクライブラインSLを起点として分割される。
ただし、スクライブラインSLの表面部分には、蒸発・飛散したのち再付着したサファイアや、蒸発・飛散にまで至らなかったもののレーザー光LBの照射に伴い変質したサファイアなどからなる加工変質層Mが形成されることがある。すなわち、加工変質層Mは、主に多結晶あるいはアモルファスのサファイアからなる。これは特に、スクライブラインSL1を形成する場合や、パルス幅をnsecオーダーとしてスクライブラインSL2を形成する場合に生じやすい。
LED素子においてこのような加工変質層Mが残存したままであると、素子内部からの光が該加工変質層Mにおいて吸収されてしまい、光取り出し効率が低下してしまうため好ましくない。また、加工変質層Mの存在が、良好なLEDパターンPTの形成を妨げる恐れもある。
そこで、本実施の形態においては、スクライブラインSLが形成されたサファイア基板1に対しエッチング処理を施すことにより、加工変質層Mを選択的に除去してスクライブラインSLを清浄化するようにする(ステップS3)。
エッチング処理としては、ホットリン酸を用いたウェットエッチング処理が好適である。具体的には、エッチング液として温度が150℃〜210℃のリン酸を用意し、スクライブラインSL形成後のサファイア基板1を該エッチング液の中に3分〜60分程度浸漬することによって、エッチングを行うようにする。詳細に言えば、スクライブラインSL1を形成する場合や、パルス幅をnsecオーダーとしてスクライブラインSL2を形成する場合は、180℃程度のリン酸に60分程度浸漬するのがより好ましい。また、パルス幅をfsec〜psecオーダーとしてスクライブラインSL2を形成する場合は、180℃程度のリン酸に30分程度浸漬するのがより好ましい。これにより、加工変質層Mが除去され、スクライブラインSLの表面が露出したサファイア基板1が得られる。
次に、エッチングによって加工変質層Mが除去されたサファイア基板1の主面1aに対し、LEDパターンPTが形成される(ステップS5)。すなわち、低温バッファ層が形成された上で、アンドープ層2、n型層3、発光層4、およびp型層7となるIII族窒化物層(結晶層)のエピタキシャル成長が行われる。図3(d)には、これによって得られたLED素子製造用ウェハ10(図1に例示したものと同じもの)を例示している。
III族窒化物層のエピタキシャル成長には、種々の公知のエピタキシャル成長手法を適用することが可能である。例えば、MOCVD(有機金属化学的気相成長)法や、MBE(分子線エピタキシー)法などの手法で行うことが出来る。それぞれの成長手法を用いた場合の実際のエピタキシャル成長条件(ウェハ温度、原料組成、原料ガス流量、原料ガス圧力、成長時間など)は、形成しようとするアンドープ層2、n型層3、発光層4、およびp型層7の組成や厚みなどに応じて定められる。
ただし、本実施の形態においては、例えば、上述のように、凹部5に連続してあるいは凹部5の上部近傍において空隙6a、6bや凹部6cが形成されるようにIII族窒化物層の成長条件が与えられる。例えば、MOVPE法によってIII族窒化物層をエピタキシャル成長させる場合において、III族窒化物層の膜厚の大部分を占めるアンドープ層2およびn型層3をGaNにて形成するに際して、成長温度を980℃〜1000℃、成長圧力を40kPa〜67kPaとした場合には、横方向成長が支配的となり、例えば空隙6a、6bに例示されるように、上方ほど間隔が狭まる態様にてIII族窒化物層が形成される。一方、成長温度を1000℃〜1200℃、成長圧力を13kPa〜27kPaとした場合には、例えば溝部5に連続する凹部6cに例示されるように、上方ほど間隔が拡がる態様にてIII族窒化物層が形成される。
なお、発光層6およびp型層7はいずれも、空隙6a、6bあるいは凹部6cのいずれが形成されるかによらず、それぞれの層組成に応じた適宜の成長温度や成長圧力にて形成されればよい。
以上のような手順にて、LED素子製造用ウェハ10が得られる。
<LED素子製造用ウェハの分割>
次に、LED素子製造用ウェハ10の分割(個片化)について説明する。図8は、LED素子製造用ウェハ10の分割途中の様子を模式的に示す断面図である。図9は、ブレーク装置200による個片化の様子について、概略的に示す図である。
次に、LED素子製造用ウェハ10の分割(個片化)について説明する。図8は、LED素子製造用ウェハ10の分割途中の様子を模式的に示す断面図である。図9は、ブレーク装置200による個片化の様子について、概略的に示す図である。
なお、図8においては図示を省略しているが、実際の個片化は、上述のように、個々のLED素子に対応させて図示しないp電極およびn電極を形成してなるLED素子製造用ウェハ10を対象に、行われる。
また、分割に先立って、サファイア基板1の他方主面1b(LEDパターンPTの形成されていない側の主面)を研磨して、その厚みを小さくする態様であってもよい。
ブレーク装置200は、対象物を三点支持の手法にてブレークする装置である。ブレーク装置200は、1つの上側ブレークバー201と、2つの下側ブレークバー202とを備える。上側ブレークバー201は、断面三角形状もしくは断面等脚台形状をなす柱状の部材であり、下側ブレークバー202は、板状の部材である。
個片化の際は、サファイア基板1の上にLEDパターンPT(含む電極パターン)が形成されたLED素子製造用ウェハ10をLEDパターンPTが下側となるように水平支持し、適宜位置決めをした状態で、上側ブレークバー201をサファイア基板1の他方主面1bの上方であって分割予定位置Aの直上の位置に分割予定位置Aと平行に配置し、2つの下側ブレークバー202を、LEDパターンPTの下方であって分割予定位置Aに対して対称な位置に配置する。そして、上側ブレークバー201を分割予定位置Aの直上において主面1bに当接させるとともに、2つの下側ブレークバー202を、分割予定位置Aに対して対称な状態を保ちつつLEDパターンPTに接触させる。これにより作用する応力によって、図8(b)に示すような亀裂CRが、凹部5である加工痕Pや空隙6a、6bから上下方向(LED素子製造用ウェハ10の厚み方向)や加工痕P同士の間に向けて、伸展する。いずれの場合も、結果として、図8(c)に示すように、LED素子製造用ウェハ10をスクライブラインSLに沿って良好に分割(ブレーク)することが出来る。
全てのスクライブラインSLを対象に順次にブレークを行うことで、多数のLED素子20を得ることが出来る。なお、図8(c)に示すように、得られたLED素子20のLEDパターンPTの端面部分Eにおいては、LED素子製造用ウェハ10において空隙6a、6bをなしていた部分が、LED素子20の厚み方向に対して凹凸をなしている。また、LED素子製造用ウェハ10において凹部6cをなしていた部分は、LED素子20の厚み方向に対して斜面となっている。係る凹凸や斜面を有することにより、LED素子20においては、端面部分が厚み方向に沿って平坦な従来のLED素子に比して、発光層4から発せられた光が端面部分を透過しやすくなる。すなわち、係る凹凸や斜面は、LED素子20の光取り出し効率を向上させる効果がある。
以上、説明したように、本実施の形態によれば、サファイア基板1上にLEDパターンPTを形成することによって多数個のLED素子20を得るためのLED素子製造用ウェハ10を作製するにあたって、あらかじめサファイア基板1に対し分割予定位置Aに沿った凹部5となる加工痕Pを含むスクライブラインSL(SL1、SL2)を形成し、該凹部5を選択的にエッチングすることによって清浄化したうえで、LEDパターンPTを形成するようにする。さらに、LEDパターンPTの形成に際しては、凹部5に連続する態様にて、もしくは、凹部5の上部近傍に、空隙や凹部が形成されるようにする。係る態様にて形成されたLED素子製造用ウェハ10を分割予定位置Aに沿ってブレークする(分割する)ことで、LED素子製造用ウェハ10を良好に多数のLED素子20へと個片化することが出来る。
なお、LED素子製造用ウェハ10を分割するに先立って、サファイア基板1の他方主面1bに金属薄膜にてODR(全方位反射器:Omni-Directional Reflector)やDBR(分布ブラッグ反射器:Distributed Bragg Reflector)が設けられることがあるが、本実施の形態によれば、係る場合であっても、良好なブレークを行うことができる。
加えて、LED素子製造用ウェハ10を空隙6が存在するように作製することで、ブレークによって得られたLED素子20は、LEDパターンPTの端面部分Eに、厚み方向に対して凹凸を有するようになる。係る凹凸は、LED素子20の光取り出し効率を従来よりも向上させる効果がある。
<レーザー加工装置の詳細構成>
最後に、図4に示したレーザー加工装置100の詳細な構成について説明しておく。上述のように、レーザー加工装置100は、被加工物Wをその上に載置するステージ101と、レーザー加工装置100の種々の動作を制御するコントローラ110とを主として備える。
最後に、図4に示したレーザー加工装置100の詳細な構成について説明しておく。上述のように、レーザー加工装置100は、被加工物Wをその上に載置するステージ101と、レーザー加工装置100の種々の動作を制御するコントローラ110とを主として備える。
ステージ101は、移動機構102によって水平方向に移動可能とされてなる。移動機構102は、図示しない駆動手段の作用により水平面内で所定のXY2軸方向にステージ101を移動させる。これにより、レーザー光照射位置の移動などが実現されてなる。なお、移動機構102については、所定の回転軸を中心とした、水平面内における回転(θ回転)動作も、水平駆動と独立に行えるようになっている。
また、レーザー加工装置100においては、図示しない撮像手段を通じて、被加工物Wをレーザー光が照射される側から直接に観測する表面観察や、ステージ101に載置された側から該ステージ101を介して観察する裏面観察などを行えるようになっている。
ステージ101は、石英など透明な部材で形成されているが、その内部には、主面Wbに粘着保護シートASが貼付された被加工物Wを吸着固定するための吸気通路となる図示しない吸引用配管が設けられてなる。吸引用配管は、例えば、ステージ101の所定位置を機械加工により削孔することにより設けられる。
粘着保護シートASが貼付された被加工物Wをステージ101の上に載置した状態で、例えば吸引ポンプなどの吸引手段103により吸引用配管に対し吸引を行い、吸引用配管のステージ101載置面側先端に設けられた吸引孔に対し負圧を与えることで、被加工物W(および粘着保護シートAS)がステージ101に固定されるようになっている。
より詳細にいえば、レーザー加工装置100においては、レーザー光源LSからレーザー光LBを発し、図示を省略する鏡筒内に備わるダイクロイックミラー104にて反射させた後、該レーザー光LBを、ステージ101に載置された被加工物Wの被加工部位にて合焦するよう集光レンズ105にて集光し、被加工物Wに照射する。レーザー光LBは、集光レンズ105を直接の出射源として被加工物Wに対し出射される。係るレーザー光LBの照射と、ステージ101の移動とを組み合わせることによって、レーザー光LBを被加工物Wに対して相対的に走査させつつ被加工物Wの加工を行えるようになっている。
なお、レーザー加工装置100においては、加工処理の際、必要に応じて、合焦位置を被加工物Wの表面から意図的にずらしたデフォーカス状態で、レーザー光LBを照射することも可能となっている。本実施の形態においては、デフォーカス値(被加工物Wの表面から内部に向かう方向への合焦位置のずらし量)を5μm以上40μm以下の範囲に設定するのが好ましい。
レーザー光源LSとしては、Nd:YAGレーザーを用いるのが好適な態様である。あるいは、Nd:YVO4レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源LSは、Qスイッチ付きであることが好ましい。
また、レーザー光源LSから発せられるレーザー光LBの波長や出力、パルスの繰り返し周波数、パルス幅の調整などは、コントローラ110の照射制御部123により実現される。加工モード設定データD2に従った所定の設定信号が加工処理部125から照射制御部123に対し発せられると、照射制御部123は、該設定信号に従って、レーザー光LBの照射条件を設定する。
レーザー光LBは、集光レンズ105によって1μm〜10μm程度のビーム径に絞られて照射されることが好ましい。係る場合、レーザー光LBの照射におけるピークパワー密度はおおよそ1GW/cm2〜10GW/cm2となる。
なお、レーザー光源LSから出射されるレーザー光LBの偏光状態は、円偏光であっても直線偏光であってもよい。ただし、直線偏光の場合、結晶性被加工材料中での加工断面の曲がりとエネルギー吸収率の観点から、偏光方向が走査方向と略平行にあるように、例えば両者のなす角が±1°以内にあるようにされることが好ましい。また、出射光が直線偏光の場合、レーザー加工装置100は図示しないアッテネータを備えることが好ましい。アッテネータはレーザー光LBの光路上の適宜の位置に配置され、出射されたレーザー光LBの強度を調整する役割を担う。
コントローラ110は、上述の各部の動作を制御し、種々の態様での被加工物Wの加工処理を実現させる制御部120と、レーザー加工装置100の動作を制御するプログラム130Pや加工処理の際に参照される種々のデータを記憶する記憶部130とをさらに備える。
制御部120は、例えばパーソナルコンピュータやマイクロコンピュータなどの汎用のコンピュータによって実現されるものであり、記憶部130に記憶されているプログラム130Pが該コンピュータに読み込まれ実行されることにより、種々の構成要素が制御部120の機能的構成要素として実現される。
具体的には、制御部120は、移動機構102によるステージ101の駆動や集光レンズ105の合焦動作など、加工処理に関係する種々の駆動部分の動作を制御する駆動制御部121と、図示しない撮像手段による被加工物Wの撮像を制御する撮像制御部122と、レーザー光源LSからのレーザー光LBの照射を制御する照射制御部123と、吸引手段103によるステージ101への被加工物Wの吸着固定動作を制御する吸着制御部124と、与えられた加工位置データD1および加工モード設定データD2に従って加工対象位置への加工処理を実行させる加工処理部125とを、主として備える。
記憶部130は、ROMやRAMおよびハードディスクなどの記憶媒体によって実現される。記憶部130には、被加工物WにおけるスクライブラインSLの形成位置を記述した加工位置データD1が記憶されるとともに、加工態様に応じた、レーザー光の個々のパラメータについての条件やステージ101の駆動条件(あるいはそれらの設定可能範囲)などが記述された加工モード設定データD2が記憶されている。なお、記憶部130は、制御部120を実現するコンピュータの構成要素によって実現される態様であってもよいし、ハードディスクの場合など、該コンピュータとは別体に設けられる態様であってもよい。
なお、レーザー加工装置100に対してオペレータが与える種々の入力指示は、コントローラ110において実現されるGUIを利用して行われるのが好ましい。例えば、加工処理部125の作用により加工処理用メニューがGUIにて提供される。
以上のような構成を有するレーザー加工装置100においては、加工処理部125が、加工位置データD1を取得するとともに選択された加工モードに対応する加工条件を加工モード設定データD2から取得し、当該条件に応じた動作が実行されるよう、駆動制御部121や照射制御部123その他を通じて対応する各部の動作を制御することによって、種々の加工モードでの加工を選択的に行えるようになっている。加工モードは、例えば、加工処理部125の作用によりコントローラ110においてオペレータに利用可能に提供される加工処理メニュー従って選択できるのが好適である。
具体的には、レーザー光源LSからのレーザー光LBの照射条件とステージ101を移動させることによる被加工物Wに対するレーザー光LBの走査条件の組合せを違えることで、上述のような連続的なスクライブラインSLの形成のほか、離散的なスクライブラインの形成、あるいは、アライメントマークの形成などといった種々の加工を、適切な加工条件で行えるようになっている。
1 サファイア基板
1a (サファイア基板1の)一方主面
1b (サファイア基板1の)他方主面
2 アンドープ層
3 n型層
4 発光層
5(5a、5b、5c)、6c 凹部
6a、6b 空隙
7 p型層
10 LED素子製造用ウェハ
20 LED素子
100 レーザー加工装置
101 ステージ
200 ブレーク装置
201 上側ブレークバー
202 下側ブレークバー
A 分割予定位置
CR 亀裂
E (LEDパターンPT)の端面部分
LB パルスレーザー光(レーザー光)
LS レーザー光源
M 加工変質層
P 加工痕
PT LEDパターン
SL(SL1、SL2) スクライブライン
ST ストリート
W 被加工物
1a (サファイア基板1の)一方主面
1b (サファイア基板1の)他方主面
2 アンドープ層
3 n型層
4 発光層
5(5a、5b、5c)、6c 凹部
6a、6b 空隙
7 p型層
10 LED素子製造用ウェハ
20 LED素子
100 レーザー加工装置
101 ステージ
200 ブレーク装置
201 上側ブレークバー
202 下側ブレークバー
A 分割予定位置
CR 亀裂
E (LEDパターンPT)の端面部分
LB パルスレーザー光(レーザー光)
LS レーザー光源
M 加工変質層
P 加工痕
PT LEDパターン
SL(SL1、SL2) スクライブライン
ST ストリート
W 被加工物
Claims (11)
- 分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハの作製方法であって、
サファイア基板の一方主面上の前記分割予定位置に相当する位置に、レーザースクライブによって、前記分割予定位置の延在方向に垂直な断面の形状が前記延在方向において周期的に変化するスクライブラインを形成するスクライブ工程と、
前記スクライブ工程によって形成された、前記スクライブラインを構成する加工痕である断面視V字またはU字状の凹部を選択的にエッチングして、加工変質層を除去するエッチング工程と、
前記凹部が形成された前記主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりLEDパターンを形成するパターン形成工程と、
を備え、
前記パターン形成工程においては、前記凹部に連続する空隙を形成しつつ、もしくは前記凹部が前記結晶層の表面にまで連続するように、前記LEDパターンを形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項1に記載のLED素子製造用ウェハの作製方法であって、
前記エッチング工程においては、温度が150℃〜210℃のリン酸に前記サファイア基板を1分〜60分浸漬することによって、エッチングを行う、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項1または請求項2に記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、前記分割予定位置の延在方向に連続する部分を有するように前記スクライブラインを形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項1または請求項2に記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、前記分割予定位置の延在方向において前記加工痕が離散的に位置するように前記スクライブラインを形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項3または請求項4に記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、パルス幅が2nsec〜200nsecのパルスレーザー光によって前記凹部を形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項4に記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、パルス幅が200fsec〜100psecのパルスレーザー光によって前記凹部を形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 請求項1ないし請求項6のいずれかに記載のLED素子製造用ウェハの作製方法であって、
前記スクライブ工程においては、前記LEDパターンとの界面部分における幅の最大値が1μm〜20μmであり、最下端部の最大深さが15μm〜50μmであるように、前記凹部を形成する、
ことを特徴とするLED素子製造用ウェハの作製方法。 - 分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハであって、
一方主面上の前記分割予定位置に相当する位置に前記分割予定位置の延在方向において順次に連接する複数の断面視V字またはU字状の凹部を有するサファイア基板と、
前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、
を備え、
前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは、前記凹部が前記結晶層の表面にまで連続してなる、
ことを特徴とするLED素子製造用ウェハ。 - 分割予定位置にて分割されることによって多数個のLED素子が製造される、LED素子製造用のウェハであって、
一方主面上の前記分割予定位置に相当する位置に前記分割予定位置の延在方向において互いに離散する複数の断面視V字またはU字状の凹部を有するサファイア基板と、
前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、
を備え、
前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは、前記凹部が前記結晶層の表面にまで連続してなる、
ことを特徴とするLED素子製造用ウェハ。 - 請求項8または請求項9に記載のLED素子製造用ウェハであって、
前記凹部の前記LEDパターンとの界面部分における幅の最大値が1μm〜20μmであり、前記凹部の最下端部の深さの最大値が15μm〜50μmである、ことを特徴とするLED素子製造用ウェハ。 - 請求項1ないし請求項7のいずれかに記載の作製方法によって得られたLED素子製造用ウェハを前記分割予定位置に沿って分割することにより得られることを特徴とするLED素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016786A JP2015144180A (ja) | 2014-01-31 | 2014-01-31 | Led素子製造用ウェハとその作製方法、およびled素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016786A JP2015144180A (ja) | 2014-01-31 | 2014-01-31 | Led素子製造用ウェハとその作製方法、およびled素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015144180A true JP2015144180A (ja) | 2015-08-06 |
Family
ID=53889083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014016786A Pending JP2015144180A (ja) | 2014-01-31 | 2014-01-31 | Led素子製造用ウェハとその作製方法、およびled素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015144180A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182137A (ja) * | 2017-04-17 | 2018-11-15 | 浜松ホトニクス株式会社 | 加工対象物切断方法及び半導体チップ |
CN111725360A (zh) * | 2019-03-22 | 2020-09-29 | 安徽三安光电有限公司 | 一种复合衬底及其制备方法和利用其制备发光元件的方法 |
-
2014
- 2014-01-31 JP JP2014016786A patent/JP2015144180A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182137A (ja) * | 2017-04-17 | 2018-11-15 | 浜松ホトニクス株式会社 | 加工対象物切断方法及び半導体チップ |
US11270915B2 (en) | 2017-04-17 | 2022-03-08 | Hamamatsu Photonics K.K. | Workpiece cutting method and semiconductor chip |
CN111725360A (zh) * | 2019-03-22 | 2020-09-29 | 安徽三安光电有限公司 | 一种复合衬底及其制备方法和利用其制备发光元件的方法 |
CN111725360B (zh) * | 2019-03-22 | 2023-04-07 | 安徽三安光电有限公司 | 一种复合衬底及其制备方法和利用其制备发光元件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI564947B (zh) | 半導體元件之製造方法 | |
JP6260601B2 (ja) | 半導体素子の製造方法 | |
JP6390898B2 (ja) | 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置 | |
JP5494592B2 (ja) | Ledパターン付き基板の加工方法 | |
US20070298529A1 (en) | Semiconductor light-emitting device and method for separating semiconductor light-emitting devices | |
JP6620825B2 (ja) | 半導体素子の製造方法 | |
JP5747743B2 (ja) | 発光素子の製造方法 | |
CN101083292A (zh) | 半导体发光器件以及用于分离半导体发光器件的方法 | |
JP2011181909A (ja) | 半導体チップ製造方法 | |
JP2013247147A (ja) | 加工対象物切断方法、加工対象物、及び、半導体素子 | |
JP2005166728A (ja) | 窒化物系半導体素子の製造方法 | |
JP2012227187A (ja) | 半導体発光チップの製造方法および半導体発光チップ | |
KR20140068753A (ko) | 레이저 가공 장치 및, 패턴이 있는 기판의 가공 조건 설정 방법 | |
JP2018120986A (ja) | 発光素子の製造方法 | |
JP4386142B2 (ja) | 窒化物系半導体素子の製造方法 | |
KR101889385B1 (ko) | 패턴이 있는 기판의 가공 방법 | |
JP2014195040A (ja) | Led素子の製造方法、led素子製造用ウェハ基材およびled素子の製造装置 | |
JP2014090011A (ja) | Ledパターン付き基板の加工方法 | |
JP2015162565A (ja) | Ledパターン付き基板とその製造方法およびled素子の製造方法 | |
JP2013118413A (ja) | Ledチップ | |
JP2015144180A (ja) | Led素子製造用ウェハとその作製方法、およびled素子 | |
KR20190029453A (ko) | 발광소자의 제조 방법 | |
JP2015144177A (ja) | Led素子製造用ウェハとその作製方法、およびled素子 | |
JP2013118277A (ja) | Ledパターン付き基板の加工方法 | |
JP2014216556A (ja) | パターン付き基板の加工方法およびパターン付き基板の加工装置 |