JP6260601B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6260601B2
JP6260601B2 JP2015196595A JP2015196595A JP6260601B2 JP 6260601 B2 JP6260601 B2 JP 6260601B2 JP 2015196595 A JP2015196595 A JP 2015196595A JP 2015196595 A JP2015196595 A JP 2015196595A JP 6260601 B2 JP6260601 B2 JP 6260601B2
Authority
JP
Japan
Prior art keywords
scan
scanning
laser
sapphire substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015196595A
Other languages
English (en)
Other versions
JP2017069510A (ja
Inventor
広昭 爲本
広昭 爲本
亮太 田岡
亮太 田岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015196595A priority Critical patent/JP6260601B2/ja
Priority to US15/279,811 priority patent/US9653644B2/en
Publication of JP2017069510A publication Critical patent/JP2017069510A/ja
Application granted granted Critical
Publication of JP6260601B2 publication Critical patent/JP6260601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Description

本発明は、半導体素子の製造方法に関する。
発光ダイオード（Light Emitting Diode：以下「ＬＥＤ」ともいう。）等の半導体素子は、基板の上に半導体層をエピタキシャル成長させたウエハを個片化することによって作製する。ウエハを個片化する手段としては、ダイサー、スクライバー、レーザスクライバー等が挙げられる。また、半導体層に窒化物半導体を用いる場合の基板としては、典型的にはサファイア基板が用いられる。
サファイア基板を用いた素子の割断方法として、フェムト秒（ｆｓｅｃ）あるいはピコ秒（ｐｓｅｃ）の短パルスレーザを用いてサファイア基板の裏面側からレーザ光を照射し、サファイア基板の内部に改質領域を生じさせ、改質領域からクラック等を生じさせて、割断を行う方法が提案されている。このとき、サファイア基板の膜厚が厚い等の理由により、改質領域を形成するためのレーザの走査回数が１回のみでは十分に割断できない場合がある。この対策として、深さを変えてレーザの走査を複数回行い、改質領域を複数列設ける方法（特許文献１、２）や、複数列の改質領域をそれぞれオーバーラップさせる方法（特許文献３）が提案されている。
特開２００８−９８４６５号公報 特開２００２−２０５１８０号公報 特開２０１４−３６０６２号公報
しかしながら、レーザの走査を深さを変えて複数回行うということはすなわち、半導体層の近くにもレーザ焦点位置を設定するということである。レーザ焦点位置が半導体層に近づくほど、レーザ光によって半導体層が損傷しやすくなる。このような半導体層が損傷した半導体素子は逆方向電流が増大する傾向にある。逆方向電流が規定値を超えた半導体素子は不良品と判定されるため、半導体層の損傷は歩留りの低下に繋がる。また、割断性を高めるためには、レーザ走査の回数を増やす他にパルスエネルギを増大させる方法もあるが、この場合も同様に、増大したパルスエネルギによって半導体層が損傷されやすくなる。
また、半導体素子が発光層を有する場合は、改質領域に発生する微細なボイド（空隙）やクラックによって、半導体素子の内部から外部へ出ようとする光が乱反射されたり吸収される等して、外部に取り出される成分が減少することがある。また、改質領域の凹凸によって半導体素子の側面から光が取り出され易くなり、相対的に半導体素子の上面から取り出される光が減少する場合もある。改質領域の面積が大きくなるほど、このような光の損失が大きくなり、光出力の低下に繋がりやすい。割断性を高めるためにレーザの走査を深さを変えて複数回行うほど、改質領域の面積が増大し、これによって光の損失が増える傾向にある。
本開示は、以下の発明を含む。
サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
前記サファイア基板の内部にレーザ光を照射する第１の走査を行う第１走査工程と、
前記第１走査工程の後であって、前記第１走査工程において前記レーザ光が照射された部分に空隙が生じる前に、前記第１の走査と同じ部分を走査するようにレーザ光を前記サファイア基板の内部に照射する第２の走査を行う第２走査工程と、
前記ウエハを複数の半導体素子に個片化する個片化工程と、
を有する半導体素子の製造方法。
サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
前記サファイア基板の内部にレーザ光を照射する第１の走査を行う第１走査工程と、
前記第１走査工程を前記ウエハの一方の端から他方の端まで行った後、連続して、前記他方の端から前記一方の端まで前記第１の走査と同じ部分を走査するように、レーザ光を前記サファイア基板の内部に照射する第２の走査を行う第２走査工程と、
前記ウエハを複数の半導体素子に個片化する個片化工程と、
を有する半導体素子の製造方法。
サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
第１のレーザから出射されるレーザ光を前記サファイア基板の内部に照射する第１の走査と、前記第１の走査の後を追って、前記第１の走査と同じ部分を前記第１の走査と同じ方向に走査するように、第２のレーザから出射されるレーザ光を前記サファイア基板の内部に照射する第２の走査と、を行う走査工程と、
前記ウエハを複数の半導体素子に個片化する個片化工程と、
を有する半導体素子の製造方法。
上記の製造方法によれば、ウエハの割断性を向上させることができ、且つ、半導体積層体の損傷の発生を抑制することができる。
実施形態に係る半導体素子を示す断面模式図である。 実施形態に係る半導体素子の製造方法を説明するための平面模式図である。 実施形態に係る半導体素子の製造方法を説明するための平面模式図である。 第１の走査を説明するための断面模式図である。 第２の走査を説明するための断面模式図である。 個片化後の半導体素子の側面の一部を示す模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 変形例を説明するための断面模式図である。 実施例１のＬＥＤを側面から撮影した走査型電子顕微鏡写真である。 比較例２のＬＥＤを側面から撮影した走査型電子顕微鏡写真である。 実施例１及び比較例１〜４のＬＥＤの光出力を比較したグラフである。
以下、本件発明の実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための方法を例示するものであって、本発明を以下の実施形態に特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。
まず、本実施形態の製造方法によって得られる半導体素子１０を図１に示す。図１は、本実施形態に係る半導体素子１０を示す断面模式図である。半導体素子１０は、サファイア基板５と、その上に設けられた半導体積層体６を備える。サファイア基板５は第一主面５１と第二主面５２を有する。半導体積層体６が設けられた側の面が第一主面５１であり、第一主面５１とは反対側の面が第二主面５２である。
半導体素子１０としては、例えばＬＥＤが挙げられる。図１に示す半導体素子１０はＬＥＤであり、半導体積層体６は発光層６２を有する。より具体的には、例えば、サファイア基板５側から順に、ｎ側半導体層６１、発光層６２、及びｐ側半導体層６３を有する。ｎ側半導体層６１は、通常、複数のｎ型半導体層からなるが、一部にアンドープの層を有していてもよい。同様に、ｐ側半導体層６３は、通常、複数のｐ型半導体層からなるが、一部にアンドープの層を有していてもよい。発光層６２は例えば多重量子井戸構造または単一量子井戸構造を有する。半導体積層体６は、サファイア基板５上にエピタキシャル成長により形成することができる。発光層６２が発する光の中心波長は、例えば３６０ｎｍ〜６５０ｎｍである。半導体積層体６を構成する材料としては、窒化物半導体が挙げられる。
半導体素子１０は、ｎ電極３とｐ電極４を有する。ｎ電極３はｎ側半導体層６１と接続されており、ｐ電極４はｐ側半導体層６３と接続されている。ｐ電極４は、例えば、ｐ側半導体層６３と接触する透光性導電層４Ａと、その上に設けられたパッド電極４Ｂを有する。ｎ電極３も同様に、透光性導電層３Ａとパッド電極３Ｂを有してよい。サファイア基板５は絶縁性であるので、ｎ電極３とｐ電極は半導体素子１０の同一面側に設けられる。ｎ電極３は、ｎ側半導体層６１からｐ側半導体層６３までをサファイア基板５上に形成した後、発光層６２およびｐ側半導体層６３の一部を除去し、これによって露出したｎ側半導体層６１の表面に形成する。さらに、パッド電極３Ｂ及びパッド電極４Ｂの所定の領域を開口した絶縁性の保護膜７を設けることができる。
図２〜図４Ｂは本実施形態に係る半導体素子１０の製造方法を説明する模式図である。図２及び図３はウエハ１００の平面模式図である。図４Ａ、図４Ｂはウエハ１００の断面の一部を拡大した模式図であり、第二主面５２に垂直な方向の断面を示す。図２〜図４Ｂに示すように、本実施形態に係る半導体素子１０の製造方法は、サファイア基板５の上に半導体積層体６が設けられたウエハ１００を準備する準備工程と、サファイア基板５の内部にレーザ光ＬＢを照射する第１の走査を行う第１走査工程と、第１の走査と同じ部分を走査するようにレーザ光ＬＢをサファイア基板５の内部に照射する第２の走査を行う第２走査工程と、ウエハ１００を複数の半導体素子１０に個片化する個片化工程と、を有する。以下、詳細に説明する。
（準備工程）
まず、図２に示すように、サファイア基板５の上に半導体積層体６が設けられたウエハ１００を準備する。ウエハ１００を個片化することにより図１に示す半導体素子１０が得られるが、本工程におけるウエハ１００は個片化前であるので、半導体素子１０となる構造が連なった状態である。サファイア基板５の厚みは、半導体積層体６をエピタキシャル成長で形成する際の厚みは例えば２００μｍ〜２ｍｍ程度である。後述する個片化工程を行う際のサファイア基板５の厚みは５０μｍ〜１ｍｍ程度、より好ましくは５０μｍ〜３００ｍｍ程度が挙げられる。サファイア基板５は、エピタキシャル成長後、研磨等により厚みを薄くしてよい。
（第１走査工程、第２走査工程）
次に、ウエハ１００をレーザスクライブする。レーザスクライブは、第１の走査と第２の走査とを含む。
まず、図４Ａに示すように、サファイア基板５の一方の主面（ここでは第二主面５２）側からサファイア基板５に向かって、レーザ光ＬＢを照射する第１の走査を行う。図４Ａでは、パルス状のレーザ光ＬＢを図中左から右に向かって走査している。レーザ光ＬＢの焦点位置はサファイア基板５の内部に設定される。レーザ光ＬＢの焦点位置は図４Ａに示すレーザスポット２１内に位置する。レーザ光ＬＢの走査は、第二主面５２とほぼ平行な方向に行う。すなわち、レーザ光ＬＢのすべての焦点位置が第二主面５２と平行な直線状に配置されるように行う。レーザ光ＬＢとしては、フェムト秒レーザ、ピコ秒レーザなどのパルスレーザ光、多光子吸収を起こさせることができる連続波レーザ光等を用いる。また、レーザ光ＬＢの波長としてはサファイア基板５を透過可能な波長が選択される。例えば、波長１０３０ｎｍ、パルス幅５０００ｆｓｅｃのレーザを用いる。
そして、図４Ｂに示すように、第１の走査の後に第２の走査を行う。第２の走査では、第１の走査と同じ部分を走査するようにレーザ光ＬＢをサファイア基板５の内部に照射する。同じ部分とは、ウエハ１００の平面視において同じ位置であって、且つ深さも同じであることを指す。すなわち、第２の走査は、ウエハ１００の平面視における走査範囲を第１の走査と同じに設定し、且つ、焦点位置の深さも第１の走査と同じに設定する。レーザ光ＬＢの焦点位置は図４Ｂに示すレーザスポット２２内に位置する。なお、図４Ｂでは、パルス状のレーザ光ＬＢを図中右から左に向かって走査している。
このような第２の走査は、第１の走査においてレーザ光ＬＢが照射された部分に空隙が生じる前に行う。
レーザ光ＬＢをサファイア基板５の内部に照射することで、照射された領域では、レーザ光ＬＢのエネルギにより結晶が歪み、応力が発生し、これによって空隙（ボイド）が生じる。そして、このような空隙が生じた改質領域を起点として、サファイア基板５の内部にクラックが生じる。レーザ光ＬＢの走査は、レーザ光ＬＢの焦点位置及びその近傍に生じる改質領域２３が線状に連なって第二主面５２と略平行な方向に延伸した帯状の形状となるように行う（後述の図５参照）。そして、この帯状の改質領域２３から基板の厚み方向に伸展したクラックを利用してウエハ１００を割断するのがレーザスクライブを用いた個片化工程である。クラックの進展速度が速いほど、ウエハ１００の割断性が向上する傾向にある。
第２の走査の目的はクラックの伸展を促進することであるが、第１の走査によって空隙が生じた部分に第２の走査を行うと、第２の走査のレーザ光ＬＢの大部分が空隙に散乱される。これでは、クラックの伸展を十分に促進することは難しい。しかし、第１の走査からわずかな時間経過で第２の走査を重ねると、クラックの伸展を十分に促進できることが確認された。これは、空隙がレーザ光ＬＢを照射した直後に生じているのではなく、ある程度の時間が経過した後に初めて生じているためと考えられる。このため、第１の走査によって空隙が生じる前に第２の走査のレーザ光ＬＢを照射することで、第２の走査のレーザ光ＬＢが散乱されることなくサファイア基板５の内部に照射することが可能である。このような第１の走査のレーザ光ＬＢと第２の走査のレーザ光ＬＢの相乗効果によって、第１の走査のみの場合よりもクラックを伸展させることができる。これにより、分割基準線の直線性が向上でき、また、割断面の垂直性の向上、すなわち第二主面に対する割断面の角度を９０度に近づけることができる。
加えて、第２の走査は第１の走査と同じ深さで行うため、各走査の焦点位置の半導体積層体６からの距離は実質的に等しい。これにより、半導体積層体６を損傷する危険性を第１の走査のみの場合とほぼ同等の低さとすることができる。さらに、加工痕２４のサファイア基板５の厚み方向における幅についても、第１の走査のみの場合とほぼ同等とすることができるという利点がある。これにより、個片化により得られる半導体素子１０がＬＥＤである場合に、加工痕２４に起因する光出力の低下を抑制することができる。加工痕２４に起因する光出力の低下は、半導体素子１０の側面から出る光が外部に取り出されにくい実装形態において特に有利である。このような実装形態としては、サイドビュー型のパッケージに実装する場合や、半導体素子の側面を遮光部材で覆う場合等が挙げられる。
また、別の観点から述べると、第２の走査は、第１走査工程をウエハ１００の一方の端から他方の端まで行った後、連続して、他方の端から一方の端まで第１の走査と同じ部分を走査するように、レーザ光ＬＢをサファイア基板５の内部に照射して行うことによっても、同様の効果を得ることが可能である。
図３に示すように、半導体素子１０に個片化するためのレーザスクライブは第１の方向Ｘと第２の方向Ｙにそれぞれ複数回行う。このとき、仮に、第１の走査を複数の分割基準線８Ｘすべてを形成するように行い、その後に第２の走査を開始するとする。この場合、第１の走査と同じ部分に第２の走査が重なるまでの経過時間が非常に長くなるため、第２の走査が重なる時にはすでに第１の走査によって空隙が生じていることがあり得る。これではクラックの進展を促進することが困難である。そこで、第１の走査と第２の走査とを連続して行う。例えば、第１の走査を１つの分割基準線８Ｘを形成するように行い、折り返して引き続き、第２の走査を同じ分割基準線８Ｘを形成するように行う。このような往復走査であれば、第１の走査の終点から再度起点に戻る空走を行う必要がなくなり、移動距離を最短とすることができるため、第１の走査から第２の走査までの経過時間を短くすることができる。これにより、第１の走査のレーザ光ＬＢによって空隙が生じる前に第２の走査のレーザ光ＬＢを照射することが可能である。このように第１の走査と第２の走査を連続して行うことにより、第１の走査のレーザ光ＬＢと第２の走査のレーザ光ＬＢの相乗効果によって、走査が１回のみの場合よりもクラックを伸展させることができる。なお、このように往復して走査する場合には、第１の走査の終点と第２の走査の始点が一致するため、第１の走査から第２の走査までの経過時間は第１の走査の終点側ほど小さい。
上述の効果を得るための第１の走査から第２の走査までの経過時間として、具体的には１０秒以下が挙げられる。すなわち、第２の走査は、第１の走査と同じ部分を、当該部分に第１の走査を行ってから１０秒以内に走査するように行うことが好ましい。サファイア基板５の内部にレーザ光ＬＢを照射する走査を１回行った後、その走査を行った箇所の様子を観察したところ、空隙が発生してクラックが伸展し始めるのは、レーザ光ＬＢを照射してから少なくとも１０秒経過した後であることが観察された。すなわち、第１の走査を行った箇所に１０秒以内に第２の走査を重ねれば、第２の走査のレーザ光ＬＢの照射位置に第１の走査による形状的な変化は発生しておらず、第２の走査の集光状態が阻害されることはないと考えられる。このような時間設定は、第１の走査と第２の走査が重なるすべての部分で行うことが好ましい。例えば、１つの分割基準線を形成するための第１の走査と第２の走査を１０秒以内の往復走査によって行う。１０秒以内の往復走査とは、第１の走査の完了後に折り返して第２の走査を行う往復走査であって、その第１の走査の開始から第２の走査の終了までが１０秒以内であることを意味する。往復走査であれば、第１の走査と第２の走査の間に異なる分割基準線形成用の移動を含まないため、短時間で加工することができる。さらには、第１の走査及び第２の走査の走査する速度は、ウエハ１００の直径を１０秒以内で往復可能な速度であることが好ましい。
一方で、第１の走査によって応力が発現する前に第２の走査を行うと、応力の相乗的蓄積が発生せず、これに伴うクラックの伸展も小さいものとなると考えられる。したがって、より十分な割断性を得るためには、第１の走査と第２の走査を同一箇所に同時に行うよりも、上述の往復走査のような第１の走査と第２の走査の間に時間経過がある走査手法が好ましい。これにより、サファイア基板５の内部に第１の走査による応力が発現してから第２の走査を重ねることができ、クラックの伸展をより促進することができる。これについて好ましい経過時間を具体的に見極めるため、サファイア基板にレーザ光ＬＢを１パルス照射してから同じ箇所に次パルスを照射するまでの時間を変化させてクラックの進展状況を観察した。この結果、１００ｍｓｅｃ未満とした場合の方が、１００ｍｓｅｃ以上とした場合よりもサファイア基板の厚さ方向へのクラックの伸展度合いが小さくなることが観察された。このことから、レーザ光ＬＢが１パルス照射された後、少なくとも１００ｍｓｅｃ（０．１秒）経過した後に応力が発現すると考えられる。したがって、第２の走査は、第１の走査と同じ部分を、当該部分に第１の走査を行ってから０．１秒以上経過後に走査するように行うことが好ましい。この時間設定についても、第１の走査と第２の走査が重なるすべての部分で行うことが好ましい。
なお、図４Ｂに示すように、第１の走査のレーザスポット２１と第２の走査のレーザスポット２２が完全に一致する必要はなく、若干のずれがあってもよい。クラックの伸展の促進は、レーザスポット２１、２２の一致によってではなく、第１の走査によって生じる応力と第２の走査によって生じる応力とが干渉し合う程度に重なることによって生じるためである。後述する図５のように、レーザスクライブでは、通常、改質領域２３が帯状に連なった形状となるように行われており、第１の走査及び第２の走査も同様に行えばよい。具体的には、後述するパルスエネルギやパルス幅等を採用すればよい。
第２の走査におけるレーザ光ＬＢのパルスエネルギは、第１の走査におけるレーザ光ＬＢのパルスエネルギと同じであることが好ましい。一方のパルスエネルギを強くすると半導体積層体６を損傷しやすくなり、また逆に、一方のパルスエネルギを弱くすると割断性が低下する。このため、両者のパルスエネルギに大小差を設けるよりもほぼ同等とすることが、効率的に加工を行うために好ましい。さらには、第１の走査と第２の走査のレーザ光を同一なレーザ及び光学系とし、そのパルスエネルギ及びパルス幅を等しくすることが好ましい。このように、第１の走査と第２の走査のそれぞれ改質領域が形成され得る領域をほぼ完全に重ねることにより、改質領域２３及びその周辺の微細な凹凸領域が生じる範囲（加工痕２４が生じる範囲）を一方の走査のみの場合とほぼ同等とすることができる。また、第１の走査及び第２の走査におけるレーザ光ＬＢのパルスエネルギは１μＪ以上１０μＪ以下であることが好ましい。これにより、レーザ光ＬＢによって生じる加工痕２４の大きさが過大となることなく、且つ、十分な割断性を得ることができる。
半導体素子１０としてＬＥＤ等の半導体発光素子を用いる場合には、上述のとおり加工痕２４の幅の増大を抑制することで光出力の低下を抑制することができる。半導体素子１０の側面において、第１の走査及び第２の走査による加工痕２４の幅は５０μｍ以下であることが好ましく、さらには３０μｍ以下であることが好ましい。加工痕２４の幅の下限としては１０μｍ以上が挙げられ、１５μｍ以上でもよい。なお、加工痕２４の幅とは、サファイア基板５の厚み方向における幅である。加工痕２４の幅は、レーザ光ＬＢの照射幅、すなわちレーザスポットのサイズによって決定される。レーザスポットのサイズは、レーザ光ＬＢのパルスエネルギ及びパルス幅、レーザ光ＬＢを集光するレンズの開口数（ＮＡ）及び焦点深度等によって調整することができる。
また、第１の走査及び第２の走査において、レーザ光ＬＢの集光位置は、ウエハ１００の厚みの半分よりも浅い位置に設定することが好ましい。これにより、ウエハ１００の表面にクラックが伸展しやすく、割断しやすい。
第１の走査及び第２の走査において、レーザ光ＬＢはウエハ１００の半導体積層体６が配置された側とは反対の側（第二主面５２側）から照射されることが好ましい。このようにレーザ光ＬＢの出射部から集光位置までの経路上に半導体積層体６が存在しないことで、レーザ光ＬＢによる半導体積層体６の損傷の発生を抑制することができる。加えて、レーザ光ＬＢの焦点位置は、サファイア基板５の第一主面５１よりも第二主面５２に近い位置に設けることが好ましい。すなわち、レーザ光ＬＢの焦点位置から第一主面５１までの距離が第二主面５２までの距離よりも大きいことが好ましい。このようにレーザ光ＬＢの焦点位置を半導体積層体６から遠ざけることにより、レーザ光ＬＢによる半導体積層体６の損傷発生をより抑制することができる。より好ましくは、第二主面５２からサファイア基板５の厚みの１／５〜２／５程度の範囲内に加工痕２４が収まるように、レーザ光ＬＢの焦点位置の深さを設定する。
第１の走査及び第２の走査におけるレーザ光ＬＢの尖頭値出力は、サファイア基板５に過剰な破壊が発生せず、且つ、クラックの伸展に必要な応力が発現する程度であることが好ましい。このために、第１の走査及び第２の走査におけるレーザ光ＬＢのパルス幅は１００ｆｓｅｃ以上１０ｐｓｅｃ以下であることが好ましい。また、サファイア基板５を透過可能な波長のレーザとしては、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＬＦレーザ、チタンサファイアレーザ、ＫＧＷレーザ等が挙げられる。
第１の走査と第２の走査を簡便に行うためには、１つのレーザ光源を各種設定値を変更せずに往復動作させればよい。一方で、割断性のさらなる向上のために、第１の走査と第２の走査でレーザ光の条件を意図的に変化させることもできる。具体例を図６Ａ〜図８Ｂに示す。なお、図６Ａ〜図８Ｂにおいて第１の走査のレーザスポット２１と第２の走査のレーザスポット２２を区別しやすいよう異なるシンボルで示すが、これは必ずしもレーザスポット２１とレーザスポット２２のパルス幅等の条件が異なることを意味しない。
図６Ａ及び図６Ｂは、第１の走査のレーザ光のパルスピッチを第２の走査のレーザ光のパルスピッチよりも大とした例である。第１の走査のレーザスポット２１を図６Ａに示し、それに第２の走査のレーザスポット２２を重ねた状態を図６Ｂに示す。図６Ａ及び図６Ｂに示すように、第１の走査と第２の走査とでパルスピッチを変化させれば、隣り合うレーザスポット２１の間に必ずレーザスポット２２が配置される。これによって、レーザスポット２１より発生する応力をサファイア基板５の第二主面５２と略平行な方向に、より連結させ伝播させることができる。この結果、応力により発生するクラックの第二主面５２と略平行な方向への伸展性がより良好となり、クラックの伸展の直進性を向上させることができる。なお、パルスピッチとはレーザの走査速度をレーザ光のパルス周波数で除したものである。第１の走査のレーザ光のパルスピッチを第２の走査のレーザ光のパルスピッチよりも大とするためには、第１の走査のレーザ光の周波数を第２の走査よりも大きくすればよい。
図７Ａ及び図７Ｂは、第２の走査のレーザスポット２２を、第１の走査のレーザスポット２１から１／３〜２／３パルスピッチ分ずらした例である。これにより、レーザスポット２１とレーザスポット２２が交互に繰り返すように配置される。より望ましくはレーザスポット２１とレーザスポット２２の距離が均等となるように１／２パルスピッチ分ずらす。このように第１の走査と第２の走査のレーザスポットが重複しないことにより、上述の例と同様に、クラックの第二主面５２と略平行な方向への伸展の促進を図ることができる。レーザスポット２１、２２の位置設定は、例えば、レーザ光の走査を行うアクチュエータの走査位置をエンコーダで読み取り、各位置にレーザ光を照射するように制御することにより行えばよい。
図８Ａ及び図８Ｂは、第１の走査と第２の走査でレーザあるいはその集光光学系を変更した例である。ここでは、第２の走査のレーザスポット２２の径を第１の走査のレーザスポット２１の径よりも小さくする。これにより、第１の走査によってサファイア基板５内部に応力を誘起させ、第２の走査によって第１の走査で誘起された応力を連結し増幅させるというように役割分担をさせることができる。各レーザスポット２１、２２の径は、クラックの伸展の直進性を増すように設定することが望ましい。レーザスポット径を小さくする手段としては、レーザ光の波長を短くすること、集光レンズのＮＡを高くすることが挙げられる。
また、図９に示すように、２つのレーザを用いてもよい。この場合、レーザスクライブは、第１のレーザから出射されるレーザ光ＬＢ１をサファイア基板５の内部に照射する第１の走査と、第１の走査の後に、第１の走査と同じ部分を走査するように、第２のレーザから出射されるレーザ光ＬＢ２をサファイア基板５の内部に照射する第２の走査と、を含む。このように２つのレーザを用いれば、第１のレーザが１つの分割予定線を走査し終わるのを待たずに第２のレーザによって第２の走査を行うことができる。これにより、１つのレーザを用いる場合よりもレーザスクライブに要する時間を短縮することができる。なお、第１の走査から第２の走査までの経過時間等、各種条件の好ましい範囲は上述のとおりである。レーザ光ＬＢ１、ＬＢ２の焦点位置等もレーザ光ＬＢと同様のものを用いることができる。
レーザ光の走査回数を増やすほど加工時間が長くなるため、分割基準線を形成するための工程として、第１走査工程と第２走査工程のみを行うことが好ましい。すなわち、半導体素子１０の一側面に存在するレーザスクライブによる加工痕２４は、第１の走査及び第２の走査による加工痕２４のみであることが好ましい。ウエハ１００が厚すぎる等により１組の第１の走査及び第２の走査のみではクラックが十分に伸展しない場合は、第１の走査及び第２の走査と異なる深さで行う別の走査を追加してもよい。例えば、第１の走査及び第２の走査と同等の走査を深さを変えて複数組行うことや、第１の走査のみ（第２の走査を重ねない）に相当する別の走査を第１の走査及び第２の走査と異なる深さで行うこと等が挙げられる。ただし、いずれの場合も、半導体積層体６の最も近くに行う走査が第１の走査及び第２の走査であること、すなわち第１の走査及び第２の走査による加工痕２４と半導体積層体６との間に別の加工痕が存在しないことが好ましい。これにより、半導体積層体６における損傷発生を抑制しつつ、割断性の向上を図ることができる。また、同じ部分に行う走査の数が多いほど、１回目の走査から最後の走査までの経過時間が長くなり、最後の走査を行うまでに空隙が生じやすい。これを避けるため、同じ部分に行う走査は第１の走査と第２の走査の２回のみであることが好ましい。
第１の走査及び第２の走査は、図３に示すように、ウエハ１００に、第１の方向Ｘに延伸する複数の分割基準線８Ｘと、第１の方向とは異なる第２の方向Ｙに延伸する複数の分割基準線８Ｙと、を形成するために行う。このとき、上述のとおり、分割基準線８Ｘ、８Ｙのそれぞれについて第１走査工程と第２走査工程を繰り返すことが好ましい。すなわち、まず１つの分割基準線８Ｘを形成するための第１の走査及び第２の走査を行い、その後、別の分割基準線８Ｘを形成するための第１の走査及び第２の走査を行うことが好ましい。例えば、オリエンテーションフラット面ＯＦに対して略垂直な方向が第１の方向Ｘであり、略平行な方向が第２の方向Ｙである。第１の走査及び第２の走査を行う順序は、第１の方向Ｘが先でもよく、第２の方向Ｙが先でもよい。
（個片化工程）
上述のとおり第１の走査及び第２の走査を行った後、ウエハ１００を複数の半導体素子１０に個片化する。具体的には、ウエハ１００を分割基準線８Ｘ、８Ｙで分割することで半導体素子１０に個片化する。サファイア基板５を有するウエハ１００をレーザスクライブのみで完全に割断することは困難であるから、通常、押圧部材を押し当ててブレイクを行うことで完全に割断する。図３に示す分割基準線８Ｘ、８Ｙを用いて個片化される半導体素子１０は、平面視形状が正方形となる。半導体素子１０の平面視形状はこれに限らず、例えば六角形でもよい。
図５は、個片化後の半導体素子１００の側面の一部を示す模式図である。図５に示すように、改質領域２３はサファイア基板５の第二主面５２と実質的に平行に伸びる帯状に形成される。改質領域２３の周辺には微細な凹凸が形成されており、改質領域２３と微細な凹凸領域とを含む加工痕２４が光出力の低下を引き起こす原因であると考えられる。本実施形態の方法によれば、第１の走査と第２の走査を行っても、帯状の加工痕２４の幅を第１の走査のみの場合とほぼ同程度とすることができる。これにより、半導体素子１０がＬＥＤである場合に、加工痕２４に起因する光出力の低下を抑制することができる。
以上の本実施形態の半導体素子１０の製造方法によれば、第１の走査に第２の走査を重ねることで、ウエハ１００の割断性を向上させることができ、且つ、半導体積層体の損傷の抑制を図ることができる。さらに、半導体素子１０がＬＥＤ等の半導体発光素子である場合には、レーザ照射による加工痕２４の幅の増大を抑制することにより、光出力低下を抑制することもできる。
（実施例１）
実施例１に係る半導体素子として、ＬＥＤを形成した。まず、サファイア基板の上面に、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等の窒化物半導体からなる半導体積層体を積層したウエハを準備した。サファイア基板の膜厚は２００μｍである。
次いでレーザスクライブを行った。具体的には、サファイア基板の下面側、すなわち半導体積層体を設けた側とは反対の側から、レーザ光の照射を行った。用いたレーザ光は、パルスエネルギが３．８μＪ、パルス幅が５ｐｓｅｃ、波長が１０３０ｎｍである。このレーザ光を、ＮＡが０．７５のレンズを使用してサファイア基板の内部に集光した。走査速度は３００ｍｍ／ｓｅｃであった。まず第１の走査を行い、その後、折り返して同じ箇所に第２の走査を行うという往復走査を行った。レーザスクライブは、まずウエハのオリエンテーションフラット面と略平行な方向における所定の分割予定線をすべて往復走査し、次いで、オリエンテーションフラット面と略垂直な方向における所定の分割予定線をすべて往復走査した。各分割予定線におけるレーザ光の照射は第１の走査と第２の走査の一往復のみである。各分割予定線における第１の走査の始点から第２の走査の終点までの経過時間は最大１秒とした。レーザ光の焦点位置はサファイア基板の第二主面からの距離が５３μｍとなるように設定した。以上の条件によってレーザスクライブを行ったウエハをブレイクすることによって個片化し、ＬＥＤを得た。
得られたＬＥＤを側面から撮影した走査型電子顕微鏡（ＳＥＭ）写真を図１０に示す。図１０は倍率約３００倍で撮影したＳＥＭ写真であり、サファイア基板の厚みは約２００μｍである。実施例１では第１の走査と第２の走査という２回のレーザ照射を行ったが、図１０に示すように、加工痕２４は１本の帯状に一体化していることがわかる。また、その帯の中央付近に黒色の改質領域２３が認められる。黒色で観察されるのは電子顕微鏡観察時の２次電子放出が少ないためであり、すなわち黒色の領域は深い凹部であることがわかる。黒色の領域は第１の走査及び第２の走査の焦点位置付近に生じており、２回のレーザ照射を行うことで凹凸が短周期で微細化された深い凹部が生じたものと考えられる。また、実施例１では、割断不良はウエハ全面において見当たらず、割断良品率（正常な割断がなされた個片数／ウエハ全面の個片数）は１００％であった。
（比較例１）
比較例１として、第１の走査のみを行い第２の走査は行わない点以外は実施例１と同様の手順でＬＥＤを形成した。比較例１では、割断不良、すなわちブレイクを行った後にも隣接するＬＥＤが完全には個片化されず相互に繋がった状態のものが見られた。比較例１の割断良品率は９５％であった。これに対して実施例１の割断良品率は上述のとおり１００％であったから、実施例１の製造方法を用いることで、第２の走査を行わない比較例１よりも割断性が向上することが確認された。
（比較例２）
比較例２として、レーザの条件を調整した以外は比較例１と同様の手順でＬＥＤを形成した。比較例２では、第１の走査のみで実施例１と同等の割断性となると推定されるレーザ条件でレーザスクライブを行った。すなわち、パルスエネルギを実施例１よりも大きい４．５μＪとした。これに伴い、焦点位置の第二主面からの距離も変更して７０μｍとした。パルスエネルギを増大させるとサファイア基板のレーザ光の入射側すなわち第二主面側が破砕されやすくなるため、このような破砕を防ぐことを目的として焦点位置を変えた。
比較例２のＬＥＤを側面から撮影したＳＥＭ写真を図１１に示す。図１１は、図１０と同様、倍率約３００倍で撮影したＳＥＭ写真であり、サファイア基板の厚みは約２００μｍである。 実施例１（図１０）では加工痕２４の幅は約３０μｍであったが、比較例２（図１１）では加工痕２４’の幅は約３５μｍであった。比較例２のように１回の走査のみで同等の割断性を得ようとするよりも、実施例１のように第１の走査と第２の走査を行うことで、加工痕の幅を低減可能であることが確認された。また、比較例２は実施例１よりもパルスエネルギが高いため、半導体積層体の損傷確率の上昇が懸念される。
（比較例３）
比較例３として、第１の走査と第２の走査の焦点位置を変更した以外は実施例１と同様の手順でＬＥＤを形成した。すなわち、１回目の走査による改質領域と２回目の走査による改質領域が重ならないように、焦点位置の第二主面からの距離を、１回目の走査は７５μｍ、２回目の走査は５０μｍとした。このような比較例３の割断良品率は９７％であった。実施例１の割断良品率は上述のとおり１００％であるから、実施例１の製造方法を用いることにより、比較例３のように２つの改質領域を形成するよりも割断性が向上することが確認された。
（比較例４）
比較例４として、１回目の走査と２回目の走査の焦点位置を変更した以外は比較例３と同様の手順でＬＥＤを形成した。焦点位置の第二主面からの距離は、１回目の走査を６０μｍ、２回目の走査を５０μｍとした。各改質領域の幅は約２０μｍであるから、比較例３と異なり、比較例４は各改質領域が約１０μｍ、すなわち半分ほど重なっている。このような比較例４の割断良品率は９８％であった。実施例１の割断良品率は上述のとおり１００％であるから、実施例１の製造方法を用いることにより、比較例４のように各改質領域の一部のみを重ねるよりも割断性が向上することが確認された。
また、実施例１のＬＥＤと比較例１〜４のＬＥＤの光出力を比較したグラフを図１２に示す。図１２は、５０ｍＡ通電時の光出力を、実施例１の光出力を１００％として相対値で示したグラフである。これらの光出力は、各ＬＥＤをサイドビュー型のパッケージに実装して測定した。比較例１、すなわち実施例１の第１の走査のみを行ったものは実施例１と同等の光出力であるが、上述のとおり割断良品率が低下した。これ以外の比較例２〜４は、比較例１よりも割断良品率は向上したものの、図１２に示すとおり光出力が実施例１よりも低かった。以上のとおり、実施例１の製造方法によれば、比較例１〜４の製造方法では達成できなかった割断性向上と光出力の低下抑制とを両立させることができる。
１０ 半導体素子
１００ ウエハ
２１ 第１の走査のレーザスポット
２２ 第２の走査のレーザスポット
２３ 改質領域
２４ 加工痕
２４’ 比較例２の加工痕
３ ｎ電極
３Ａ 透光性導電層
３Ｂ パッド電極
４ ｐ電極
４Ａ 透光性導電層
４Ｂ パッド電極
５ サファイア基板
５１ 第一主面
５２ 第二主面
６ 半導体積層体
６１ ｎ側半導体層
６２ 発光層
６３ ｐ側半導体層
７ 保護膜
８Ｘ、８Ｙ 分割基準線
ＬＢ レーザ光
ＬＢ１ 第１のレーザのレーザ光
ＬＢ２ 第２のレーザのレーザ光
ＯＦ オリエンテーションフラット面

Claims (13)

  1. サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
    前記サファイア基板の内部にレーザ光を照射する第１の走査を行う第１走査工程と、
    前記第１走査工程の後であって、前記第１走査工程において前記レーザ光が照射された部分に空隙が生じる前に、前記第１の走査と同じ部分を走査するようにレーザ光を前記サファイア基板の内部に照射する第２の走査を行う第２走査工程と、
    前記ウエハを複数の半導体素子に個片化する個片化工程と、
    を有する半導体素子の製造方法。
  2. サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
    前記サファイア基板の内部にレーザ光を照射する第１の走査を行う第１走査工程と、
    前記第１走査工程を前記ウエハの一方の端から他方の端まで行った後、連続して、前記他方の端から前記一方の端まで前記第１の走査と同じ部分を走査するように、レーザ光を前記サファイア基板の内部に照射する第２の走査を行う第２走査工程と、
    前記ウエハを複数の半導体素子に個片化する個片化工程とを有し、
    前記第２の走査は、前記第１の走査と同じ部分を、当該部分に前記第１の走査を行ってから１０秒以内に走査するように行う半導体素子の製造方法。
  3. 前記第２の走査は、前記第１の走査と同じ部分を、当該部分に前記第１の走査を行ってから１０秒以内に走査するように行う請求項１に記載の半導体素子の製造方法。
  4. 前記第２走査工程における前記レーザ光のパルスエネルギは、前記第１走査工程における前記レーザ光のパルスエネルギと同じである請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
  5. 前記第２の走査は、前記第１の走査と同じ部分を、当該部分に前記第１の走査を行ってから０．１秒以上経過後に走査するように行う請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
  6. 前記第１の走査及び前記第２の走査の走査する速度は、前記ウエハの直径を１０秒以内で往復可能な速度である請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
  7. 前記第１走査工程及び前記第２走査工程における前記レーザ光のパルスエネルギは、１μＪ以上１０μＪ以下である請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
  8. 前記サファイア基板は、前記半導体積層体が設けられた側の面が第一主面であり、前記第一主面とは反対側の面が第二主面であり、
    前記第１走査工程及び前記第２走査工程において、前記レーザ光は、前記第二主面の側から照射される請求項１〜７のいずれか１項に記載の半導体素子の製造方法。
  9. 前記第１走査工程及び前記第２走査工程において、前記レーザ光の集光位置は、前記サファイア基板の前記第一主面よりも前記第二主面に近い位置に設定する請求項８に記載の半導体素子の製造方法。
  10. 前記第１走査工程及び前記第２走査工程における前記レーザ光のパルス幅は、１００ｆｓｅｃ以上１０ｐｓｅｃ以下である請求項１〜９のいずれか１項に記載の半導体素子の製造方法。
  11. 前記第１の走査及び前記第２の走査は、前記ウエハに、第１の方向に延伸する複数の分割基準線と、前記第１の方向とは異なる第２の方向に延伸する複数の分割基準線と、を形成するために行い、
    前記個片化工程において、前記ウエハを前記分割基準線で分割することで前記半導体素子に個片化する請求項１〜１０のいずれか１項に記載の半導体素子の製造方法。
  12. 前記分割基準線を形成するための工程として、前記第１走査工程と前記第２走査工程のみを行う請求項１１に記載の半導体素子の製造方法。
  13. サファイア基板の上に半導体積層体が設けられたウエハを準備する準備工程と、
    第１のレーザから出射されるレーザ光を前記サファイア基板の内部に照射する第１の走査と、該第１の走査によって前記レーザ光が照射された部分に空隙が生じる前又は前記第１の走査を行ってから１０秒以内に、前記第１の走査の後を追って、前記第１の走査と同じ部分を前記第１の走査と同じ方向に走査するように、第２のレーザから出射されるレーザ光を前記サファイア基板の内部に照射する第２の走査と、を行う走査工程と、
    前記ウエハを複数の半導体素子に個片化する個片化工程と、
    を有する半導体素子の製造方法。
JP2015196595A 2015-10-02 2015-10-02 半導体素子の製造方法 Active JP6260601B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015196595A JP6260601B2 (ja) 2015-10-02 2015-10-02 半導体素子の製造方法
US15/279,811 US9653644B2 (en) 2015-10-02 2016-09-29 Method for manufacturing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015196595A JP6260601B2 (ja) 2015-10-02 2015-10-02 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017069510A JP2017069510A (ja) 2017-04-06
JP6260601B2 true JP6260601B2 (ja) 2018-01-17

Family

ID=58447586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015196595A Active JP6260601B2 (ja) 2015-10-02 2015-10-02 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US9653644B2 (ja)
JP (1) JP6260601B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6620825B2 (ja) * 2017-02-27 2019-12-18 日亜化学工業株式会社 半導体素子の製造方法
JP6837905B2 (ja) * 2017-04-25 2021-03-03 株式会社ディスコ ウエーハの加工方法
WO2019023015A1 (en) 2017-07-25 2019-01-31 Imra America, Inc. MULTI PULSE AMPLIFICATION
WO2019107320A1 (en) * 2017-11-29 2019-06-06 Nichia Corporation Method for producing semiconductor light emitting element
JP7283886B2 (ja) * 2018-02-01 2023-05-30 パナソニックホールディングス株式会社 スライス方法およびスライス装置
JP6630410B1 (ja) * 2018-08-10 2020-01-15 ローム株式会社 ＳｉＣ半導体装置
CN112640048A (zh) 2018-08-10 2021-04-09 罗姆股份有限公司 SiC半导体装置
US20220093463A1 (en) * 2018-12-21 2022-03-24 National University Corporation Tokai National Higher Education And Research System Laser processing method, semiconductor member manufacturing method, and laser processing device
JP7339509B2 (ja) 2019-08-02 2023-09-06 日亜化学工業株式会社 発光素子の製造方法
JP6982264B2 (ja) * 2019-08-07 2021-12-17 日亜化学工業株式会社 発光素子の製造方法
EP3772748A1 (en) * 2019-08-07 2021-02-10 Nichia Corporation Method of manufacturing light emitting element
KR20210038335A (ko) 2019-09-30 2021-04-07 니치아 카가쿠 고교 가부시키가이샤 발광 소자의 제조 방법
EP3913660A1 (en) 2020-05-22 2021-11-24 Nichia Corporation Method of cutting semiconductor element and semiconductor element
CN114076697A (zh) * 2020-08-14 2022-02-22 长鑫存储技术有限公司 半导体失效分析样品的制备方法
US11835492B2 (en) 2020-08-14 2023-12-05 Changxin Memory Technologies, Inc. Method for preparing sample for wafer level failure analysis

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP3626442B2 (ja) 2000-09-13 2005-03-09 浜松ホトニクス株式会社 レーザ加工方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
JP4167094B2 (ja) * 2003-03-10 2008-10-15 浜松ホトニクス株式会社 レーザ加工方法
JP2004343008A (ja) * 2003-05-19 2004-12-02 Disco Abrasive Syst Ltd レーザ光線を利用した被加工物分割方法
JP2005109323A (ja) * 2003-10-01 2005-04-21 Tokyo Seimitsu Co Ltd レーザーダイシング装置
JP2007142001A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
US20070298529A1 (en) 2006-05-31 2007-12-27 Toyoda Gosei, Co., Ltd. Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP5232375B2 (ja) * 2006-10-13 2013-07-10 アイシン精機株式会社 半導体発光素子の分離方法
JP5442303B2 (ja) * 2009-04-03 2014-03-12 株式会社ディスコ 板状ワークの加工装置
JP5491761B2 (ja) * 2009-04-20 2014-05-14 浜松ホトニクス株式会社 レーザ加工装置
US8877612B2 (en) 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
JP5625522B2 (ja) 2010-06-16 2014-11-19 豊田合成株式会社 レーザ加工方法
AU2011279374A1 (en) 2010-07-12 2013-02-07 Filaser Usa Llc Method of material processing by laser filamentation
JP2013042119A (ja) 2011-07-21 2013-02-28 Hamamatsu Photonics Kk 発光素子の製造方法
JP2014534939A (ja) 2011-09-21 2014-12-25 レイディアンス，インコーポレイテッド 材料を切断するシステム及び工程
JP6047989B2 (ja) 2012-08-07 2016-12-21 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2014241359A (ja) 2013-06-12 2014-12-25 三星ダイヤモンド工業株式会社 基板の分断方法
JP2015157293A (ja) 2014-02-21 2015-09-03 三星ダイヤモンド工業株式会社 分断方法、及びレーザ加工装置
JP6318900B2 (ja) * 2014-06-18 2018-05-09 日亜化学工業株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2017069510A (ja) 2017-04-06
US9653644B2 (en) 2017-05-16
US20170098733A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6260601B2 (ja) 半導体素子の製造方法
JP6620825B2 (ja) 半導体素子の製造方法
TWI447964B (zh) LED wafer manufacturing method
CN108365059B (zh) 发光元件的制造方法
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
JP6318900B2 (ja) 半導体発光素子の製造方法
JP2003151921A (ja) 化合物半導体とその製造方法
JP6384532B2 (ja) 発光素子の製造方法
JP2008244121A (ja) 窒化物半導体素子の製造方法
US10756233B2 (en) Method of manufacturing a light emitting element
JP7222991B2 (ja) 半導体発光素子の製造方法
TW201921601A (zh) 發光元件之製造方法
KR102529797B1 (ko) 발광소자의 제조 방법
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
JP6562014B2 (ja) 発光素子の製造方法
US11901233B2 (en) Method of manufacturing semiconductor element and semiconductor element
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP7186357B2 (ja) 半導体素子の製造方法および半導体素子
US8945963B2 (en) Optical device processing method
JP6819897B2 (ja) 発光素子の製造方法
JP7148816B2 (ja) 発光素子の製造方法
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2007324459A (ja) 窒化物系半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250