JP6562014B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6562014B2
JP6562014B2 JP2017029482A JP2017029482A JP6562014B2 JP 6562014 B2 JP6562014 B2 JP 6562014B2 JP 2017029482 A JP2017029482 A JP 2017029482A JP 2017029482 A JP2017029482 A JP 2017029482A JP 6562014 B2 JP6562014 B2 JP 6562014B2
Authority
JP
Japan
Prior art keywords
substrate
multilayer film
main surface
dielectric multilayer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017029482A
Other languages
English (en)
Other versions
JP2018134649A (ja
Inventor
新隆 住友
新隆 住友
克幸 川端
克幸 川端
直人 井上
直人 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017029482A priority Critical patent/JP6562014B2/ja
Priority to US15/899,095 priority patent/US20180240933A1/en
Publication of JP2018134649A publication Critical patent/JP2018134649A/ja
Application granted granted Critical
Publication of JP6562014B2 publication Critical patent/JP6562014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Lasers (AREA)

Description

本発明は、発光素子の製造方法に関する。
特許文献1には、反射層を構成する部材のうち、金属膜を除去した後、多層膜を介して基板の内部にレーザ光を集光させて改質領域を形成することが記載されている。そして、改質領域を利用して、基板を割断することが記載されている。
特開2014−107485号
しかしながら、上記した製造方法では、多層膜が基板の全域に設けられた状態で基板を割断しているため、多層膜の周縁部に欠けが生じる虞がある。そこで、本発明は、多層膜の欠けの発生を低減し、工程を簡略化できる発光素子の製造方法を提供することを目的とする。
本発明の一態様に係る発光素子の製造方法は、第1の主面及び第2の主面を有する基板と、前記第1の主面上に設けられた誘電体多層膜と、前記第2の主面上に設けられた半導体構造とを含むウエハを準備する工程(A)と、前記基板の第1の主面側から前記基板の内部にレーザ光を集光させて、前記基板の内部に改質領域を形成すると同時に、前記誘電体多層膜を除去する工程(B)と、前記改質領域を形成した部位において前記ウエハを割断し、複数の発光素子を得る工程(C)と、を有する。
以上の構成とすることにより、基板の第2主面側に設けられた誘電体多層膜を除去しながら基板の内部に改質領域を形成することができるため、工程を簡素化し歩留りを向上させることができる。さらに、誘電体多層膜が除去されていることでウエハを割断するときに生じる誘電体多層膜の欠けを低減できる。
実施形態1に係る発光素子の製造方法に用いるウエハを模式的に示す上面図である。 実施形態1に係る発光素子の製造方法に用いるウエハを模式的に示す要部拡大上面図である。 実施形態1に係る発光素子の製造方法の構成を模式的に示す断面図であり、図2のIII−III線における断面を示す。 実施形態1に係る発光素子の製造方法により得られる発光素子を模式的に示す断面図である。 レーザ光をウエハの内部に照射する例を模式的に示す断面図である。 レーザ光をウエハの内部に照射する例を模式的に示す断面図である。 レーザ光を走査しウエハの内部に照射する例を模式的に示す断面図である。 実施形態1に係る発光素子の製造方法により得られる発光素子を模式的に示す断面斜視図である。 実施形態1に係る発光素子の製造方法を模式的に示す上面図である。 実施形態2に係る発光素子の製造方法を模式的に示す断面図である。
図1は、実施形態1に係る発光素子の製造方法に用いるウエハ100を模式的に示す上面図である。図2は、ウエハ100を模式的に示す要部拡大上面図である。図3は、実施形態1に係る発光素子の製造方法の構成を模式的に示す断面図であり、図2のIII−III線における断面を示す。図4は、実施形態1に係る発光素子の製造方法により得られる発光素子30を模式的に示す断面図である。図5は、レーザ光をウエハ100の内部に照射する例を模式的に示す断面図である。図6は、レーザ光をウエハ100の内部に照射する例を模式的に示し、改質領域20を形成すると同時に誘電体多層膜13を除去する様子を説明するための断面図である。図7は、レーザ光を走査しウエハ100の内部に照射する例を模式的に示す断面図である。図8は、発光素子30を模式的に示す断面斜視図である。図9は、ウエハ100の一部を拡大した上面図であり、誘電体多層膜13が除去された例を説明するための図である。図10は、実施形態2に係る発光素子の製造方法を模式的に示す断面図である。
なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
<実施形態1>
本実施形態における発光素子の製造方法は、第1の主面10a及び第2の主面10bを有する基板10と、第1の主面10a上に設けられた誘電体多層膜13と、第2の主面10b上に設けられた半導体構造11とを含むウエハ100を準備する工程(A)と、基板10の第1の主面10a側から基板10の内部にレーザ光を集光させて、基板10の内部に改質領域20を形成すると同時に、誘電体多層膜13を除去する工程(B)と、改質領域20を形成した部位においてウエハ100を割断し、複数の発光素子30を得る工程(C)と、を有している。
これにより、基板の第2の主面10b側に設けられた誘電体多層膜13を除去しながら基板10の内部に改質領域20を形成することができるため、工程を簡略化し歩留りを向上させることができる。さらに、誘電体多層膜13が部分的に除去されていることで、ウエハ100を割断するときに生じる誘電体多層膜13の周縁部における欠けを低減できる。以下、この点について詳細に説明する。
基板の一方の主面側に誘電体多層膜が設けられたウエハに対して、レーザ光を照射し基板の内部に改質領域を形成することで、ウエハを割断するときに誘電体多層膜の周縁部に欠けが生じる虞がある。これは、改質領域から伸びる亀裂が誘電体多層膜にまで到達し、その亀裂が意図しない方向に形成されることが要因のひとつであると考えられる。誘電体多層膜がこのような亀裂を含む状態でウエハを割断すると、誘電体多層膜が所望の形状に割断されず、誘電体多層膜の周縁部の一部に欠けが生じることがある。
そこで、図6及び図7に示すように、ウエハ100に対してレーザ光を照射し、基板10の内部に改質領域20を形成すると同時に、レーザ光を走査した領域に設けられた誘電体多層膜13、すなわち分割予定線22上に設けられた誘電体多層膜13を部分的に除去する。これにより、改質領域20の形成と誘電体多層膜13の部分的な除去を一工程で行うことができる。さらに、ウエハ100を割断する前に、分割予定線22に位置する誘電体多層膜13を部分的に除去することができるので、最終的に得られる発光素子30における誘電体多層膜13の周縁部の欠けを抑制できる。その結果、光取り出し効率が維持された発光素子30を歩留りよく生産することができる。
以下、本実施形態に係る発光素子の製造方法について詳細に説明する。
まず、基板10に誘電体多層膜13及び半導体構造11が設けられたウエハ100を準備する。基板10は、第1の主面10aと第2の主面10bを有しており、第1の主面10a上に誘電体多層膜13が設けられ、第2の主面10b上に半導体構造11が設けられている。ウエハ100は、図1の上面図に示すように、上面視が略円形状で、外縁の一部を平坦としたオリエンテーションフラット面OLを有する。ウエハ100のサイズは、例えばΦ50〜100mm程度とすることができる。
基板10としては、半導体構造11中の半導体層を成長可能なものを用いることができる。以下では基板10としてサファイア基板を用いた例を説明する。基板10として、その第2の主面10bが、(0001)のミラー指数で表現されるc面であるc面サファイア基板を用いる。本明細書におけるc面サファイア基板には、第2の主面10bがc面から5°以下の角度で傾斜したオフ基板も含まれる。基板10の厚さは、例えば50μm以上2mm以下程度とすることができる。なお、200μm以上2mm以下程度の厚さの基板10を準備し、半導体構造11を形成した後、研磨等によって基板10を50μm以上400μm以下程度の厚さ、好ましくは100μm以上300μm以下程度の厚さに薄化してもよい。
半導体構造11は、n型半導体層、活性層11a、およびp型半導体層を有しており、それぞれは、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)等の窒化物半導体である。活性層11aが発する光のピーク波長は、例えば、例えば360nm〜650nmの範囲である。
なお、図4の断面図に示すように、本実施形態に係る製造方法により、ウエハ100を割断して得られる発光素子30は、基板10の第2の主面10b上に積層された複数の半導体層からなる半導体構造11を有する。具体的には、発光素子30は、基板10の第2の主面10b上に、n側半導体層11n、活性層11a、p側半導体層11pが第2の主面10b側から順に積層された半導体構造11を備えている。n側半導体層11nにはn電極12nが電気的に接続され、p側半導体層11pにはp電極12pが電気的に接続されている。半導体構造11は、絶縁性の絶縁膜15に被覆されている。発光素子30は、基板10の第1の主面10a上に誘電体多層膜13を有し、誘電体多層膜13が設けられている面積は基板10の第1の主面10aの面積よりも小さい。また、基板10の側面には、改質領域20が形成された領域を確認できる。なお図4において、複数の改質領域20が形成されている領域を、帯状の領域で示している。また、図7、8、10においても同様に、複数の改質領域20を帯状の領域で示している。
第1の主面10aに設けられる誘電体多層膜13は、複数の誘電体膜の積層膜であり、半導体構造11からの光を反射する反射膜として機能する。誘電体多層膜13は、例えば、SiO膜、TiO膜およびNb膜からなる群から選択された2種以上を含んでいる。誘電体多層膜13に含まれる誘電体膜の層数、各層の厚さおよび材料は、反射させたい光の波長に応じて適宜設定できる。誘電体多層膜13を、SiO膜、TiO膜およびNb膜からなる群から選択された2種以上で構成し、活性層11aが発する光のうち、特にピーク波長の光を反射させる設計とすることにより、最終的に得られる発光素子30の輝度を向上させることができる。
図2には、ウエハ100を第1の主面10a側から見た上面図と、ウエハ100の一部を拡大した要部拡大図とがあわせて示されている。図3は、図2のIII−III線における断面図に相当し、複数の発光素子領域14A〜14Dの断面図が示されている。図2に示すように、ウエハ100には、複数の発光素子領域14が2次元に配列されている。複数の発光素子領域14は、ウエハ100を割断したときに得られる発光素子30それぞれに対応した領域である。ウエハ100は、例えば、3000個〜50000個程度の発光素子領域14を含む。
図2に示すように、複数の発光素子領域14は、基板10のオリエンテーションフラット面OLに垂直な第1方向L1と、基板10のオリエンテーションフラット面OLに平行な第2方向L2とに沿ってマトリクス状に配置されている。ここでは、基板10として、第2の主面10bがc面であるサファイア基板を用いており、図2中に矢印L1で示す第1方向L1がサファイア基板のa軸に平行であり、図2中に矢印L2で示す第2方向L2がサファイア基板のm軸に平行である。
次に、基板10にレーザ光を照射し、ウエハ100を割断するための改質領域20を形成すると同時に誘電体多層膜13を除去する。図5及び図6は、第1の主面10a側から基板10の内部にレーザ光を集光させて改質領域20を形成している状態を示している。図7は、レーザ光を走査させ、基板10の内部に改質領域20を形成すると同時に誘電体多層膜13を除去している様子を示している。レーザ光は誘電体多層膜13を透過し基板10の内部に集光され、誘電体多層膜13のうちレーザ光が照射される領域に設けられた誘電体多層膜13が除去される。本実施形態では、レーザ光にパルスレーザを用い、隣接する発光素子領域14間の仮想的な分割予定部分を示す分割予定線22に沿ってレーザ光を走査することで、分割予定線22に沿った複数の改質領域20を形成する。このような走査を第1方向L1及び第2方向L2に沿って複数回行うことで、基板10の内部に複数の分割予定線22に沿った複数の改質領域20を形成すると同時に、誘電体多層膜13のうち分割予定線22上に設けられた誘電体多層膜13を除去する。このように、一回のレーザ光の照射で改質領域20の形成と誘電体多層膜13の除去を同時に行うことで、工程を簡略化できるため歩留りを向上させることができる。さらに分割予定線22上に設けられた誘電体多層膜13を除去していることで、改質領域20から伸びる亀裂21が到達し意図しない亀裂が形成された誘電体多層膜13が分割予定線22上に設けられていない状態でウエハ100を割断できる。その結果、得られる発光素子30に設けられる誘電体多層膜13の周縁部に欠けが生じる事態を回避できる。このような誘電体多層膜13の欠けは、発光素子30の光取り出し効率や外観を悪化させる要因となる。
図6に示すように、改質領域20を形成すると、改質領域20から基板10の第1の主面10a側及び第2の主面10b側に向かう亀裂21が生じる。後記するウエハ100を割断する工程において、ウエハ100は、基板10の内部に形成された改質領域20と亀裂21を起点として割断される。改質領域20から伸びる亀裂21は、第2の主面10bに達していることが好ましい。これにより、ウエハ100に外力をかけて割断するときに、亀裂21が意図しない方向に伸び、得られる発光素子30に欠けが生じることを低減できる。
レーザ光を基板10の内部に集光する位置は、第1の主面10aから基板10の厚み方向に30μm以上60μm以下程度であることが好ましく、40μm以上50μm以下程度であることがさらに好ましい。レーザ光を基板10の内部に集光する位置を、第1の主面10aから基板10の厚み方向に30μm以上とすることで、誘電体多層膜13に対するレーザ光の照射領域を広くできるため、比較的広い幅で誘電体多層膜13を除去することができる。また、レーザ光を基板10の内部に集光する位置を、第1の主面10aから基板10の厚み方向に60μm以下とすることで、誘電体多層膜13に照射されるレーザ光のエネルギー密度を大きくしやすくなるため、誘電体多層膜13を効率良く除去できる。
ウエハ100にレーザ光を第1方向L1及び第2方向L2に走査し、改質領域20を形成する際、図8に示すように、第1方向L1に沿って形成する第1改質領域20aを第2方向L2に沿って形成する第2改質領域20bよりも第1の主面10a側に形成することが好ましい。これにより、改質領域20からの亀裂21が、サファイア基板のm面に対して傾斜して形成されやすい第1方向L1において、亀裂21が第1の主面10aに達するまでの距離を短くし、第1の主面10aのうち誘電体多層膜13が除去された領域に亀裂21を到達させやすくなる。したがって、ウエハ100を割断するときに生じる誘電体多層膜13の欠けの発生を低減できる。なお、図8は、発光素子30の一例を示す図であり、上記レーザ光の加工条件により発光素子30の側面に、基板10の厚み方向に深さの異なる第1改質領域20a及び第2改質領域20bが形成されていることを示している。図8では、基板10の厚み方向において、第1改質領域20aと第2改質領域20bとが重なっていないが、第1改質領域20aと第2改質領域20bとを重なるように形成してもよい。
誘電体多層膜13のうち、レーザ光の照射により除去される誘電体多層膜13の幅は、6μm以上12μm以下程度であることが好ましく、8μm以上10μm以下程度であることがさらに好ましい。誘電体多層膜13の幅は、上面視における幅であり、図9にW1またはW2で示している部分を指し、分割予定線22に垂直な方向における幅である。なお、図9においてハッチングを施している領域は断面図を表しているのではなく、誘電体多層膜13が設けられている領域を示している。レーザ光の照射により除去される誘電体多層膜13の幅を6μm以上とすることで、第1の主面10aのうち誘電体多層膜13が除去された領域に、亀裂21を達しやすくできる。レーザ光の照射により除去される誘電体多層膜13の幅を10μm以下とすることで、誘電体多層膜13を過度に除去することによる発光素子30の光取り出し効率の低下を抑制できる。
レーザ光のピークパワーは、基板10の厚さなどにもよるが、7.0MW以上15.0MW以下程度であることが好ましく、7.0MW以上13.0MW以下程度であることがより好ましく、7.0MW以上10.0MW以下程度であることがさらに好ましい。レーザ光のピークパワーを比較的大きい7.0MW以上とすることで、誘電体多層膜13の除去と改質領域20の形成を効率よく行うことができる。レーザ光のピークパワーを15.0MW以下とすることで、レーザ光を照射することによる半導体構造11へのダメージを低減できる。なお基板10の厚さが比較的薄ければ、レーザ光のピークパワーを7.0MW以下とすることもできる。ここで、ピークパワーは、レーザ光のパルスエネルギーとパルス幅とにより算出される値であり、「ピークパワー={(パルスエネルギー×10−6)/(パルス幅×10−15)}/1000」により算出できる。なお、本実施形態では、ピークパワーの単位を「MW」、パルスエネルギーの単位を「μJ」、パルス幅の単位を「fsec」として算出している。なお、一般的に、基板10の内部に改質領域20を形成する際に使用するレーザ光のピークパワーは0.8〜1.0MW程度であり、本実施形態に比較して小さい値で行われる。
レーザ光のピーク波長としては、誘電体多層膜13及び基板10を透過する光の波長が選ばれる。例えば、800μm以上1200nm以下の範囲にピーク波長を有するレーザ光を用いることができる。
レーザ光源としては、多光子吸収を起こさせることができる、パルスレーザを発生するレーザ、連続波レーザ等を用いることができる。ここでは、フェムト秒レーザ、ピコ秒レーザ等の、パルスレーザを発生させるレーザ光源を用いる。レーザ光源として、チタンサファイアレーザ、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YLFレーザ等を用いることができる。
次に、改質領域20を形成した部位においてウエハ100を割断し、複数の発光素子30を得る。ウエハ100には、複数の分割予定線22に沿った複数の改質領域20が形成されており、ウエハ100は改質領域20と改質領域20から伸びる亀裂21により割断される。ウエハ100の割断方法には、例えば、ウエハ100を支持しているダイシングテープなどをウエハ100の径方向に拡張させる、または板状のブレードの端面を仮想的な分割予定線22に押し当てることにより亀裂21が生じている部位において割断する方法を用いることができる。
<実施形態2>
以下、本発明の実施形態2に係る発光素子の製造方法を説明する。上述した実施形態1では、レーザ光を第1方向L1及び第2方向L2に走査するときに同様の加工条件で行うのに対して、実施形態2では、第1方向L1と第2方向L2とで加工条件を変更して行う点で主に実施形態1と異なっている。
本実施形態では、レーザ光をウエハ100に照射して改質領域20の形成及び誘電体多層膜13の除去を行う工程において、レーザ光を第1方向L1に沿って走査する、つまりサファイア基板のa軸に平行な方向に沿って走査するとき、図10に示すように、改質領域20が第1の主面10aに達するように形成する。ここで、サファイア基板に対して、a軸に平行な方向に沿ってレーザ光を走査する場合、改質領域20からの亀裂21が、サファイア基板のm面に対して傾斜して形成されやすい。そのため、レーザ光を照射し誘電体多層膜13を除去したとしても、亀裂21が第1の主面10aのうち誘電体多層膜13が除去された領域に到達しない場合がある。つまり、第1の主面10aのうち誘電体多層膜13が設けられている領域に亀裂21が到達する場合がある。このような亀裂21が形成された状態でウエハ100を割断すると、ウエハ100を割断することで得られる発光素子30の一部、あるいは発光素子30に残すべき誘電体多層膜13の一部に欠けが生じてしまう。しかしながら、本実施形態では、改質領域20を第1の主面10aに達するように形成していることで、亀裂21がサファイア基板のm面に対して傾斜して形成されることなく、誘電体多層膜13が除去されている領域にてウエハ100を割断することができる。その結果、ウエハ100を割断するときに生じる誘電体多層膜13の欠けを低減できる。
一方で、レーザ光を第2方向L2、つまりサファイア基板のm軸に平行な方向に沿って走査するときは、改質領域20を第1の主面10aに達しないように形成する。上述したレーザ光をサファイア基板のa軸に平行な方向に沿って走査する場合に比較して、サファイア基板のm軸に平行な方向に沿って走査する場合、改質領域20からの亀裂21がサファイア基板のa面に対して傾斜して形成されにくい。また、改質領域20を第1の主面10aに達するように形成した場合、第1の主面10aに現れる改質領域20ががたがたに形成される傾向にある。このようなウエハ100を割断した場合、得られる発光素子30の周縁部にがたがたとした形状が形成される、あるいは欠けが生じるおそれがある。そのため、改質領域20を、第1方向L1においては第1の主面10aに達するように形成し、第2方向L2においては第1の主面10aに達しないように形成することで、第1方向L1においては誘電体多層膜13の欠けを低減しつつ、第2方向L2においては基板10の周縁部における形状の悪化を低減できる。
実施形態2においても、実施形態1と同様の効果を奏することができる。
<実施例>
次に、実施例に係る発光素子の製造方法について説明する。
まず、基板10としてのサファイア基板を用い、その基板10の第1の主面10a上に誘電体多層膜13としての21層の誘電体膜の積層膜が形成され、第2の主面10b上に半導体構造11としての複数の窒化物半導体層が形成されたウエハを準備した。ここでは、厚さ200μmのサファイア基板を用い、誘電体多層膜13としては、SiO膜を11層、TiO膜を10層交互に積層した積層膜を用いた。改質領域20の形成及び誘電体多層膜13の除去に用いるレーザ光を透過し、半導体構造11からの光のピーク波長を有する光を反射するように、誘電体多層膜13の光学設計を行った。
次に、第1の主面10aに側から、レーザ光を第1方向L1および第2方向L2に沿った複数の分割予定線22に沿って走査しながら照射した。このときの加工条件を以下に示す。
「加工条件」
レーザ光のピーク波長:約1000nm
第1方向L1及び第2方向L2に沿った走査時のレーザ光のピークパワー:約7.9MW
第1方向L1及び第2方向L2に沿った走査時のレーザ光のパルス幅:700fsec
第1方向L1及び第2方向L2に沿った走査時のレーザ光のパルスエネルギー:5.5μJ
第1方向L1及び第2方向L2に沿った走査時のレーザショット間隔:2.0μm
第1方向L1及び第2方向L2に沿ってレーザ光を集光させる位置:第1の主面10a側から50μm
レーザ光のそれぞれの分割予定線に対する走査回数:4回
なお、レーザショット間隔は、複数の改質領域20のうち、隣接する改質領域20を形成するときにレーザ光を集光させる集光位置の間隔を意味する。また、レーザショット間隔は、レーザ光の走査時の送り速度と繰り返し周波数とにより適宜調整できる。
以上の加工条件によりレーザ光を照射することで、分割予定線22に沿って基板10の内部に改質領域20を形成すると同時に、分割予定線22上に設けられた誘電体多層膜13を除去した。
その後、改質領域20を形成した部位において、ウエハ100を割断し、複数の発光素子30を得た。
(比較例)
比較例に係る発光素子の製造方法では、レーザ光を照射することによる改質領域の形成及び誘電体多層膜の除去における加工条件を変更したこと以外は実施例と同様とした。具体的な加工条件の変更としては、実施例では第1方向L1及び第2方向L2に沿った走査時のレーザ光のピークパワーを約7.9MWとしたのに対して、比較例ではレーザ光のピークパワーを約5.0MWとした。なお、比較例において、レーザ光のパルス幅を1000fsec、パルスエネルギーを5.0μJとした。
比較例では、基板の内部へ改質領域を形成することはある程度可能であったが、誘電体多層膜を除去することができず、分割予定線上に誘電体多層膜が残存し、レーザ光が照射されたことにより変色した状態であった。
比較例において、レーザ光の照射により誘電体多層膜を除去できなかった理由は、誘電体多層膜に照射されるレーザ光のエネルギー密度が実施例に比較して低かったためであると考えられる。そのため、誘電体多層膜13の除去には至らなかったと推測される。
以上のとおり、比較例に係る発光素子の製造方法では改質領域20を形成すると同時に誘電体多層膜13を除去することはできなかった。また、比較例に係る発光素子の製造方法で得られた発光素子に設けられた誘電体多層膜の周縁部には、実施例に係る発光素子の製造方法で得られた発光素子30に設けられた誘電体多層膜13に比較して、欠けが生じやすい傾向にあった。
以上、本発明に係る発光素子について、実施形態1、2、及び実施例により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
100 ウエハ
10 基板
10a 基板の第1の主面
10b 基板の第2の主面
11 半導体構造
11n n側半導体層
11a 活性層
11p p側半導体層
12p p電極
12n n電極
13 誘電体多層膜
14 発光素子領域
15 絶縁膜
20 改質領域
20a 第1改質領域
20b 第2改質領域
21 亀裂
22 分割予定線
30 発光素子

Claims (6)

  1. 第1の主面及び第2の主面を有する基板と、前記第1の主面上に設けられた誘電体多層膜と、前記第2の主面上に設けられた半導体構造とを含むウエハを準備する工程(A)と、
    前記基板の第1の主面側から前記基板の内部にレーザ光を集光させて、前記基板の内部に改質領域を形成すると同時に、前記誘電体多層膜を除去する工程(B)と、
    前記改質領域を形成した部位において前記ウエハを割断し、複数の発光素子を得る工程(C)と、を有し、
    前記基板は、前記第2の主面がc面であるサファイアからなり、
    前記工程(B)において、
    前記基板のa軸に平行な第1方向にレーザ光を走査することによって前記第1方向に沿って前記改質領域を複数形成する工程(B1)と、
    前記基板のm軸に平行な第2方向にレーザ光を走査することによって前記第2方向に沿って前記改質領域を複数形成する工程(B2)と、を有し、
    前記工程(B1)において、前記改質領域を前記第1の主面に達するように形成する発光素子の製造方法。
  2. 前記工程(B2)において、前記改質領域を前記第1の主面に達しないように形成する請求項に記載の発光素子の製造方法。
  3. 前記基板の厚み方向において、前記工程(B1)で形成される前記改質領域の位置は、前記工程(B2)で形成される前記改質領域よりも前記第1の主面側である請求項又はに記載の発光素子の製造方法。
  4. 前記工程(B)において、除去される前記誘電体多層膜の幅は、8μm以上10μm以下である請求項1からのいずれか1項に記載の発光素子の製造方法。
  5. 前記工程(B)において、前記レーザ光のピークパワーは、7.0MW以上15.0MW以下である請求項1からのいずれか1項に記載の発光素子の製造方法。
  6. 前記誘電体多層膜は、SiO膜、TiO膜およびNb膜からなる群から選択された2種以上を含む、請求項1からのいずれか1項に記載の発光素子の製造方法。
JP2017029482A 2017-02-20 2017-02-20 発光素子の製造方法 Active JP6562014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017029482A JP6562014B2 (ja) 2017-02-20 2017-02-20 発光素子の製造方法
US15/899,095 US20180240933A1 (en) 2017-02-20 2018-02-19 Method of manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017029482A JP6562014B2 (ja) 2017-02-20 2017-02-20 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018134649A JP2018134649A (ja) 2018-08-30
JP6562014B2 true JP6562014B2 (ja) 2019-08-21

Family

ID=63168026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029482A Active JP6562014B2 (ja) 2017-02-20 2017-02-20 発光素子の製造方法

Country Status (2)

Country Link
US (1) US20180240933A1 (ja)
JP (1) JP6562014B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021065207A1 (ja) * 2019-09-30 2021-04-08 日亜化学工業株式会社 レーザ加工装置及びチップの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960643B2 (ja) * 1996-08-13 2007-08-15 日本板硝子株式会社 光学素子の製造方法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5528904B2 (ja) * 2010-05-20 2014-06-25 株式会社ディスコ サファイアウェーハの分割方法
JP5569867B2 (ja) * 2010-09-02 2014-08-13 三菱化学株式会社 半導体チップの製造方法
JP5548143B2 (ja) * 2011-01-25 2014-07-16 三星ダイヤモンド工業株式会社 Ledチップの製造方法
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
WO2013106164A1 (en) * 2012-01-13 2013-07-18 Imra America, Inc. Methods and systems for laser processing of coated substrates
JP6201846B2 (ja) * 2014-03-24 2017-09-27 豊田合成株式会社 発光素子およびその製造方法
JP2016030288A (ja) * 2014-07-30 2016-03-07 Opi株式会社 レーザ加工方法、および、板ガラスブランクスの製造方法

Also Published As

Publication number Publication date
JP2018134649A (ja) 2018-08-30
US20180240933A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
US9653644B2 (en) Method for manufacturing semiconductor element
US10639747B2 (en) Method of manufacturing light emitting element
JP6620825B2 (ja) 半導体素子の製造方法
JP5528904B2 (ja) サファイアウェーハの分割方法
WO2014030518A1 (ja) 加工対象物切断方法
JP5548143B2 (ja) Ledチップの製造方法
JP5298889B2 (ja) 窒化物半導体素子
KR102549581B1 (ko) 발광소자의 제조 방법
JP6384532B2 (ja) 発光素子の製造方法
JP6562014B2 (ja) 発光素子の製造方法
JP4669216B2 (ja) 半導体発光素子の製造方法
JP7364860B2 (ja) 発光素子の製造方法
TWI770271B (zh) 發光元件之製造方法
JP6245239B2 (ja) 半導体レーザ素子の製造方法
JP7277782B2 (ja) 半導体素子の製造方法
JP2015144180A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP6982264B2 (ja) 発光素子の製造方法
US11901233B2 (en) Method of manufacturing semiconductor element and semiconductor element
JP7148816B2 (ja) 発光素子の製造方法
JP2015144177A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP2007324459A (ja) 窒化物系半導体素子の製造方法
JP2021100046A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6562014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250