JP2015144177A - Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子 - Google Patents

Abstract

【課題】従来よりも光取り出し効率の優れたＬＥＤ素子を得ることが出来るＬＥＤ素子製造用のウェハおよびその製造方法を提供する。
【解決手段】分割予定位置にて分割されることによって多数個のＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハの作製方法が、サファイア基板の一方主面上の分割予定位置に相当する位置にレーザースクライブによって断面視Ｖ字状の凹部を形成するスクライブ工程と、凹部を選択的にエッチングして加工変質層を除去するエッチング工程と、凹部が形成された主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりＬＥＤパターンを形成するパターン形成工程と、を備え、パターン形成工程においては、凹部に連続するようにまたは凹部の上部近傍に、空隙を形成しつつ、ＬＥＤパターンを形成するようにした。
【選択図】図１

Description

本発明は、ＬＥＤ素子製造用のウェハおよびその作製方法に関する。

ＬＥＤ素子は、概略、例えばサファイア単結晶などの基板（ウェハ、母基板）上に、ＧａＮなどのIII族窒化物半導体層や金属電極などからなるＬＥＤ素子の単位パターンを２次元的に繰り返し形成してなるパターン付き基板（ＬＥＤパターン付き基板）を、格子状に設けられたストリートと称される分割予定領域にて分割し、個片化（チップ化）する、というプロセスにて製造される。ここで、ストリートとは、分割によってＬＥＤ素子となる２つの部分の間隙部分である幅狭の領域である。分割は、例えば、パルスレーザー光をストリートに沿って照射することによって形成した加工溝や加工変質層などを起点とすることによって行える。

パターン付き基板は、ウェハの上に、いずれもIII族窒化物からなるバッファ層、アンドープ層、ｎ型導電層（ｎ型クラッド層、ｎ型コンタクト層などとも称される）、発光層、ｐ型導電層（ｐ型クラッド層、ｐ型コンタクト層などとも称される）などを積層したうえで、ｐ型導電層の上にｐ電極、ｎ型導電層を露出させてその露出面にｎ電極を形成することによって作製される（例えば、特許文献１ないし特許文献３参照）。

また、分割のための手法として、パルス幅がｐｓｅｃオーダーの超短パルス光であるレーザー光を、個々の単位パルス光の被照射領域が加工予定線に沿って離散的に位置する条件にて照射することにより、加工予定線（通常はストリート中心位置）に沿って分割のための起点を形成する手法が既に公知である（例えば、特許文献４参照）。特許文献４に開示された手法においては、それぞれの単パルス光の被照射領域において形成される加工痕の間で劈開や裂開による亀裂進展（クラック進展）が生じ、係る亀裂に沿って基板を分割する（ブレークする）ことで、個片化が実現される。

特開平１０−２００２１５号公報 特開２０１２−６４８１１号公報 特開２０１０−２２５７８７号公報 特開２０１１−１３１２５６号公報

特許文献４に開示された手法の場合、個片化は、ウェハ上にＬＥＤ素子を構成する単位パターンが形成されたパターン付き基板を対象に、ウェハの単位パターンの形成面とは反対面をレーザー光の被照射面とする態様にて行われる。個片化の際の亀裂進展は基板面に対して垂直に生じさせるのが理想であるが、従来の手順によれば、分割の際にIII族窒化物半導体層に斜め割れが生じ、ストリート以外の素子構成部分のIII族窒化物半導体層に対してダメージを与えてしまう場合がある。係るダメージは、ＬＥＤ素子の光取り出し効率を低下させることになる。

また、作製対象とされるＬＥＤ素子によって、チップサイズ、パターン付き基板の層構成（材質、厚みなど）、ストリート幅などはまちまちであり、しかも、分割はそれぞれの層において良好になされる必要があることから、加工の制約が大きく、加工条件の設定が難しいという問題がある。

その一方で、正常な分割が行われた場合、得られた個々の個片（ＬＥＤ素子）におけるIII族窒化物半導体層の側面は、凹凸のない平坦面となるので、発光層からの光が当該側面にて反射してしまい、素子外部へと出射されにくくなる。これは、ＬＥＤの光取り出し効率をより高めるという観点からは好ましくない。当該側面に対してエッチングを行う、ＳＷＥ（side wall etching）という手法も想定されるが、係る手法は、III族窒化物半導体層を腐食または損傷させるおそれがあるため好ましくない。

加えて、単位パターンが形成される面の反対面である被照射面に金属薄膜にてＯＤＲ（全方位反射器：Omni-Directional Reflector）やＤＢＲ（分布ブラッグ反射器：Distributed Bragg Reflector）が設けられてなる場合、良好な分割を行うことが難しいという問題もある。

本発明は、上記課題に鑑みてなされたものであり、従来よりも光取り出し効率の優れたＬＥＤ素子を得ることが出来るＬＥＤ素子製造用のウェハおよびその製造方法を提供することを目的とする。

上記課題を解決するため、請求項１の発明は、分割予定位置にて分割されることによって多数個のＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハの作製方法であって、サファイア基板の一方主面上の前記分割予定位置に相当する位置にレーザースクライブによって断面視Ｖ字またはＵ字状の凹部を形成するスクライブ工程と、前記凹部を選択的にエッチングして加工変質層を除去するエッチング工程と、前記凹部が形成された前記主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりＬＥＤパターンを形成するパターン形成工程と、を備え、前記パターン形成工程においては、前記凹部に連続する空隙を形成しつつ、もしくは前記凹部が前記結晶層の表面にまで連続するように、前記ＬＥＤパターンを形成する、ことを特徴とする。

請求項２の発明は、請求項１に記載のＬＥＤ素子製造用ウェハの作製方法であって、前記エッチング工程においては、温度が１５０℃〜２１０℃のリン酸に前記サファイア基板を１分〜６０分浸漬することによって、エッチングを行う、ことを特徴とする。

請求項３の発明は、請求項１または請求項２に記載のＬＥＤ素子製造用ウェハの作製方法であって、前記スクライブ工程においては、パルス幅が２ｎｓｅｃ〜２００ｎｓｅｃのパルスレーザー光によって前記凹部を形成する、ことを特徴とする。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載のＬＥＤ素子製造用ウェハの作製方法であって、前記スクライブ工程においては、前記ＬＥＤパターンとの界面部分における幅が１μｍ〜２０μｍであり、最下端部の深さが１５μｍ〜５０μｍであるように、前記凹部を形成する、ことを特徴とする。

請求項５の発明は、分割予定位置にて分割されることによって多数個のＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハであって、一方主面上の前記分割予定位置に相当する位置に断面視Ｖ字またはＵ字状の凹部を有するサファイア基板と、前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、を備え、前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは、前記凹部が前記結晶層の表面にまで連続してなる、ことを特徴とする。

請求項６の発明は、請求項５に記載のＬＥＤ素子製造用ウェハであって、前記凹部の前記ＬＥＤパターンとの界面部分における幅が１μｍ〜２０μｍであり、前記凹部の最下端部の深さが１５μｍ〜５０μｍである、ことを特徴とする。

請求項７の発明は、ＬＥＤ素子が、請求項１ないし請求項４のいずれかに記載の作製方法によって得られたＬＥＤ素子製造用ウェハを前記分割予定位置に沿って分割することにより得られることを特徴とする。

請求項１ないし請求項６の発明によれば、従来よりも光取り出し効率の高いＬＥＤ素子を良好に多数個取りできるＬＥＤ素子製造用ウェハが実現される。

請求項７の発明によれば、従来よりも光取り出し効率の高いＬＥＤ素子が実現される。

ＬＥＤ素子製造用ウェハ１０の構造を示す模式断面図である。 ＬＥＤ素子製造用ウェハ１０の作製手順を示す図である。 ＬＥＤ素子製造用ウェハ１０の作製途中の様子を模式的に示す断面図である。 レーザースクライブに用いるレーザー加工装置１００の構成を例示する図である。 レーザースクライブについて説明するための図である。 ＬＥＤ素子製造用ウェハ１０の分割途中の様子を模式的に示す断面図である。 ブレーク装置２００による個片化の様子について、概略的に示す図である。

＜ＬＥＤ素子製造用ウェハとその作製手順＞
図１は、本実施の形態に係るＬＥＤ素子製造用ウェハ１０の構造を示す模式断面図である。ＬＥＤ素子製造用ウェハ１０は、ＬＥＤ素子の単位パターンを２次元的に繰り返し配置してなるパターン付き基板であり、あらかじめ格子状に定められてなる（図１に例示する場合であれば図面垂直方向に延在する）分割予定位置Ａにおいて分割する（個片化する）いわゆる多数個取りのプロセスにて、分割個片（チップ）たる多数のＬＥＤ素子を得ることができるものである。なお、図示の都合上、図１に示す各構成要素のサイズの比率は、実際のものを反映したものではない。

係るＬＥＤ素子製造用ウェハ１０は、例えば３８０μｍ〜４３０μｍ程度の厚みを有するウェハ基材としてのサファイア基板１の一方主面１ａの上に、ＧａＮまたはＡｌＮからなる図示しない低温バッファ層が形成されたうえで、いずれもＧａＮ、ＡｌＮもしくはＩｎＮ、あるいはこれらの混晶であるIII族窒化物結晶からなる、アンドープ層２と、ｎ型層３と、発光層４と、ｐ型層７とを、この順にエピタキシャル成長させてなる構成を有する。なお、アンドープ層２、ｎ型層３、発光層４、およびｐ型層７はそれぞれ単一層とは限らず、複数の層が積層されることによって構成されていてもよい。

例えば、アンドープ層２としては膜厚が１．５μｍ〜３μｍ程度（例えば２μｍ）のＧａＮ層が例示される。また、ｎ型層３にはコンタクト層やクラッド層などが設けられていてもよい。ｎ型層３としては膜厚が１．５μｍ〜３μｍ程度（例えば２μｍ）のＧａＮ層が例示される。発光層４は、例えば多重量子井戸構造を有するように構成されていてもよい。発光層４としては、ＧａＮからなり膜厚が８ｎｍ〜１５ｎｍ程度（例えば１０ｎｍ）の第１単位層（バリア層）とＧａＩｎＮからなり膜厚が２ｎｍ〜４ｎｍ程度（例えば３ｎｍ）の第２単位層と繰り返し交互に積層してなる多重量子井戸活性層が例示される。第２単位層のＩｎＮモル分率を変化させることにより、発光波長を３８０ｎｍ〜６２０ｎｍの範囲で変化させることが出来る。さらには、ｐ型層７は、電子ブロック層やコンタクト層などを含んで構成されていてもよい。ｐ型層７としては、膜厚が１５ｎｍ〜２５ｎｍ程度（例えば２０ｎｍ）のｐ−ＡｌＧａＮ層と、膜厚が９０ｎｍ〜２００ｎｍ程度（例えば１５０ｎｍ）のｐ−ＧａＮ層と、膜厚が８ｎｍ〜１５ｎｍ程度（例えば１０ｎｍ）のｐ−ＧａＮコンタクト層とを積層する構成などが例示される。アンドープ層２、ｎ型層３、発光層４、およびｐ型層７は、それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンＰＴを構成してなる。

また、図１においては図示を省略しているが、ＬＥＤパターンＰＴにおいては、個々の単位パターンに対応させる態様にて、ｐ型層７の表面に図示しないｐ電極が設けられてなるとともに、エッチングによって部分的に露出させたｎ型層３のうえにｎ電極が形成されてなる。ｐ電極としては、ＩＴＯからなるオーム性透明電極を設けたうえでＴｉ／Ａｕからなるボンディングパッド電極を設けたものが例示される。ｎ電極としては、Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなる多層電極が例示される。

さらに、本実施の形態に係るＬＥＤ素子製造用ウェハ１０は、サファイア基板１の表面側（サファイア基板１とアンドープ層２との界面側）に、それぞれが断面視においてＶ字またはＵ字状をなす複数の凹部５を有する。図１においては、典型例として、相異なる分割予定位置Ａに備わる３つのＶ字状の凹部５ａ、５ｂ、５ｃを示している。凹部５は、ＬＥＤ素子製造用ウェハ１０を個片化する際の分割予定位置Ａに沿って（後述するストリートＳＴの中心位置に）延在する態様にて設けられてなる。

また、ＬＥＤ素子製造用ウェハ１０において、凹部５の上部近傍の形態には種々のものがある。例えば、凹部５ａ、５ｂのところでは、ｎ型層３の途中にかけて、ＬＥＤパターンＰＴとの間で該凹部５ａ、５ｂに連続する態様にて、すなわち、凹部５ａ、５ｂがその一部をなす態様にて、空隙６ａ、６ｂが形成されてなる。あるいは、凹部５ｃのように、その上方においてはアンドープ層２、ｎ型層３、発光層４、およびｐ型層７を構成するIII族窒化物が堆積せず、結果として、凹部５ｃがＬＥＤ素子製造用ウェハ１０の表面層であるｐ型層７の表面にまで連続してなることで、一の凹部６ｃが形成される態様であってもよい。

凹部５は、アンドープ層２との界面部分における幅が１μｍ〜２０μｍ程度であり、最下端部の深さが１５μｍ〜５０μｍ程度であるように形成されるのが好適である。係る場合に、空隙６ａ、６ｂまたは凹部６ｃが好適に形成されるとともに、ＬＥＤ素子製造用ウェハ１０の分割が好適に行われる。

また、図１においては、説明の都合上、それぞれの凹部５上部近傍の形態を異なるものとしているが、実際には、ＬＥＤパターンＰＴの形成条件によって、全ての凹部５においてその上部近傍の形態は概ね同じとなる。

なお、図１に示すように、空隙６ａ、６ｂは、ＬＥＤ素子製造用ウェハ１０の上面（ＬＥＤパターンＰＴの最上層であるｐ型層７の上面）までには到達することのないように形成されてなる。換言すれば、これら空隙６ａ、６ｂの上方においては、ＬＥＤ素子製造用ウェハ１０の上面はあくまで平坦面として形成されてなる。係る場合、後工程における該上面へのレジスト塗布が行いやすい。

図２は、上述したＬＥＤ素子製造用ウェハ１０の作製手順を示す図である。図３は、ＬＥＤ素子製造用ウェハ１０の作製途中の様子を模式的に示す断面図である。

まず初めに、図３（ａ）に示すように、サファイア基板１を用意する（ステップＳ１）。用意するサファイア基板１の厚みは、３８０μｍ〜４３０μｍ程度であるのが好適である。

次に、係るサファイア基板１に、レーザースクライブによるスクライブラインＳＬの形成を行う（ステップＳ２）。

レーザースクライブは、サファイア基板１の一方主面１ａであって分割予定位置Ａのところにパルスレーザー光ＬＢを照射することにより、個片化にあたってブレークの起点となるスクライブラインＳＬを形成する処理である。従来、係るレーザースクライブは、ＬＥＤパターンＰＴの形成後に行われていたが、本実施の形態においては、レーザースクライブをＬＥＤパターンＰＴの形成に先行して行う点で特徴的である。なお、係るレーザースクライブによってサファイア基板１に形成されたスクライブラインＳＬが、ＬＥＤ素子製造用ウェハ１０における凹部５となる。

なお、係るスクライブラインＳＬの形成に先立ち、サファイア基板１の該スクライブラインＳＬの形成面に、適宜の手法にてアライメントマークを形成しておき、スクライブラインのＳＬの形成は、係るアライメントマークを利用してサファイア基板１をアライメントした後に行うのが好ましい。アライメントマークの形成は、レーザースクライブと同じレーザー加工装置を用いて行うこともできる。

図４は、レーザースクライブに用いるレーザー加工装置１００の構成を例示する図である。

レーザー加工装置１００は、サファイア基板１のような被加工物Ｗをその上に載置するステージ１０１と、レーザー加工装置１００の種々の動作（観察動作、アライメント動作、加工動作など）を制御するコントローラ１１０とを主として備え、ステージ１０１に載置された被加工物Ｗに対し、レーザー光源ＬＳから出射したパルスレーザー光（単にレーザー光とも称する）ＬＢを照射することによって、被加工物Ｗに対し種々の加工を施すことができるように構成されている。

レーザー光源ＬＳとしては、Ｎｄ：ＹＡＧレーザーを用いるのが好適な態様である。あるいは、Ｎｄ：ＹＶＯ_４レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源ＬＳは、Ｑスイッチ付きであることが好ましい。

レーザー光ＬＢのパルス幅は、後述するように、形成しようとするスクライブラインＳＬの種類によって適宜に定められてよいが、本実施の形態においては、ｎｓｅｃオーダーの値に定めるものとする。具体的には、パルス幅を２ｎｓｅｃ〜２００ｎｓｅｃとするのが好ましい。また、係る場合、レーザー光ＬＢの波長は、２００ｎｍ〜１１００ｎｍのいずれの波長でもよいが、２００ｎｍ〜５６３ｎｍの波長範囲に属することが好ましく、なかでもＮｄ：ＹＡＧレーザーをレーザー光源ＬＳとする場合は、その３倍高調波（波長約３５５ｎｍ）を用いるのが好適な態様である。また、パルスの繰り返し周波数は１０ｋＨｚ以上２００ｋＨｚ以下であることが好ましい。

レーザー加工装置１００の詳細については後述する。

図５は、レーザースクライブについて説明するための図である。まず、図５（ａ）は、サファイア基板１の主面１ａの部分拡大図である。より具体的には、図５（ａ）においては、サファイア基板１においてストリートＳＴとなる位置を破線にて示している。より詳細には、直交する２方向に延在するストリートＳＴの一つの交点近傍の位置を示している。ここで、ストリートＳＴとは、幅方向の中央位置が分割予定位置Ａに合致する、分割によってＬＥＤ素子となる２つの部分の間隙部分である幅狭の領域であり、サファイア基板１の主面１ａの略全面にわたって、格子状に定められる。ストリートＳＴに沿ってレーザースクライブを行うことにより、図５（ｂ）に示すような、連続的なスクライブラインＳＬが形成される。後述するように、最終的にサファイア基板１の上にＬＥＤパターンＰＴを形成することで得られるＬＥＤ素子製造用ウェハ１０は、分割予定位置Ａにおいて、係るスクライブラインＳＬを起点として分割される。

なお、確認的にいえば、実際のサファイア基板１において図５（ａ）に示すようなストリートＳＴが設けられているわけではなく、あくまで、パターン設計上、ストリートＳＴとなる位置が定められているにすぎない。

レーザー加工装置１００を用いたスクライブラインＳＬの形成は、レーザー光ＬＢの被照射位置がストリートＳＴに沿って移動するように、換言すれば、レーザー光ＬＢによってストリートＳＴが走査されるように、レーザー光ＬＢの出射源とサファイア基板１とを相対的に移動させることによって、実現される。

具体的には、レーザー光ＬＢによる走査の際に、レーザー加工装置１００から出射されるレーザー光ＬＢの個々の単パルス光による加工範囲（概ね個々の単パルス光の被照射領域に相当）を重複させることによって実現される。レーザー光ＬＢのパルス幅をｎｓｅｃオーダーとするのは、係る連続的なスクライブラインＳＬを好適に形成することが出来るからである。ただし、他の大きさのパルス幅を適用する態様であってもよい。レーザー光ＬＢの走査速度は、１００ｍｍ／ｓｅｃ〜２００ｍｍ／ｓｅｃであるのが好適である。

連続的なスクライブラインＳＬは、図３（ｂ）に示すように断面視Ｖ字状をなすように形成される。係るスクライブラインＳＬが、上述した凹部５となる。これは、レーザー光ＬＢの被照射領域に存在していたサファイアを蒸発・飛散させることで実現される。

ただし、スクライブラインＳＬの表面部分には、蒸発・飛散したのち再付着したサファイアや、蒸発・飛散にまで至らなかったもののレーザー光ＬＢの照射に伴い変質したサファイアなどからなる加工変質層Ｍが形成される。すなわち、加工変質層Ｍは、主に多結晶あるいはアモルファスのサファイアからなる。

ＬＥＤ素子においてこのような加工変質層Ｍが残存したままであると、素子内部からの光が該加工変質層Ｍにおいて吸収されてしまい、光取り出し効率が低下してしまうため好ましくない。また、加工変質層Ｍの存在が、良好なＬＥＤパターンＰＴの形成を妨げる恐れもある。

そこで、本実施の形態においては、スクライブラインＳＬが形成されたサファイア基板１に対しエッチング処理を施すことにより、加工変質層Ｍを選択的に除去してスクライブラインＳＬを清浄化するようにする（ステップＳ３）。

エッチング処理としては、ホットリン酸を用いたウェットエッチング処理が好適である。具体的には、エッチング液として温度が１５０℃〜２１０℃のリン酸を用意し、スクライブラインＳＬ形成後のサファイア基板１を該エッチング液の中に３分〜６０分程度浸漬することによって、エッチングを行うようにする。これにより、加工変質層Ｍが除去され、スクライブラインＳＬの表面が露出したサファイア基板１が得られる。

次に、エッチングによって加工変質層Ｍが除去されたサファイア基板１の主面１ａに対し、ＬＥＤパターンＰＴが形成される（ステップＳ５）。すなわち、低温バッファ層が形成された上で、アンドープ層２、ｎ型層３、発光層４、およびｐ型層７となるIII族窒化物層(結晶層)のエピタキシャル成長が行われる。図３（ｄ）には、これによって得られたＬＥＤ素子製造用ウェハ１０（図１に例示したものと同じもの）を例示している。

III族窒化物層のエピタキシャル成長には、種々の公知のエピタキシャル成長手法を適用することが可能である。例えば、ＭＯＣＶＤ（有機金属化学的気相成長）法や、ＭＢＥ（分子線エピタキシー）法などの手法で行うことが出来る。それぞれの成長手法を用いた場合の実際のエピタキシャル成長条件（ウェハ温度、原料組成、原料ガス流量、原料ガス圧力、成長時間など）は、形成しようとするアンドープ層２、ｎ型層３、発光層４、およびｐ型層７の組成や厚みなどに応じて定められる。

ただし、本実施の形態においては、例えば、上述のように、凹部５に連続してあるいは凹部５の上部近傍において空隙６ａ、６ｂや凹部６ｃが形成されるようにIII族窒化物層の成長条件が与えられる。例えば、ＭＯＶＰＥ法によってIII族窒化物層をエピタキシャル成長させる場合において、III族窒化物層の膜厚の大部分を占めるアンドープ層２およびｎ型層３をＧａＮにて形成するに際して、成長温度を９８０℃〜１０００℃、成長圧力を４０ｋＰａ〜６７ｋＰａとした場合には、横方向成長が支配的となり、例えば空隙６ａ、６ｂに例示されるように、上方ほど間隔が狭まる態様にてIII族窒化物層が形成される。一方、成長温度を１０００℃〜１２００℃、成長圧力を１３ｋＰａ〜２７ｋＰａとした場合には、例えば溝部５に連続する凹部６ｃに例示されるように、上方ほど間隔が拡がる態様にてIII族窒化物層が形成される。

なお、発光層６およびｐ型層７はいずれも、空隙６ａ、６ｂあるいは凹部６ｃのいずれが形成されるかによらず、それぞれの層組成に応じた適宜の成長温度や成長圧力にて形成されればよい。

以上のような手順にて、ＬＥＤ素子製造用ウェハ１０が得られる。

＜ＬＥＤ素子製造用ウェハの分割＞
次に、ＬＥＤ素子製造用ウェハ１０の分割（個片化）について説明する。図６は、ＬＥＤ素子製造用ウェハ１０の分割途中の様子を模式的に示す断面図である。図７は、ブレーク装置２００による個片化の様子について、概略的に示す図である。

なお、図６においては図示を省略しているが、実際の個片化は、上述のように、個々のＬＥＤ素子に対応させて図示しないｐ電極およびｎ電極を形成してなるＬＥＤ素子製造用ウェハ１０を対象に、行われる。

また、分割に先立って、サファイア基板１の他方主面１ｂ（ＬＥＤパターンＰＴの形成されていない側の主面）を研磨して、その厚みを小さくする態様であってもよい。

ブレーク装置２００は、対象物を三点支持の手法にてブレークする装置である。ブレーク装置２００は、１つの上側ブレークバー２０１と、２つの下側ブレークバー２０２とを備える。上側ブレークバー２０１は、断面三角形状もしくは断面等脚台形状をなす柱状の部材であり、下側ブレークバー２０２は、板状の部材である。

個片化の際は、サファイア基板１の上にＬＥＤパターンＰＴ（含む電極パターン）が形成されたＬＥＤ素子製造用ウェハ１０をＬＥＤパターンＰＴが下側となるように水平支持し、適宜位置決めをした状態で、上側ブレークバー２０１をサファイア基板１の他方主面１ｂの上方であって分割予定位置Ａの直上の位置に分割予定位置Ａと平行に配置し、２つの下側ブレークバー２０２を、ＬＥＤパターンＰＴの下方であって分割予定位置Ａに対して対称な位置に配置する。そして、上側ブレークバー２０１を分割予定位置Ａの直上において主面１ｂに当接させるとともに、２つの下側ブレークバー２０２を、分割予定位置Ａに対して対称な状態を保ちつつＬＥＤパターンＰＴに接触させる。これにより作用する応力によって、図６（ｂ）に示すような亀裂ＣＲが、凹部５であるスクライブラインＳＬおよび空隙６から上下方向（ＬＥＤ素子製造用ウェハ１０の厚み方向）に向けて、伸展する。その結果として、図６（ｃ）に示すように、ＬＥＤ素子製造用ウェハ１０をスクライブラインＳＬに沿って良好に分割（ブレーク）することが出来る。

全てのスクライブラインＳＬを対象に順次にブレークを行うことで、多数のＬＥＤ素子２０を得ることが出来る。なお、図６（ｃ）に示すように、得られたＬＥＤ素子２０のＬＥＤパターンＰＴの端面部分Ｅにおいては、ＬＥＤ素子製造用ウェハ１０において空隙６ａ、６ｂをなしていた部分が、ＬＥＤ素子２０の厚み方向に対して凹凸をなしている。また、ＬＥＤ素子製造用ウェハ１０において凹部６ｃをなしていた部分は、ＬＥＤ素子２０の厚み方向に対して斜面となっている。係る凹凸や斜面を有することにより、ＬＥＤ素子２０においては、端面部分が厚み方向に沿って平坦な従来のＬＥＤ素子に比して、発光層４から発せられた光が端面部分を透過しやすくなる。すなわち、係る凹凸や斜面は、ＬＥＤ素子２０の光取り出し効率を向上させる効果がある。

以上、説明したように、本実施の形態によれば、サファイア基板１上にＬＥＤパターンＰＴを形成することによって多数個のＬＥＤ素子２０を得るためのＬＥＤ素子製造用ウェハ１０を作製するにあたって、あらかじめサファイア基板１に対し分割予定位置Ａに沿った凹部５となるスクライブラインＳＬを形成し、該凹部５を選択的にエッチングすることによって清浄化したうえで、ＬＥＤパターンＰＴを形成するようにする。さらに、ＬＥＤパターンＰＴの形成に際しては、凹部５に連続する態様にて、もしくは、凹部５の上部近傍に、空隙や凹部が形成されるようにする。係る態様にて形成されたＬＥＤ素子製造用ウェハ１０を分割予定位置Ａに沿ってブレークする（分割する）ことで、ＬＥＤ素子製造用ウェハ１０を良好に多数のＬＥＤ素子２０へと個片化することが出来る。

なお、ＬＥＤ素子製造用ウェハ１０を分割するに先立って、サファイア基板１の他方主面１ｂに金属薄膜にてＯＤＲ（全方位反射器：Omni-Directional Reflector）やＤＢＲ（分布ブラッグ反射器：Distributed Bragg Reflector）が設けられることがあるが、本実施の形態によれば、係る場合であっても、良好なブレークを行うことができる。

加えて、ＬＥＤ素子製造用ウェハ１０を空隙６が存在するように作製することで、ブレークによって得られたＬＥＤ素子２０は、ＬＥＤパターンＰＴの端面部分Ｅに、厚み方向に対して凹凸を有するようになる。係る凹凸は、ＬＥＤ素子２０の光取り出し効率を従来よりも向上させる効果がある。

＜レーザー加工装置の詳細構成＞
最後に、図４に示したレーザー加工装置１００の詳細な構成について説明しておく。上述のように、レーザー加工装置１００は、被加工物Ｗをその上に載置するステージ１０１と、レーザー加工装置１００の種々の動作を制御するコントローラ１１０とを主として備える。

ステージ１０１は、移動機構１０２によって水平方向に移動可能とされてなる。移動機構１０２は、図示しない駆動手段の作用により水平面内で所定のＸＹ２軸方向にステージ１０１を移動させる。これにより、レーザー光照射位置の移動などが実現されてなる。なお、移動機構１０２については、所定の回転軸を中心とした、水平面内における回転（θ回転）動作も、水平駆動と独立に行えるようになっている。

また、レーザー加工装置１００においては、図示しない撮像手段を通じて、被加工物Ｗをレーザー光が照射される側から直接に観測する表面観察や、ステージ１０１に載置された側から該ステージ１０１を介して観察する裏面観察などを行えるようになっている。

ステージ１０１は、石英など透明な部材で形成されているが、その内部には、主面Ｗｂに粘着保護シートＡＳが貼付された被加工物Ｗを吸着固定するための吸気通路となる図示しない吸引用配管が設けられてなる。吸引用配管は、例えば、ステージ１０１の所定位置を機械加工により削孔することにより設けられる。

粘着保護シートＡＳが貼付された被加工物Ｗをステージ１０１の上に載置した状態で、例えば吸引ポンプなどの吸引手段１０３により吸引用配管に対し吸引を行い、吸引用配管のステージ１０１載置面側先端に設けられた吸引孔に対し負圧を与えることで、被加工物Ｗ（および粘着保護シートＡＳ）がステージ１０１に固定されるようになっている。

より詳細にいえば、レーザー加工装置１００においては、レーザー光源ＬＳからレーザー光ＬＢを発し、図示を省略する鏡筒内に備わるダイクロイックミラー１０４にて反射させた後、該レーザー光ＬＢを、ステージ１０１に載置された被加工物Ｗの被加工部位にて合焦するよう集光レンズ１０５にて集光し、被加工物Ｗに照射する。レーザー光ＬＢは、集光レンズ１０５を直接の出射源として被加工物Ｗに対し出射される。係るレーザー光ＬＢの照射と、ステージ１０１の移動とを組み合わせることによって、レーザー光ＬＢを被加工物Ｗに対して相対的に走査させつつ被加工物Ｗの加工を行えるようになっている。

なお、レーザー加工装置１００においては、加工処理の際、必要に応じて、合焦位置を被加工物Ｗの表面から意図的にずらしたデフォーカス状態で、レーザー光ＬＢを照射することも可能となっている。本実施の形態においては、デフォーカス値（被加工物Ｗの表面から内部に向かう方向への合焦位置のずらし量）を５μｍ以上４０μｍ以下の範囲に設定するのが好ましい。

レーザー光源ＬＳとしては、Ｎｄ：ＹＡＧレーザーを用いるのが好適な態様である。あるいは、Ｎｄ：ＹＶＯ_４レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源ＬＳは、Ｑスイッチ付きであることが好ましい。

また、レーザー光源ＬＳから発せられるレーザー光ＬＢの波長や出力、パルスの繰り返し周波数、パルス幅の調整などは、コントローラ１１０の照射制御部１２３により実現される。加工モード設定データＤ２に従った所定の設定信号が加工処理部１２５から照射制御部１２３に対し発せられると、照射制御部１２３は、該設定信号に従って、レーザー光ＬＢの照射条件を設定する。

レーザー光ＬＢは、集光レンズ１０５によって１μｍ〜１０μｍ程度のビーム径に絞られて照射されることが好ましい。係る場合、レーザー光ＬＢの照射におけるピークパワー密度はおおよそ１ＧＷ／ｃｍ^２〜１０ＧＷ／ｃｍ^２となる。

なお、レーザー光源ＬＳから出射されるレーザー光ＬＢの偏光状態は、円偏光であっても直線偏光であってもよい。ただし、直線偏光の場合、結晶性被加工材料中での加工断面の曲がりとエネルギー吸収率の観点から、偏光方向が走査方向と略平行にあるように、例えば両者のなす角が±１°以内にあるようにされることが好ましい。また、出射光が直線偏光の場合、レーザー加工装置１００は図示しないアッテネータを備えることが好ましい。アッテネータはレーザー光ＬＢの光路上の適宜の位置に配置され、出射されたレーザー光ＬＢの強度を調整する役割を担う。

コントローラ１１０は、上述の各部の動作を制御し、種々の態様での被加工物Ｗの加工処理を実現させる制御部１２０と、レーザー加工装置１００の動作を制御するプログラム１３０Ｐや加工処理の際に参照される種々のデータを記憶する記憶部１３０とをさらに備える。

制御部１２０は、例えばパーソナルコンピュータやマイクロコンピュータなどの汎用のコンピュータによって実現されるものであり、記憶部１３０に記憶されているプログラム１３０Ｐが該コンピュータに読み込まれ実行されることにより、種々の構成要素が制御部１２０の機能的構成要素として実現される。

具体的には、制御部１２０は、移動機構１０２によるステージ１０１の駆動や集光レンズ１０５の合焦動作など、加工処理に関係する種々の駆動部分の動作を制御する駆動制御部１２１と、図示しない撮像手段による被加工物Ｗの撮像を制御する撮像制御部１２２と、レーザー光源ＬＳからのレーザー光ＬＢの照射を制御する照射制御部１２３と、吸引手段１０３によるステージ１０１への被加工物Ｗの吸着固定動作を制御する吸着制御部１２４と、与えられた加工位置データＤ１および加工モード設定データＤ２に従って加工対象位置への加工処理を実行させる加工処理部１２５とを、主として備える。

記憶部１３０は、ＲＯＭやＲＡＭおよびハードディスクなどの記憶媒体によって実現される。記憶部１３０には、被加工物ＷにおけるスクライブラインＳＬの形成位置を記述した加工位置データＤ１が記憶されるとともに、加工態様に応じた、レーザー光の個々のパラメータについての条件やステージ１０１の駆動条件（あるいはそれらの設定可能範囲）などが記述された加工モード設定データＤ２が記憶されている。なお、記憶部１３０は、制御部１２０を実現するコンピュータの構成要素によって実現される態様であってもよいし、ハードディスクの場合など、該コンピュータとは別体に設けられる態様であってもよい。

なお、レーザー加工装置１００に対してオペレータが与える種々の入力指示は、コントローラ１１０において実現されるＧＵＩを利用して行われるのが好ましい。例えば、加工処理部１２５の作用により加工処理用メニューがＧＵＩにて提供される。

以上のような構成を有するレーザー加工装置１００においては、加工処理部１２５が、加工位置データＤ１を取得するとともに選択された加工モードに対応する加工条件を加工モード設定データＤ２から取得し、当該条件に応じた動作が実行されるよう、駆動制御部１２１や照射制御部１２３その他を通じて対応する各部の動作を制御することによって、種々の加工モードでの加工を選択的に行えるようになっている。加工モードは、例えば、加工処理部１２５の作用によりコントローラ１１０においてオペレータに利用可能に提供される加工処理メニュー従って選択できるのが好適である。

具体的には、レーザー光源ＬＳからのレーザー光ＬＢの照射条件とステージ１０１を移動させることによる被加工物Ｗに対するレーザー光ＬＢの走査条件の組合せを違えることで、上述のような連続的なスクライブラインＳＬの形成のほか、離散的なスクライブラインの形成、あるいは、アライメントマークの形成などといった種々の加工を、適切な加工条件で行えるようになっている。

１ サファイア基板
１ａ （サファイア基板１の）一方主面
１ｂ （サファイア基板１の）他方主面
２ ｎ型層
２ａ III族窒化物
３ 発光層
４ ｐ型層
５（５ａ、５ｂ、５ｃ）、６ｃ 凹部
６ａ、６ｂ 空隙
１０ ＬＥＤ素子製造用ウェハ
２０ ＬＥＤ素子
１００ レーザー加工装置
１０１ ステージ
２００ ブレーク装置
２０１ 上側ブレークバー
２０２ 下側ブレークバー
Ａ 分割予定位置
ＣＲ 亀裂
Ｅ （ＬＥＤパターンＰＴ）の端面部分
ＬＢ パルスレーザー光（レーザー光）
ＬＳ レーザー光源
Ｍ 加工変質層
ＰＴ ＬＥＤパターン
ＳＬ スクライブライン
ＳＴ ストリート
Ｗ 被加工物

Claims (7)

1. 分割予定位置にて分割されることによって多数個のＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハの作製方法であって、
   サファイア基板の一方主面上の前記分割予定位置に相当する位置にレーザースクライブによって断面視Ｖ字またはＵ字状の凹部を形成するスクライブ工程と、
   前記凹部を選択的にエッチングして加工変質層を除去するエッチング工程と、
   前記凹部が形成された前記主面上にIII族窒化物からなる結晶層をエピタキシャル成長させることによりＬＥＤパターンを形成するパターン形成工程と、
   を備え、
   前記パターン形成工程においては、前記凹部に連続する空隙を形成しつつ、もしくは前記凹部が前記結晶層の表面にまで連続するように、前記ＬＥＤパターンを形成する、
   ことを特徴とするＬＥＤ素子製造用ウェハの作製方法。
2. 請求項１に記載のＬＥＤ素子製造用ウェハの作製方法であって、
   前記エッチング工程においては、温度が１５０℃〜２１０℃のリン酸に前記サファイア基板を１分〜６０分浸漬することによって、エッチングを行う、
   ことを特徴とするＬＥＤ素子製造用ウェハの作製方法。
3. 請求項１または請求項２に記載のＬＥＤ素子製造用ウェハの作製方法であって、
   前記スクライブ工程においては、パルス幅が２ｎｓｅｃ〜２００ｎｓｅｃのパルスレーザー光によって前記凹部を形成する、
   ことを特徴とするＬＥＤ素子製造用ウェハの作製方法。
4. 請求項１ないし請求項３のいずれかに記載のＬＥＤ素子製造用ウェハの作製方法であって、
   前記スクライブ工程においては、前記ＬＥＤパターンとの界面部分における幅が１μｍ〜２０μｍであり、最下端部の深さが１５μｍ〜５０μｍであるように、前記凹部を形成する、
   ことを特徴とするＬＥＤ素子製造用ウェハの作製方法。
5. 分割予定位置にて分割されることによって多数個のＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハであって、
   一方主面上の前記分割予定位置に相当する位置に断面視Ｖ字またはＵ字状の凹部を有するサファイア基板と、
   前記凹部が形成された前記主面上にエピタキシャル形成されてなるIII族窒化物からなる結晶層と、
   を備え、
   前記サファイア基板から前記結晶層の途中にかけて前記凹部がその一部分をなす空隙を有するか、もしくは、前記凹部が前記結晶層の表面にまで連続してなる、
   ことを特徴とするＬＥＤ素子製造用ウェハ。
6. 請求項５に記載のＬＥＤ素子製造用ウェハであって、
   前記凹部の前記ＬＥＤパターンとの界面部分における幅が１μｍ〜２０μｍであり、前記凹部の最下端部の深さが１５μｍ〜５０μｍである、
   ことを特徴とするＬＥＤ素子製造用ウェハ。
7. 請求項１ないし請求項４のいずれかに記載の作製方法によって得られたＬＥＤ素子製造用ウェハを前記分割予定位置に沿って分割することにより得られることを特徴とするＬＥＤ素子。

Images