JP7222991B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7222991B2
JP7222991B2 JP2020522394A JP2020522394A JP7222991B2 JP 7222991 B2 JP7222991 B2 JP 7222991B2 JP 2020522394 A JP2020522394 A JP 2020522394A JP 2020522394 A JP2020522394 A JP 2020522394A JP 7222991 B2 JP7222991 B2 JP 7222991B2
Authority
JP
Japan
Prior art keywords
laser
pulse
emitting device
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020522394A
Other languages
English (en)
Other versions
JP2021504933A5 (ja
JP2021504933A (ja
Inventor
稔 山本
直人 井上
広昭 爲本
芳敬 堀田
秀幸 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JP2021504933A publication Critical patent/JP2021504933A/ja
Publication of JP2021504933A5 publication Critical patent/JP2021504933A5/ja
Application granted granted Critical
Publication of JP7222991B2 publication Critical patent/JP7222991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/359—Working by laser beam, e.g. welding, cutting or boring for surface treatment by providing a line or line pattern, e.g. a dotted break initiation line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Description

本開示は、半導体発光素子の製造方法に関し、具体的には、ウエハ内部にレーザ光を照射して、ウエハをチップ化する半導体発光素子の製造方法に関する。
半導体発光素子は、小型で電力効率が良く鮮やかな色の発光をする。また、半導体素子である発光素子は球切れ等の心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード（Light Emitting Diode：以下「ＬＥＤ」ともいう。）、レーザダイオード（Laser Diode：以下「ＬＤ」ともいう。）等の半導体発光素子は、各種の光源として利用されている。特に近年は、蛍光灯に代わる照明用の光源として、より低消費電力で長寿命の次世代照明として注目を集めており、更なる発光出力の向上及び発光効率の改善が求められている。
このような半導体発光素子は、サファイア基板上に半導体層をエピタキシャル成長させた後、チップ毎に分割する。従来、基板上に半導体層が積層されたウエハは、ダイシング、スクライブ、レーザスクライブ等によってチップ化されている。半導体層に窒化物半導体を用いる場合は、サファイア基板やＳｉＣ基板等が成長基板として用いられている。
サファイア基板を有するウエハの割断方法としては、サファイア基板の厚さ方向の内部にレーザ光を照射させ、割断を行う方法が提案されている（例えば特許文献１）。また基板表面の加工にはナノ秒バーストパルスレーザが利用されている。
しかしながら、サファイア基板上に半導体層をエピタキシャル成長させたウエハに対して高いエネルギーのレーザ光を照射すると、半導体層が破損を受ける等して、歩留まりが低下する可能性があった。
特開２００６－２４５０４３号公報
本発明の目的の一は、効率良くレーザスクライブを実現可能な半導体発光素子の製造方法を提供することにある。
本発明の一の側面に係る半導体発光素子の製造方法によれば、基板上に半導体構造が設けられたウエハを準備する工程と、前記ウエハの基板内の厚さ方向における所定の深さで、所定の距離間隔で複数回、レーザ光をパルス状に第一時間間隔で照射する工程とを含み、前記レーザ光を照射する工程において、前記第一時間間隔で行われる各レーザ光照射が、前記基板内の厚さ方向における第一集光位置に、第一パルスエネルギーを有する第一レーザパルスを照射する工程と、前記第一レーザパルスの照射後、前記第一時間間隔よりも短い３ｐｓ～９００ｐｓの第二時間間隔で、前記第一パルスエネルギーに対して強度比を０．５～１．５とする第二パルスエネルギーの第二レーザパルスを照射する工程とを含むことができる。
上記形態によれば、従来のレーザ照射に比べ、第一時間間隔で照射するレーザ光を複数に分割したことで一パルスあたりの強度（第一パルスエネルギー、第二パルスエネルギー）を抑制できるので、半導体層への破損のおそれを低減して、歩留まりを改善した半導体発光素子の製造方法を実現できる。
さらに他の実施形態に係る半導体発光素子の製造方法によれば、前記第二レーザパルスを照射する工程において、前記第二レーザパルスの第二パルスエネルギーを、前記第一パルスエネルギーに対して強度比を０．８～１．２とすることができる。
他の実施形態に係る半導体発光素子の製造方法によれば、前記第二時間間隔を、３ｐｓ～５００ｐｓ、好ましくは５０ｐｓ～３５０ｐｓとできる。
他の実施形態に係る半導体発光素子の製造方法によれば、前記第一レーザパルス及び第二レーザパルスのパルス幅を、１００ｆｓ～１００００ｆｓとできる。
また、他の実施形態に係る半導体発光素子の製造方法によれば、前記第一時間間隔を、５μｓ～４０μｓとできる。
さらにまた、他の実施形態に係る半導体発光素子の製造方法によれば、前記第一レーザパルスの第一パルスエネルギーを、０．５μＪ～１５μＪとできる。
さらにまた、他の実施形態に係る半導体発光素子の製造方法によれば、前記基板をサファイア基板とできる。
本発明の一実施形態に係る半導体発光素子を示す断面図である。 ウエハから半導体発光素子チップを割断する様子を示す模式断面図である。 基板の裏面側からレーザ光を第一集光位置に照射する状態を示す模式断面図である。 背景技術のレーザ光照射パターンの例を示すグラフである。 背景技術のレーザ光の集光位置を示す模式断面図である。 一実施形態に係るレーザ光照射パターンの例を示すグラフである。 点（スポット）とクラックの例を示す光学顕微鏡写真である。 実施形態に係るレーザ光の集光位置を示す模式断面図である。 マイケルソン干渉計の光学系を示す模式図である。 レーザ照射後からの時間軸における現象を示す表である。 第二時間間隔ごとのクラック伸展率を示すグラフである。 クラックの伸展性と加工痕形状のパルス間隔との関係を示す表である。 背景技術と実施形態のクラックの伸展に必要な最小パルスエネルギーを示すグラフである。 背景技術と実施形態での基板裏面側のクラックを示す光学顕微鏡写真である。 実施形態でのパルス幅と基板裏面側のクラックとの関係を示す光学顕微鏡写真である。 図１６Ａは基板の裏面側から第一走査目のレーザ光を第一集光位置に照射する状態を示す模式断面図、図１６Ｂは図１６Ａの拡大模式断面図、図１６Ｃは図１６Ｂの状態で第二走査のレーザ光を第二集光位置に照射する状態を示す模式断面図、図１６Ｄは図１６Ｃの後、クラックが伸展する状態を示す模式断面図である。 基板中のレーザ光の走査方向を示す模式平面図である。
次に、添付の図面を参照して実施形態を説明する。なお各図面を通じて、同様の符号は、対応する構成要素や同一の構成要素を示している。ただし、以下に示す実施形態及び実施例は、本発明の技術思想を具体化するための例示であって、本発明は以下のものに限定されるものでない。また各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明に係る実施形態及び実施例を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。さらに、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語）を用いる。
（実施形態１）
以下、本発明の実施形態１について説明する。
（半導体発光素子１０）
まず、本発明の実施形態１に係る製造方法により得られる半導体発光素子１０の概略を説明する。
図１に、半導体発光素子１０の断面を示す。図１に示すように、半導体発光素子１０は、基板５の一方の主面である第一主面５ａ上に、半導体構造１１として窒化物半導体層が積層されている。具体的には、半導体発光素子１０は、対向する一対の主面を有する基板５の第一主面５ａである表面側に、第一半導体層６であるｎ型半導体層、活性層８、第二半導体層７であるｐ型半導体層を順に備える半導体構造１１が積層されている。また、ｎ型半導体層にはｎ側パッド電極３Ａが電気的に接続され、ｐ型半導体層にはｐ側パッド電極３Ｂが電気的に接続されている。半導体発光素子１０は、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂを介して、外部より電力が供給されると、活性層８から光を放出し、図１における電極３Ａ、３Ｂの形成面側または第二主面５ｂ側から、主に光が取り出される。活性層８は、発光層に相当する。活性層８が発する光のピーク波長は、例えば３６０ｎｍ～６５０ｎｍとする。
また、ｐ型半導体層の上に透光性導電層１３が形成され、透光性導電層１３上にｐ側パッド電極３Ｂが形成される。さらに、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂの所定の表面のみが露出され、他の部分は絶縁性の保護膜１４で被覆される。
（半導体発光素子の製造方法）
次に、半導体発光素子１０の製造方法について説明する。
（ウエハ準備工程）
まず、基板５の第一主面５ａ上に半導体構造１１が設けられたウエハを準備する。ここで基板５は、半導体構造１１を成長させることができる成長基板であれば、大きさや厚さ等は特に限定されない。このような基板５の材質としては、半導体積層体からの発光を透過する、サファイア（Ａｌ2Ｏ3）、ＳｉＣ、スピネル（ＭｇＡｌ2Ｏ4）のような透光性の絶縁性材料や、半導体材料（例えば、窒化物系半導体材料）を用いることができる。
サファイアはクラックを伸展させ難い材料であるが、本実施形態に係る方法であれば、このようなサファイア基板であってもクラックを伸展させることができる。また、サファイア基板５の厚さは、例えば５０μｍ～２ｍｍ程度とすることができる。サファイア基板５は、半導体構造１１及び電極を形成するまでは２００μｍ～２ｍｍ程度の厚さとし、その後、研磨等により５０μｍ～１ｍｍ、好ましくは１００～５００μｍ程度に薄膜化してもよい。
基板５の第一主面５ａ上に成長させる半導体構造１１としては、例えば基板５側から、第一半導体層６（例えばｎ型半導体層）、活性層８（発光層）、第二半導体層７（例えばｐ型半導体層）がこの順に積層された構造が、出力、効率上好ましいが、それに限定されずその他の半導体構造でもよい。
紫外光や、青色光から緑色光の可視光を発光可能な半導体層としては、例えば、ＩＩＩ－Ｖ族化合物半導体、ＩＩ－ＶＩ族化合物半導体等の半導体材料から形成することができる。具体的には、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料（例えばＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等）を用いることができる。窒化物半導体による発光は、可視光域の短波長域、近紫外域、若しくはそれより短波長域であるため、半導体構造１１からの光と光変換部材（蛍光体等）とを組み合わせることで白色光を容易に得ることができる。また基板５としてサファイア基板を選択する場合は、窒化物半導体からなる半導体構造１１を成長させることが容易である。
これらの半導体層の成長方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）等、半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、ＭＯＣＶＤは結晶性良く成長させることができるので好ましい。
なお、半導体構造１１を成長させた後で、レーザ光を照射する工程前に、基板５の厚みを薄くする工程を含めてもよい。基板５の厚みを薄くするには、基板５を第二主面５ｂ（裏面）側から研磨及び／又は研削する。
（割断工程）
基板５上に半導体構造１１を成長させた後、図２に示すように基板５を割断してチップＣＰに個片化する。割断工程においては、基板５の内側に、レーザ光ＬＢを照射して部分的に脆化させることにより改質させる。この様子を図３の模式断面図に示す。
（レーザ光ＬＢ）
レーザ光ＬＢを照射するレーザ光源は、パルス発振するレーザを用いることができる。また、その波長は特に限定されるものではなく、例えば８００～１１００ｎｍの範囲にピーク波長を持つレーザを使用することができる。具体的には、チタンサファイアレーザ、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザ、イッテルビウムドープドファイバーレーザ等、種々のものを利用することができる。また、これらの高次高調波を用いてもよい。レーザ光ＬＢのパルス幅としては、フェムト秒からピコ秒のパルス幅のパルスレーザが用いられ、具体的には１００ｆｓ～１００００ｆｓであるものを用いることができる。実施形態１ではピーク波長を１０４５ｎｍとするイッテルビウムドープドファイバーレーザを用いている。高出力のパルスレーザは、効率よく基板５の内部に集光できるので、基板の改質に好適に利用できる。
レーザ光ＬＢの水平面内における走査方向は、ウエハを分割すべきライン（仮想的な分割予定線）に沿って行う。一例として、図１７の平面図に示すように、ウエハのオリエンテーションフラット面ＯＦ（例えばサファイアのａ面）に対して略垂直な方向を１次方向、略水平な方向を２次方向とする。まず、ウエハの２次方向に対してレーザ光の走査を行い、次いでウエハの１次方向にレーザ光の走査を行う。
図３に示すように、基板５の裏面側から、基板５の内部に向かって、基板５の厚さ方向における第一集光位置３１に、フェムト秒からピコ秒のパルス幅のパルスレーザ等のレーザ加工機を用いてレーザ光ＬＢを照射する。背景技術のレーザ光は図４に示すように、一定の時間間隔（第一時間間隔ＩＮＴ１）でもってパルス状のレーザ光（シングルパルスＳＬＰ）を基板５に照射して、クラックを伸展させていた。具体的には、図５に示すように、基板５内の厚さ方向（図において上下方向）における所定の深さＤＰＴにおいて、一定のスポット間隔ＳＴＤでレーザ光を集光させる点ＳＰＴを設定して、点ＳＰＴ同士の間にクラックＣＲＫを伸展させている。サファイア基板の場合は六方晶系であるため、ａ面に沿ってクラックが伸展し易いことから、予めサファイア基板のｃ面に半導体層をエピタキシャル成長させている。
しかしながら、レーザ光は強いエネルギーを有していることから、基板の裏面側からレーザ光を入光させたとしても、基板の表面側に成長された半導体構造にダメージを与えることが懸念される。半導体構造が損傷を受けると、不良品の原因となって歩留まりが低下する。一方でレーザ光の強度を抑制すると、十分なクラックの伸展が得られず、基板の割断に際して所望の方向に破断されず、これも歩留まりの低下を招く。このように、レーザスクライブを用いる半導体の製造方法においては、半導体構造の保護とレーザスクライブの制御は相反する問題であった。
これに対し本願発明者らは、試行錯誤を繰り返した後、レーザ光の一パルス強度を抑えつつもクラックの制御を可能とする方法を見出した。すなわち、図４の状態から、図６に示すようにパルスを複数に分割し、かつ分割した各パルスＬＰ１、ＬＰ２の強度を１：（１±０．５）とすることで、十分なクラックの伸展が得られることを見出し、本願発明を成すに至った。すなわち、レーザ光をパルス状に第一時間間隔ＩＮＴ１で照射する工程を維持しつつ、各レーザ光の照射を、一の大パルス（シングルパルスＳＬＰ）で行うのでなく、図６に示すようにパルス強度を抑えた複数の分割パルスＬＰ１、ＬＰ２で短い時間間隔で行うことで、クラックの伸展を制御しつつも、半導体層への影響を抑制することに成功したものである。このようにして得られた点（スポット）ＳＰＴとクラックＣＲＫの例を図７の写真に示す。この図は基板の裏面側から見た写真である。
各レーザ光照射は、図６に示すように、第一レーザパルスＬＰ１の照射と、第二レーザパルスＬＰ２の照射で構成される。第一レーザパルスＬＰ１と第二レーザパルスＬＰ２の強度比は、ほぼ等しくすることが好ましい。図４に示した背景技術のシングルパルスと同様の加工性を実現するため、同じパルスエネルギーをトータルで照射するには、ほぼ均等なパルスに分割することで、一パルスあたりのエネルギーを抑えることができる。ただし、完全に第一レーザパルスＬＰ１と第二レーザパルスＬＰ２を一致させずとも、例えば第一レーザパルスＬＰ１と第二レーザパルスＬＰ２の強度比を１：（１±０．２）としてもよい。強度比がこれよりも大きくなると、クラックの伸展性が低下する。
なお第一レーザパルスＬＰ１及び第二レーザパルスＬＰ２のパルス幅は、１００ｆｓ～１００００ｆｓ、好ましくは２００ｆｓ～５０００ｆｓ、より好ましくは５００ｆｓ～１０００ｆｓとする。なお第一レーザパルスＬＰ１及び第二レーザパルスＬＰ２のパルス幅も、等しくすることが好ましいが、完全に一致させる必要はなく、例えば第一レーザパルスＬＰ１と第二レーザパルスＬＰ２のパルス幅を１：（１±０．２）としてもよい。
第一レーザパルスＬＰ１と第二レーザパルスＬＰ２の時間間隔である第二時間間隔ＩＮＴ２は、第一時間間隔ＩＮＴ１よりも１／１０００以上短くする。好ましくは、第二時間間隔ＩＮＴ２を３ｐｓ～９００ｐｓ、より好ましくは３ｐｓ～５００ｐｓ、最も好ましくは５０ｐｓ～３５０ｐｓとする。本発明者らの行った試験によれば、第二時間間隔ＩＮＴ２を５０ｐｓ～３５０ｐｓ（例えば２００ｐｓ）としたとき、最小出力でクラックの伸展性が確保された。また下限の３ｐｓよりも短いと、クラックの伸展性が変動して安定した結果が得られなかった。なお、図６に示すように、第一時間間隔ＩＮＴ１とは第一レーザパルスＬＰ１から次の第一レーザパルスＬＰ１までの時間を、また第二時間間隔ＩＮＴ２とは第一レーザパルスＬＰ１から第二レーザパルスＬＰ２までの時間を、それぞれ指す。
なお一定の距離間隔で離間させた点ＳＰＴにレーザ光を照射させるため、レーザ光の照射位置と基板５とを相対的に移動させる。例えば基板５を一定速度で送り出し、これに同期させてレーザ光の照射を定位置で繰り返すことで、スポット間隔ＳＴＤで離間させた点ＳＰＴを複数形成できる。あるいは基板を固定し、レーザ光の照射位置を変化させるように走査させてもよいし、また基板の移動とレーザ光の走査を組み合わせてもよい。なおスポット間隔ＳＴＤは、例えば１μｍ～１０μｍ、好ましくは２μｍ～６μｍとする。
例えば、レーザ光の照射位置を固定し、基板５側を移動させる。これによって、スポット間隔ＳＴＤに加え、パルスの時間差である第二時間間隔ＩＮＴ２に応じて、スポット間の距離間隔ＤＳＴも変動する。第二時間間隔ＩＮＴ２を広くすると、距離間隔ＤＳＴが広くなり、ＳＴＤ間のスポット同士を連結するクラックが長くなって伸展性が向上する。本発明者らの行った試験によれば、５０ｐｓ～３５０ｐｓの範囲で最もクラックの伸展性が向上した。ただし、パルス間隔がナノ秒のオーダーにまで拡げると、クラックの伸展性が低下した。第二時間間隔ＩＮＴ２が２００ｐｓで、背景技術のシングルパルス（パルス幅７００ｆｓ）と比較して、パルスエネルギーを約６０％低下させてもレーザスクライブ加工が実現された。
一方、第一時間間隔ＩＮＴ１は、２μｓ～１００μｓ、好ましくは５μｓ～４０μｓとする。
本発明者らの行った試験によれば、背景技術のシングルパルスによるクラックの伸展に必要なパルスエネルギーが３．４μＪであったところ、本実施形態では１．４μＪに低減できた。つまり、本実施形態では、背景技術の手法に比較して、クラックの伸展に必要なパルスエネルギーが４０％に低減され、加工効率が改善された。また、伸展するクラックの直進性も向上され、クラックの制御のし易さも向上された。
（パルス間隔がピコ秒のレーザ）
このようなパルス間隔がピコ秒のレーザの発生には、例えば図９に示すマイケルソン干渉計等が利用できる。この図に示すマイケルソン干渉計の光学系では、ピコ秒間隔のパルス列となるように光を分岐する。ここでは入射されたパルス状のレーザ光を、第一偏光フィルタＨＷＰ１を通じて偏光を４５°回転させて、偏光ビームスプリッタＰＢＳに入射し、光を二方向（図において上方向と右方向）に分岐する。分岐されたレーザ光成分の内、上方向に反射されたレーザ光成分（第一レーザパルスＬＰ１に相当）は、第一円偏光フィルタＱＷＰ１を通じて第一金製ミラーＡＵＭ１で反射される。一方、右方向に直進したレーザ光成分（第二レーザパルスＬＰ２に相当）は、第二円偏光フィルタＱＷＰ２を通じて第二金製ミラーＡＵＭ２で反射される。これらの分岐されたレーザ光成分は、偏光ビームスプリッタＰＢＳから偏光子ＷＰ及び第二偏光フィルタＨＷＰ２を通じてそれぞれ出力される。この際、各レーザ光成分は、光路長の違いによって時間遅れを生じて出力される。図９においては、金製ミラーのいずれか一方（例えば第一金製ミラーＡＵＭ１）を移動させることで、第一レーザパルスＬＰ１と第二レーザパルスＬＰ２の時間差、すなわち第二時間間隔ＩＮＴ２を調整することが可能となる。例えば光路長差を０．３ｍｍとすることで、１ｐｓの時間差を生じさせることができる。また、レーザ光源としてファイバーレーザを用いる場合は、ＷＤＭ（Wavelength Division Multiplexer）などの光学的な分岐素子を用い、複数のパルスが伝搬する距離（ファイバー長）を調整することでも時間を調整することができる。さらに、上記分岐後の特定のファイバーに、光学的遅延装置を導入することで、パルス間隔の調整を行うことも可能である。光学的遅延装置はインライン型のものが望ましい。
（超短パルスレーザ照射時に生じる現象）
ここで、超短パルスの第一レーザパルスを照射した際に生じる現象について考察する。ここでは、図１０に示すレーザ照射後からの時間軸における現象を示す表（S. K. SUNDARAM, E. MAZUR "Inducing and probing non-thermal transitions in semiconductors using femtosecond laser pulses" Nature Materials Vol.1, pp. 217-224. Dec. 2002のFigure 1）に基づいて、レーザ照射後、各時間スケールに定性的にどのような現象が生じているのかを検討する。図においてＡで示すｐｓ（ピコ秒）にあたる１０-12ｓ～１０-11ｓの領域では、キャリア（励起電子）間の散乱、キャリア－フォノン散乱過程を経て、キャリアの拡散や格子への熱エネルギー伝播が生じる。この領域では、キャリア（電子密度）が通常よりも多い励起状態にある領域（励起に多光子吸収を必要としない）に後続パルスが照射されると電子が効率良く光吸収を起こし、電離・イオン化が加速され、加工効率が向上する。そして、これに続くＢで示す１０-11ｓ～１０-9ｓの領域では、レーザ照射による相転移（液化、気化）の「核」が形成される初期過程、あるいは爆発により生じる応力波発生・クラック形成の初期過程である。よって、この領域に後続の第二レーザパルスが到達することで加工を加速させることができると考えられる。Ｂのなかでも特にＣで示す領域においては、効率的な加工が期待できる。
次に、第二レーザパルスを照射するタイミングとして、第一レーザパルスからの遅延時間である第二時間間隔ごとのクラック伸展率を図１１のグラフに示す。図１１においてＤで示す２ｐｓ～１０ｐｓの範囲（図１０のＡの領域）は、初期の加工性良化範囲であり、ここでは電子が伝導体に多数存在している励起状態の試料に第二レーザパルスが照射されるため、多光子吸収を必要としない。よって電子に光エネルギーを直接与えることができるため、エネルギー吸収効率が高く、電離、イオン化が加速され、加工効率が向上すると考えられる。
また図１１においてＥで示す９０ｐｓ～３４０ｐｓの範囲（図１０のＣの領域）は、加工性良好範囲であり、ここでは一部の残留励起キャリアが光吸収を引き起こすことにより、電離・イオン化が加速され、加工効率が上昇する。またレーザ照射による相転移（液化、気化）の「核」が形成される初期過程、あるいは爆発により生じる応力波発生・クラック形成の初期過程に、後続の第二レーザパルスが到達することで、加工を加速させることができると考えられる。
（実施例）
次に、実施例１～６として、第二時間間隔を変化させてレーザ光を照射させ、レーザ加工後のサファイア基板の裏面に形成された加工痕とクラックを光学顕微鏡で撮像し、クラックの伸展性を確認した。また比較例１として、シングルパルスでレーザ光を照射して測定を行った。加工痕とクラックは、光学顕微鏡で、透過照明の環境でレーザ照射部（第１焦点距離）にフォーカスを合わせて撮像した。ここでは、サファイア基板として４インチ、厚さ１５０μｍのものを用いた。また第一時間間隔は１０μｓとした。さらにパルス幅は３００ｆｓとした。この条件で、パルスの第二時間間隔を、実施例１で３ｐｓ、実施例２で１０ｐｓ、実施例３で５０ｐｓ、実施例４で９０ｐｓ、実施例５で２００ｐｓ、実施例６で３４０ｐｓとした。これらの結果を、図１２に示す。クラックの伸展性がよいものをＡ、悪いものをＣとして、評価をＡ、Ｂ、Ｃの３つに分けた。
図１２に示すように、実施例１～６は、いずれもクラックの伸展性が見られ、良好で（評価がＡとＢ）、特に実施例４～６がクラックの伸展性が最も良好であった（評価がＡ）。一方で、比較例１のシングルパルスは、クラックの伸展が殆ど見られなかった（評価がＣ）。
また、第一レーザパルスと第二レーザパルスの強度比を変化させた試験を行った。ここでは、第一レーザパルスと第二レーザパルスの強度比を、実施例７では１：１（４：４）、実施例８では４：２、実施例９は２：４としつつ、比較例２では４：１、比較例３では１：４に変化させて、加工痕とクラックの観察画像を撮像した。なお、実施例７の他の条件は実施例４と同じ条件である。この結果を、表１に示す。表１に示すように、クラックの伸展性は、強度比１：１が最も良好で、一方、第一レーザパルスに対して第二レーザパルスの強度を高くした場合、低くした場合のいずれも、強度差を大きくするほどクラックの伸展性が悪くなり、クラックの伸展が殆ど見られなかった（評価Ｃ）。
Figure 0007222991000001
また、良好なクラックの伸展性がみられる最小のパルスエネルギーを、複数の条件で確認した。図１３は、比較例４として、シングルパルス（１パルス）、比較例５として、第１レーザパルスと第２レーザパルスとの間隔がナノ秒（１ｎｓ～１０００ｎｓ、ここでは２０ｎｓ）の分割パルス、実施例１０として、第１レーザパルスと第２レーザパルスとの間隔がピコ秒（本実施形態の範囲３ｐｓ～９００ｐｓ）の分割パルスのそれぞれで、クラックの伸展性が良好となる最小のパルスエネルギーをまとめたグラフである。これらを比較すると、実施例１０は１．４μＪで、比較例４のシングルパルスの３．４μＪの４０％以下（６０％以上低減）に相当し、本実施例が高い加工効率を実現できることを確認した。また実施例１０は、パルス間隔がナノ秒の比較例５（１．７μＪ）に対しても、８０％（２０％低減）に相当し、本実施例がさらに高い加工効率を実現できることを確認した。
また、図１４に示すように、サファイア基板裏面側のクラックの形状について、上記と同じ、比較例４、比較例５、実施例１０の３つの条件で確認した。基板裏面の表面は、光学顕微鏡で、透過照明の環境で基板裏面の表面にフォーカスを合わせて撮像した。図１４によると、ナノ秒の分割パルス（比較例５）では、クラックの直進性が失われるが、実施例１０にかかるピコ秒の分割パルスでは、シングルパルス（比較例４）と同様のクラックの直進性を維持できた。このように、本実施例によればクラックの直進性がよく、高い加工効率のレーザスクライブを実現できることが確認された。以上の通り、実施例に係る半導体発光素子の製造方法によれば、背景技術のレーザ照射に比べ、第一時間間隔で照射するレーザ光を複数に分割し、分割したパルス間隔を３ｐｓ～９００ｐｓとしたことで、半導体層への破損のおそれを低減して、歩留まりを改善した半導体発光素子の製造方法を実現できる。この結果、半導体層へのダメージに対する余裕度を向上できる。
また、図１５に示すように、本実施例の第一レーザパルスＬＰ１及び第二レーザパルスＬＰ２のパルス幅と、サファイア基板裏面側のクラックの形状との関係について、光学顕微鏡写真から確認した。実施例１１は、パルス幅が３００ｆｓ、実施例１２はパルス幅が７００ｆｓとした。その他の条件は、第一レーザパルスと第二レーザパルスとの間隔が２００ｐｓ、第一レーザパルスと第二レーザパルスの強度比が１：１であった。この結果から、実施例１２のパルス幅が７００ｆｓの方が、伸展するクラックの直進性が良好であった。
以上の例では、レーザ光の照射を、基板５の厚さ方向に一定の位置で、基板５の主面に沿って一定間隔にて行う例を説明した。ただ本発明はこの構成に限らず、このような一定深さでのレーザ光の照射を、異なる厚さ方向に２回走査することもできる。特に図１６Ａ～図１６Ｄの模式断面図に示すように、第一深さの第一走査で形成された改質領域内を集光位置とした第二走査のレーザ光を照射することで、クラックの伸展をさらに促進させることができる。この場合、まず図１６Ａに示すように、基板５の表面（第一主面５ａ側）上に半導体構造１１を成長させたウエハを準備した状態で、この基板５の裏面（第二主面５ｂ）側から、基板５内の厚さ方向、すなわち基板５の内部であって基板５の深さ方向における第一集光位置３１に第一走査目のレーザ光ＬＢ１を照射する。このときレーザ光ＬＢ１が第一集光位置３１に集光されるよう、レーザ光ＬＢ１の集光位置を調整する。レーザ光ＬＢ１が集光された部分の周辺には改質領域２０が形成され、レーザ光ＬＢ１を水平方向に走査することで、帯状の改質領域２０が形成される。この第一レーザ照射工程によって、図１６Ｂの拡大断面図に示すように、帯状に改質領域２０が形成される。次に図１６Ｃに示すように、この改質領域２０内であって、基板５の厚さ方向において第一集光位置３１と異なる第二深さ集光位置３２に第二走査目のレーザ光ＬＢ２を照射する。この第二レーザ照射工程によって、クラックの伸展が促進され、基板５の第二主面５ｂにまでクラックが伸展する時間を短縮することができる。このようにすれば、ウエハを割断して半導体発光素子毎に個片化する工程を、更に短時間で行える。
またレーザ光の走査回数も２回に限らず、３回以上とすることもできる。例えば、第一レーザ照射工程の前に、レーザ光を第三集光位置に照射する第三レーザ照射工程を含めてもよい。これによってさらに基板の第一主面側へのクラックの伸展を促進することができる。
また、本発明の他の実施形態に係る半導体発光素子の製造方法では、ナノ秒バーストパルスレーザ（１ｎｓ～１０００ｎｓ）の少なくとも１パルスを、本実施形態のようなピコ秒間隔の２つのパルスに分けて用いることもできる。また、本発明の実施形態に係る半導体発光素子の製造方法を備えていれば、さらに第２レーザパルスの次に第２レーザパルスから３ｐｓ～９００ｐｓの間隔をあけて第３レーザパルスを照射する工程を加えてもよいし、同様の間隔をあけて第３レーザパルスの後に第４レーザパルスを照射する工程や、これに続けて第５以上のレーザパルスを照射する工程を加えてもよい。
本発明の製造方法で得られる半導体発光素子は、照明用光源、ＬＥＤディスプレイ、バックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ等に用いるＬＥＤ、レーザ素子等の半導体発光素子のみならず、半導体発光素子の製造に広範囲に利用することができる。
３Ａ…ｎ側パッド電極；３Ｂ…ｐ側パッド電極
５…基板；５ａ…第一主面；５ｂ…第二主面
６…第一半導体層
７…第二半導体層
８…活性層
１０…半導体発光素子
１１…半導体構造
１３…透光性導電層
１４…保護膜
２０…改質領域
３１…第一集光位置
３２…集光位置
ＡＵＭ１…第一金製ミラー
ＡＵＭ２…第二金製ミラー
ＣＰ…チップ
ＣＲＫ…クラック
ＨＷＰ１…第一偏光フィルタ
ＨＷＰ２…第二偏光フィルタ
ＩＮＴ１…第一時間間隔
ＩＮＴ２…第二時間間隔
ＬＢ、ＬＢ１、ＬＢ２…レーザ光
ＬＰ１…第一レーザパルス
ＬＰ２…第二レーザパルス
ＯＦ…オリエンテーションフラット面
ＰＢＳ…偏光ビームスプリッタ
ＱＷＰ１…第一円偏光フィルタ
ＱＷＰ２…第二円偏光フィルタ
ＳＬＰ…シングルパルス
ＳＰＴ…点
ＳＴＤ…スポット間隔
ＷＰ…偏光子
ＤＰＴ…深さ
ＤＳＴ…距離間隔

Claims (8)

  1. 半導体発光素子の製造方法であって、
    基板上に半導体構造が設けられたウエハを準備する工程と、
    前記ウエハの基板内に、所定の距離間隔で複数回、レーザ光をパルス状に第一時間間隔で照射することで、前記基板内に複数の改質領域を形成し、形成された前記複数の改質領域の間にクラックを伸展させる工程と、
    を含み、
    前記基板内に前記複数の改質領域を形成しクラックを伸展させる工程において、前記第一時間間隔で行われる各レーザ光照射が、
    前記基板内の厚さ方向における所定の深さに、第一パルスエネルギーを有する第一レーザパルスを照射する工程と、
    前記第一レーザパルスの照射後、前記基板内の厚さ方向における前記所定の深さに、前記第一時間間隔よりも短い３ｐｓ～９００ｐｓの第二時間間隔で、前記第一パルスエネルギーに対して強度比を０．５～１．５とする第二パルスエネルギーの第二レーザパルスを照射する工程と、
    を含む半導体発光素子の製造方法。
  2. 請求項１に記載の半導体発光素子の製造方法であって、
    前記第二レーザパルスを照射する工程において、前記第二レーザパルスの第二パルスエネルギーを、前記第一パルスエネルギーに対して強度比を０．８～１．２としてなる半導体発光素子の製造方法。
  3. 請求項２に記載の半導体発光素子の製造方法であって、
    前記第二時間間隔が、３ｐｓ～５００ｐｓである半導体発光素子の製造方法。
  4. 請求項３に記載の半導体発光素子の製造方法であって、
    前記第二時間間隔が、５０ｐｓ～３５０ｐｓである半導体発光素子の製造方法。
  5. 請求項１～４のいずれか一に記載の半導体発光素子の製造方法であって、
    前記第一レーザパルス及び第二レーザパルスのパルス幅が、１００ｆｓ～１００００ｆｓである半導体発光素子の製造方法。
  6. 請求項１～５のいずれか一に記載の半導体発光素子の製造方法であって、
    前記第一時間間隔が、５μｓ～４０μｓである半導体発光素子の製造方法。
  7. 請求項１～６のいずれか一に記載の半導体発光素子の製造方法であって、
    前記第一レーザパルスの第一パルスエネルギーが、０．５μＪ～１５μＪである半導体発光素子の製造方法。
  8. 請求項１～７のいずれか一に記載の半導体発光素子の製造方法であって、
    前記基板がサファイア基板である半導体発光素子の製造方法。
    以上
JP2020522394A 2017-11-29 2018-11-26 半導体発光素子の製造方法 Active JP7222991B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762592299P 2017-11-29 2017-11-29
US62/592,299 2017-11-29
PCT/JP2018/043455 WO2019107320A1 (en) 2017-11-29 2018-11-26 Method for producing semiconductor light emitting element

Publications (3)

Publication Number Publication Date
JP2021504933A JP2021504933A (ja) 2021-02-15
JP2021504933A5 JP2021504933A5 (ja) 2021-03-25
JP7222991B2 true JP7222991B2 (ja) 2023-02-15

Family

ID=66663978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522394A Active JP7222991B2 (ja) 2017-11-29 2018-11-26 半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US11289621B2 (ja)
EP (1) EP3718148B1 (ja)
JP (1) JP7222991B2 (ja)
KR (1) KR102563724B1 (ja)
CN (1) CN111566828B (ja)
TW (1) TWI788472B (ja)
WO (1) WO2019107320A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110102882A (zh) * 2018-02-01 2019-08-09 松下电器产业株式会社 切片方法及切片装置
JP7217426B2 (ja) * 2019-02-22 2023-02-03 パナソニックＩｐマネジメント株式会社 レーザ加工装置およびレーザ加工方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050115930A1 (en) 2003-12-02 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method and method for manufacturing semiconductor device
US20100025387A1 (en) 2005-09-08 2010-02-04 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
WO2010098186A1 (ja) 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
JP2011519175A (ja) 2008-04-30 2011-06-30 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 半導体ウェハのダイシング
JP2011147968A (ja) 2010-01-21 2011-08-04 Toshiba Mach Co Ltd レーザダイシング装置
US20130026153A1 (en) 2011-07-27 2013-01-31 Ide Mitsuhiro Laser dicing method
JP2013146747A (ja) 2012-01-17 2013-08-01 Aisin Seiki Co Ltd レーザによる割断方法、及びレーザ割断装置
JP2015115483A (ja) 2013-12-12 2015-06-22 豊田合成株式会社 発光素子の製造方法
US20150214439A1 (en) 2014-01-27 2015-07-30 Glo Ab Led device with bragg reflector and method of singulating led wafer substrates into dice with same
US20170098733A1 (en) 2015-10-02 2017-04-06 Nichia Corporation Method for manufacturing semiconductor element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848052B2 (ja) 1991-09-02 1999-01-20 株式会社ニコン レーザ加工装置
EP2272618B1 (en) 2002-03-12 2015-10-07 Hamamatsu Photonics K.K. Method of cutting object to be processed
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP2006245043A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP5446631B2 (ja) * 2009-09-10 2014-03-19 アイシン精機株式会社 レーザ加工方法及びレーザ加工装置
JP2014011358A (ja) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
JP5922549B2 (ja) * 2012-10-01 2016-05-24 株式会社日本製鋼所 結晶半導体膜の製造方法および製造装置
JP2014090011A (ja) * 2012-10-29 2014-05-15 Mitsuboshi Diamond Industrial Co Ltd Ｌｅｄパターン付き基板の加工方法
JP5836998B2 (ja) * 2013-04-23 2015-12-24 株式会社豊田中央研究所 クラックの生成方法、レーザによる割断方法およびクラック生成装置
JP2015096272A (ja) * 2013-11-15 2015-05-21 キヤノン株式会社 レーザ加工方法及び基板の製造方法
US9517929B2 (en) * 2013-11-19 2016-12-13 Rofin-Sinar Technologies Inc. Method of fabricating electromechanical microchips with a burst ultrafast laser pulses
JP6308919B2 (ja) * 2014-09-03 2018-04-11 株式会社ディスコ ウエーハの加工方法
CN106238907A (zh) * 2016-08-22 2016-12-21 大族激光科技产业集团股份有限公司 Led晶圆片的激光加工方法
CN106410573A (zh) 2016-11-02 2017-02-15 国神光电科技（上海）有限公司 一种激光器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050115930A1 (en) 2003-12-02 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method and method for manufacturing semiconductor device
US20100025387A1 (en) 2005-09-08 2010-02-04 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP2011519175A (ja) 2008-04-30 2011-06-30 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 半導体ウェハのダイシング
US20120064695A1 (en) 2008-04-30 2012-03-15 Electro Scientific Industries, Inc. Dicing a semiconductor wafer
WO2010098186A1 (ja) 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
JP2011147968A (ja) 2010-01-21 2011-08-04 Toshiba Mach Co Ltd レーザダイシング装置
US20130026153A1 (en) 2011-07-27 2013-01-31 Ide Mitsuhiro Laser dicing method
JP2013146747A (ja) 2012-01-17 2013-08-01 Aisin Seiki Co Ltd レーザによる割断方法、及びレーザ割断装置
JP2015115483A (ja) 2013-12-12 2015-06-22 豊田合成株式会社 発光素子の製造方法
US20150214439A1 (en) 2014-01-27 2015-07-30 Glo Ab Led device with bragg reflector and method of singulating led wafer substrates into dice with same
US20170098733A1 (en) 2015-10-02 2017-04-06 Nichia Corporation Method for manufacturing semiconductor element

Also Published As

Publication number Publication date
US20200365758A1 (en) 2020-11-19
TWI788472B (zh) 2023-01-01
EP3718148A4 (en) 2021-09-08
EP3718148B1 (en) 2022-11-16
US11289621B2 (en) 2022-03-29
EP3718148A1 (en) 2020-10-07
KR20200091892A (ko) 2020-07-31
CN111566828B (zh) 2023-07-21
JP2021504933A (ja) 2021-02-15
WO2019107320A1 (en) 2019-06-06
CN111566828A (zh) 2020-08-21
TW201931627A (zh) 2019-08-01
KR102563724B1 (ko) 2023-08-07

Similar Documents

Publication Publication Date Title
US9653644B2 (en) Method for manufacturing semiconductor element
JP4385746B2 (ja) 窒化物系半導体素子の製造方法
JP6047989B2 (ja) 半導体発光素子及びその製造方法
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP6620825B2 (ja) 半導体素子の製造方法
CN102610711B (zh) Led芯片的制造方法
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
US10340413B2 (en) Semiconductor light emitting element
CN102203966A (zh) 半导体发光元件的制造方法
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
JP2018120986A (ja) 発光素子の製造方法
JP7222991B2 (ja) 半導体発光素子の製造方法
JP2021504933A5 (ja)
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
JP2015162565A (ja) Ｌｅｄパターン付き基板とその製造方法およびｌｅｄ素子の製造方法
US20140011310A1 (en) Method of manufacturing semiconductor light emitting device
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
US11289620B2 (en) Method of producing optoelectronic semiconductor chips and optoelectronic semiconductor chip
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP7148816B2 (ja) 発光素子の製造方法
JP6819897B2 (ja) 発光素子の製造方法
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2007324459A (ja) 窒化物系半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7222991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150