JP2015115483A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2015115483A
JP2015115483A JP2013256975A JP2013256975A JP2015115483A JP 2015115483 A JP2015115483 A JP 2015115483A JP 2013256975 A JP2013256975 A JP 2013256975A JP 2013256975 A JP2013256975 A JP 2013256975A JP 2015115483 A JP2015115483 A JP 2015115483A
Authority
JP
Japan
Prior art keywords
light
depth
sapphire substrate
emitting element
light output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013256975A
Other languages
English (en)
Other versions
JP6136908B2 (ja
Inventor
将 前田
Susumu Maeda
将 前田
松尾 大輔
Daisuke Matsuo
大輔 松尾
晋 野々山
Susumu Nonoyama
晋 野々山
卓也 千賀
Takuya Chiga
卓也 千賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013256975A priority Critical patent/JP6136908B2/ja
Publication of JP2015115483A publication Critical patent/JP2015115483A/ja
Application granted granted Critical
Publication of JP6136908B2 publication Critical patent/JP6136908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】III 族窒化物半導体からなる発光素子の光出力を簡易な方法により制御すること。【解決手段】サファイア基板10上に素子構造2を形成後、ドライエッチングによって長方形の格子状のパターンに素子分離溝22を形成し、素子構造2を個々に分離する。次に、サファイア基板10裏面側からレーザーを素子分離溝22のパターンに沿って走査して照射する。これにより、サファイア基板10内部であって、レーザーが集光する位置に第1改質部17a、第2改質部17bを形成する。第1改質部17aの深さD1は、0〜15μmの範囲とする。また、第2改質部17bの深さD2は15μmよりも深い範囲とする。第1改質部17aの深さを上記範囲で変化させることで、発光素子1の光出力を変化させて制御することができる。【選択図】図4

Description

本発明は、III 族窒化物半導体からなる発光素子の製造方法に関する。特に光出力の制御を容易に可能とするものである。
従来、III 族窒化物半導体からなる発光素子の光出力を抑える方向に制御したい場合には、半導体層や電極構造の変更など素子構造自体を変更することにより光出力を抑えている。たとえば、p層上に形成するITOからなる透明電極について、スパッタ法による形成から蒸着法による形成に変更したり、あるいは素子間を分離する溝の幅を広げて素子面積を小さく変更したりすることで光出力を抑制している。
一方、サファイア基板上にIII 族窒化物半導体からなる素子構造を形成後、各素子ごとにウェハを分割する方法として、レーザーを用いるレーザーダイシングが知られている(たとえば特許文献1、2)。サファイア基板へのレーザーの照射によって、サファイア基板中にドット状の改質部とそれに連続するクラックを発生させ、その後ブレーキングすることによってクラックを起点としてウェハの分割をする。
特開2011−181909号公報 WO2011/090024
しかし、従来の光出力を抑制する制御方法では、素子構造と光出力の増減が対応しているため、目的の光出力を得るためには複数の構造変更が必要な場合があり、光出力の制御、特に微調整が難しく、また製造工程数が増大してしまう。さらに、製造工程自体の変更が必要であるため、製造工程の途中で光出力を評価して制御することが困難である。
また、レーザーを用いたウェハ分割の方法と発光素子の光出力について、従来その関連性については知られていなかった。ところが、発明者らがレーザによるウェハ分割の技術について鋭意研究開発を重ねたところ、レーザーを用いたウェハ分割の方法と発光素子の光出力との間に所定の関連性を有することが明らかとなった。
本発明は上記知見に基づいてなされたものであり、その目的は、III 族窒化物半導体からなる発光素子の製造方法において光出力の制御を可能とすることである。
本発明は、サファイア基板上にIII 族窒化物半導体からなる発光素子の素子構造を複数形成し、レーザーの照射によりドット状の改質部をサファイア基板中に複数形成し、その改質部に物理的な力を加えることによってサファイア基板を分割し、それにより各素子構造ごとに分離する発光素子の製造方法において、素子構造から改質部までの深さを制御することによって、発光素子の光出力を制御する、ことを特徴とする発光素子の製造方法である。
素子構造から改質部までの深さを0〜15μmの範囲で制御することによって、発光素子の光出力を制御することが望ましい。特に、その深さの増加に対して発光素子の光出力が線形に増加するよう制御することが望ましい。深さがこの範囲であれば、深さの変化に対して光出力が大きく変化するため、深さによる光出力の制御が容易となる。また、線形に変化する範囲であれば、さらに容易に光出力を制御することができる。
本発明により、以下のように制御することができる。素子構造の形成後レーザー照射前に、各素子構造の光出力を測定し、その後のレーザー照射において、その光出力の測定結果に基づき、素子構造から改質部までの深さを制御することによって、各素子構造の光出力が揃うよう制御する。この制御によって、同一のウェハ内の各発光素子の光出力のばらつきを抑えることができる。
また、本発明により、以下のように制御することができる。素子構造は、光出力が第1の所定値となるように設計して形成し、その後のレーザー照射において、素子構造から改質部までの深さを制御することによって、各素子構造の光出力が第2の所定値となるように制御する。この制御により、光出力の値を素子構造の形成後においても他の値に調整することができる。たとえば、各需要者の要求ごとに光出力の値をカスタマイズして発光素子を製造することが容易となる。
本発明によれば、ウェハ上に素子構造を形成した後であっても、ウェハにレーザーを照射する時にレーザーの照射位置を調整することで発光素子の光出力を容易に調整することができる。特に光出力を微調整することが容易である。
実施例1の発光素子の構成を示した断面図。 実施例1の発光素子を上方から見た平面図。 実施例1の発光素子の製造工程を示した図。 実施例1の発光素子の製造工程を示した図。 サファイア基板10の面方位と発光素子の配置との関係を示した図。 加工位置と光出力との関係を示したグラフ。 素子分離溝22形成後の素子構造を上方から見た平面図。 実施例1の発光素子1を長辺側側面から見た図。 実施例1の発光素子1を短辺側側面から見た図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
まず、実施例1の発光素子1の構成を図1、2を参照に説明する。図1は、実施例1の発光素子1の構成を示した断面図である。また、図2は実施例1の発光素子1を上方から見た平面図である。図1は、図2におけるA−Aでの断面図である。また、図2のように、実施例1の発光素子1は、平面視で長方形のフェイスアップ型素子である。
実施例1の発光素子1は、図1、2のように、サファイア基板10と、サファイア基板10上にn層11a、発光層11b、p層11cの順に積層された半導体層11と、p層11c上に位置する透明電極12と、を有している。また、透明電極12上、および溝底面に露出するn層11a上に連続して位置する絶縁膜15と、絶縁膜15上にそれぞれ分離して位置するp電極13、n電極14を有している。以下、各構成についてより詳しく説明する。
サファイア基板10は、c面を主面とする。ただし、m軸方向に0.35°オフセットされている。また、サファイア基板10のa軸方向と、発光素子1の長辺方向とが揃えられている(図5参照)。サファイア基板10は、a軸方向、つまりm面に沿った方向が分割しやすい。そこで、サファイア基板10の面方位と発光素子1の配置とを図5のような関係とすることで、サファイア基板10の分割を容易とするとともに、サファイア基板10の分割位置のずれがより少なくなるようにしている。また、サファイア基板10の表面(n層11aが形成されている側の面)には、三角格子状に配列されたドット状の凹凸加工(図示しない)が施されている。この凹凸形状によって光取り出し効率を高めている。
n層11aは、基板10側から順に、n型コンタクト層、n型ESD層、n型SL層が積層された構造である。n型コンタクト層はn電極11aが接触する層である。n型コンタクト層は、Si濃度が1×1018/cm3 以上のn−GaNからなる。n型コンタクト層をキャリア濃度の異なる複数の層で構成することでn電極11aのコンタクト抵抗を低減することも可能である。n型ESD層は、素子の静電破壊を防止するための静電耐圧層である。n型ESD層は、ノンドープのGaNとSiドープのn−GaNの積層構造である。n型SL層は、InGaNと、GaNと、n−GaNとを順に積層した構造を単位として、これを複数単位繰り返し積層した超格子構造を有するn型超格子層である。n型SL層は、発光層11bにかかる応力を緩和するための層である。
発光層11bは、InGaNからなる井戸層と、AlGaNからなる障壁層とを繰り返し積層したMQW構造である。井戸層と障壁層との間に、Inの蒸発を防ぐためのバリア層を設けてもよい。
p層11cは、発光層11b側から順に、p型クラッド層、p型コンタクト層が積層された構造である。p型クラッド層は、電子がp型コンタクト層側に拡散するのを防止するための層である。p型クラッド層は、p−InGaNとp−AlGaNを順に積層した構造を単位として、これを複数回繰り返し積層させた構造である。p型コンタクト層は、p電極13がp層11cに良好にコンタクトをとるために設ける層である。p型コンタクト層は、Mg濃度が1×1019〜1×1022/cm3 で厚さ100〜1000Åのp−GaNからなる。
なお、n層11a、発光層11b、p層11cの構成は、上記記載の構成に限るものではなく、従来、III 族窒化物半導体からなる発光素子1に用いられている任意の構成を採用することができる。
透明電極12は、ITO(酸化インジウムスズ)からなる。それ以外にも、IZO(亜鉛ドープの酸化インジウム)、ICO(セリウムドープの酸化インジウム)、などの発光波長に対して透光性を有した導電性酸化物を材料として用いることができる。透明電極12の表面に凹凸形状を設け、光取り出し効率を向上させてもよい。
絶縁膜15は、溝の底面に露出するn層11a表面から透明電極12表面にかけて覆うようにして形成されている。絶縁膜15は、SiO2 からなる。SiO2 以外にも、SiN、Al2 3 、TiO2 などを用いることができる。また、絶縁膜15の所定の位置に孔21が設けられ、絶縁膜15を貫通している。この孔21は、後に説明するようにp電極13、n電極14の配線状部13b、14bによって埋められている。
絶縁膜15中であって、平面視においてp電極13、n電極14に重なる領域には、反射膜16が設けられている。反射膜16は絶縁膜15中にあるため、電気的に絶縁されており、マイグレーションが防止される。この反射膜16は、p電極13、n電極14方向へ向かう光を反射させることでp電極13、n電極14による光の吸収を抑制し、これにより発光素子1の発光効率を向上させるために設けるものである。
反射膜16は、Al、Ag、Al合金、Ag合金など、p電極13やn電極14の材料よりも反射率の高い材料からなる。反射膜16は単層としてもよいし多層としてもよい。多層とする場合、Al合金/Ti、Ag合金/Al、Ag合金/Ti、Al/Ag/Al、Ag合金/Niなどを用いることができる。ここで記号「/」は、積層を意味し、A/BはAを成膜した後Bを成膜した積層構造であることを意味する。以下においても材料の説明において「/」を同様の意味で用いる。反射膜16と絶縁膜15との密着性を向上させるために、Ti、Cr、Alなどの薄膜を、反射膜16と絶縁膜15との間に設けてもよい。また、反射膜16として、誘電体多層膜を採用することもできる。
p電極13は、パッド部13a、配線状部13b、コンタクト部13c、によって構成されている。コンタクト部13cは、Ni/Au/Alからなり、パッド部13aおよび配線状部13bは、Ti/Au/Alからなる。
パッド部13aは、絶縁膜15上に位置した円形の領域であり、ワイヤと接続される領域である。配線状部13bは、絶縁膜15上に位置し、パッド部13aから延びる配線状の部分であり、配線状とすることで電流を面方向に拡散させるものである。また、配線状部13bは、絶縁膜15に設けられた孔21の内部にも形成されている。コンタクト部13cは、透明電極12上に設けられた複数のドット状の円形の領域である。また、コンタクト部13cは、絶縁膜15に設けられた孔21を介して、配線状部13bと接続されている。このコンタクト部13cは、p電極13と透明電極12とが良好にコンタクトをとるために設けるものである。なお、孔21とコンタクト部13cは、平面視で同一形状である必要はなく、平面視において孔21がコンタクト部16cに含まれる形状であればよい。
p電極13の平面パターンを説明する。図2のように、パッド部13aは、一方の短辺中央近傍に位置している。そのパッド部13aから、2本の直線状の配線状部16bが延びている。配線状部16bは、一方の長辺近傍に、その長辺に沿って延びる直線状の部分と、他方の長辺近傍に、その長辺に沿って延びる直線状の部分とを有している。その直線状部分は、孔21によって面垂直方向に分岐していて、その分岐端で円形のコンタクト部16cに接続している。
n電極14は、p電極13と同様に、パッド部14a、配線状部14b、コンタクト部14cによって構成されていて、それぞれの部分の役割もp電極13の場合と同様である。図2のように、パッド部14aは、パッド部13aが位置する側とは反対側の短辺中央近傍に位置している。そして、パッド部14aから一本の直線状の配線状部14bが長辺に沿って延びていて、配線状部13bの2本の直線状の間に位置している。また、n電極14のパッド部14a、配線状部14bは、p電極13のパッド部13a、配線状部13bと同一材料で構成され、コンタクト部14cはコンタクト部13cと同一材料で構成されている。
p電極13のうちパッド部13aを除く領域、およびn電極14のうちパッド部14aを除く領域は、保護膜20が形成されている。電流のショートなどを防止するためである。
次に、実施例1の発光素子1の製造工程を図3、図4を参照に説明する。最初に、図3を参照にサファイア基板10上に素子構造を形成する工程を説明する。
まず、表面に凹凸加工が施されたc面サファイア基板10を用意する。サファイア基板10は、厚さ1000μm、直径6インチであり、側面にa面が露出する第1のオリエンテーションフラット25と、その第1のオリエンテーションフラット25から時計回りに90°の位置に、側面にm面が露出する第2のオリエンテーションフラット26が設けられたものである(図5参照)。第1のオリエンテーションフラット25、第2のオリエンテーションフラット26を利用して、載置する際のサファイア基板10の面方位を調整し、サファイア基板10上に形成する素子構造の方位との位置合わせをする。すなわち、サファイア基板10のa軸方向と、長方形である素子構造の長辺方向とを一致させる。そして、サファイア基板10を水素雰囲気下で熱処理して表面に付着する不純物を除去する。
次に、MOCVD法を用いて、基板10上にn層11a、発光層11b、p層11cを順に積層し、半導体層11を形成する(図3(a)参照)。原料ガスには、Ga源としてTMG(トリメチルガリウム)、Al源としてTMA(トリメチルアルミニウム)、In源としてTMI(トリメチルインジウム)、N源としてアンモニア、p型ドーパントガスとしてビスシクロペンタジエニルマグネシウム、n型ドーパントガスとしてシランを用いた。キャリアガスには水素と窒素を用いる。
次に、p層11c上の所定領域に、透明電極12を形成する。透明電極12は、スパッタによってITO膜を形成後、フォトリソグラフィとウェットエッチングによってパターン形成する。その後、10Pa以下の減圧窒素雰囲気下、700℃で5分間、熱処理を行い、p層11cをp型化するとともに透明電極12を結晶化させて低抵抗化する。なお、熱処理は常圧で行ってもよい。
次に、p層11c表面の所定の領域をドライエッチングして溝を形成し、溝の底面にn層11aを露出させる。そして、透明電極12上の所定領域にp電極13のコンタクト部13c、溝底面に露出するn層11a上の所定領域にn電極14のコンタクト部14cを形成する(図3(b)参照)。コンタクト部13c、14cは、フォトリソグラフィ、蒸着、リフトオフによってパターン形成する。コンタクト部13c、14cを同一材料として同時に形成することで製造工程を簡略化でき、製造コストを低減することができる。もちろん、別々に形成してもよい。その後、25Paの減圧酸素雰囲気下、550℃で5分間熱処理を行い、コンタクト部13c、14cをアロイ化した。
次に、上方全面を覆うようにして、内部に反射膜16を有した絶縁膜15を形成する(図3(c)参照)。絶縁膜15は、たとえば以下のようにして形成する。まず、CVD法によって上方全面に第1絶縁膜を形成する。そして、第1絶縁膜上の所定領域(p電極13、n電極14に平面視で重なる領域)に、蒸着、フォトリソグラフィ、エッチングによって反射膜16を形成する。次に、CVD法によって、第1絶縁膜上および反射膜16上に第2絶縁膜を形成し、第1絶縁膜と第2絶縁膜とで一体の絶縁膜15とする。以上により、内部の所定領域に反射膜16を有する絶縁膜15を形成することができる。
次に、絶縁膜15の所定領域(コンタクト部13c、14cの上部にあたる領域)をドライエッチングして絶縁膜15を貫通する孔21を形成する。孔21の底面にはコンタクト部13c、14cが露出する。そして、絶縁膜15上であって反射膜16の上部にあたる領域に、フォトリソグラフィ、蒸着、リフトオフによって、p電極13のパッド部13a、配線状部13b、およびn電極14のパッド部14a、配線状部14bを形成する。ここで、配線状部13b、14bは孔21内部も埋めるようにして形成し、孔21内部で配線状部13bとコンタクト部13c、および配線状部14bとコンタクト部14cが接続するようにする(図3(d)参照)。
次に、パッド部13a、14aを除く全面に、CVD法、フォトリソグラフィ、ドライエッチングによって保護膜20を形成する。
続いて、図4を参照に、各発光素子1ごとにサファイア基板10を分割する工程を説明する。なお、以下ではサファイア基板10上に形成され、素子分離溝22によって区画された部分(半導体層11、透明電極12、p電極13、n電極14、絶縁膜15、反射膜16、保護膜20)をまとめて素子構造2と呼ぶこととし、図4中においても一まとめにして図示する。
次に、ドライエッチングによって長方形の格子状のパターンに素子分離溝22を形成する(図4(a)、図7参照)。素子分離溝22はn型層11aのn型コンタクト層が露出するまで行い、これにより半導体層11を各発光素子1ごとに区画する。また、素子分離溝22の格子の長辺方向がサファイア基板10のa軸方向、短辺方向がサファイア基板10のm軸方向となるようにする。素子分離溝22の深さは、サファイア基板10表面が露出するまでとする。また、素子分離溝22の幅は20〜38μmとする。
次に、素子構造2の表面側にテープ23を貼り合わせる(図4(b)参照)。テープ23は分割された部分が保持されるようにするものである。このテープ23による保持により、たとえば、発光素子1の長辺方向に沿って分割後、短辺方向に沿って分割するまでの間にサファイア基板10の位置がずれてしまわないようにしている。
次に、サファイア基板10をステージ(図示しない)上に載置する。素子構造2側をステージ側とする。ステージは3次元的にサファイア基板10を移動可能とするものである。そして、ステージによってサファイア基板10を移動させることで、サファイア基板10裏面側からレーザーを素子分離溝22のパターンに沿って走査して照射する。レーザーはパルスレーザーであり、波長1040nmでパルス幅が800fs、パルスの周期が100kHz、出力0.3Wである。レーザーには、フェムト秒レーザーであるYAGレーザーや、ナノ秒レーザー、ピコ秒レーザー、などを用いることができる。また、レーザーは対物レンズを通して照射し、サファイア基板10内部の所定の位置に集光するよう対物レンズを制御する。
このレーザー照射によって、サファイア基板10内部であって、レーザーが集光する位置に改質部17を形成する(図4(c)参照)。改質部17は、結晶であるサファイア基板10の一部領域が非晶質となったものである。改質部17はドット状であり、レーザーの走査によってそのドットが素子分離溝22の格子状パターンに配列される。ドットの形状は、長軸方向がサファイア基板10主面に垂直な方向の楕円をその長軸を回転軸として回転させた細長い回転楕円体状の形状である。その長軸の長さは26〜32μm、短軸の長さは2〜5μmである。
改質部17の形成に伴い、その改質部17からサファイア基板10主面に垂直な方向、および格子状パターンに沿った水平方向にクラック24が生じる。このクラック24によって、後のサファイア基板10の分割が容易になる。
なお、レーザーの波長は532〜1055nm、パルス幅は400fs〜600ps、出力は0.18〜0.5W、とすることが望ましい。これらの範囲とすることで改質部17の形成が容易となり、サファイア基板10の分割がより容易となる。さらに望ましくは、レーザーの波長を1035〜1055nm、パルス幅を400〜1200fs、出力を0.18〜0.21Wとすることである。
また、レーザーの照射は、集光する深さを2段階に変えて行う。深さの制御は、対物レンズの位置をサファイア基板10に対して主面垂直方向に移動させることで行う。まず、深さD1(μm)の位置に集光するようにした状態で、素子分離溝22の格子状パターンに走査し、第1改質部17aを形成する。その後深さD2(μm)の位置に集光するようにして素子分離溝22の格子状パターンに走査し、第2改質部17bを形成する。なお、深さは、半導体層11裏面(サファイア基板10側の面)から改質部17までの距離で定義する。このように2段階の深さでレーザーを走査して第1改質部17a、第2改質部17bを形成することにより、サファイア基板10主面に垂直な方向にクラック24が連続して伸びるため、サファイア基板10の分割がより容易となる。
なお、レーザーを照射する深さは上記のように2段階に限らず、1段階のみであってもよいし、3段階以上としてもよい。サファイア基板10が十分に薄い場合、サファイア基板10を研磨して十分に薄くする場合などには1段階であってもよいし、サファイア基板10が厚い場合には深さを変えて3段階以上であってもよい。
第1改質部17aと第2改質部17bとの深さの差は、75〜110μmとすることが望ましい。クラック24が基板主面垂直方向に連続しやすくなり、サファイア基板10の分割がより容易となるためである。
第1改質部17aの形成時と第2改質部17bの形成時とでレーザーの走査速度を変えて、第1改質部17aのドット間隔は10μm、第2改質部17bのドット間隔は6μmとする。このように第1改質部17よりも遠い第2改質部17bのドット間隔を、第1改質部17aのドット間隔よりも狭くすることで、クラック24同士が連続しやすくし、サファイア基板10の分割がより容易になるようにしている。
なお、第1改質部17a、第2改質部17bのドット間隔は上記値に限るものではないが、次のような値とすることが望ましい。第1改質部17a、第2改質部17bのドット間隔は5〜12μmとすることが望ましい。ドット間隔をこのような範囲とすることで、サファイア基板10主面に平行な方向にクラック24が連続しやすくなり、サファイア基板10の分割がより容易となる。
また、レーザーを2段階の深さで格子状パターンに走査する順番は任意の順番としてよい。ただし、長辺方向を先に走査することが望ましい。たとえば、深さD1で長辺方向をストライプ状に走査した後、深さD2で長辺方向をストライプ状に走査し、その後、短辺方向についても同様に走査してもよい。また、長辺方向のある列について深さD1、D2の順に深さ方向に走査した後、他の列を走査するのを繰り返して深さD1、D2のストライプ状に走査し、その後短辺方向について同様に走査してもよい。また、上の2つの例示において、先に深さD2で走査した後に深さD1で走査してもよい。
第1改質部17aの深さD1は、0〜15μmの範囲とする。また、第2改質部17bの深さD2は15μmよりも深い範囲とする。ここで、第1改質部17aの深さD1を0〜15μmの範囲で増加させると、発光素子1の光出力は線形に増加する。一方、第2改質部17bの深さD2を15μmよりも深い範囲で変化させても、発光素子1の光出力にはほとんど変化がない。そこで、第1改質部17aの深さD1の変化に対する発光素子1の光出力の変化の割合を事前に計測しておけば、その変化割合をもとに第1改質部17aの深さD1を0〜15μmの範囲で変化させることで、発光素子1の光出力を制御することができる。この光出力の制御方法では、従来のように素子構造2を変化させる必要がないため、効率的で簡便である。
これにより、たとえば、同一ウェハ内の各発光素子1の光出力のばらつきを抑える制御が可能となる。それは次のように制御すればよい。まず、素子分離溝22を形成して半導体層11を各素子ごとに分離した後に、各素子構造2の光出力の分布を測定する。次に、レーザーを走査して第1改質部17aを形成する際に、各素子構造2ごとに第1改質部17aの深さD1を0〜15μmの範囲で変化させ、各素子構造2の光出力を所定の割合変化させる。以上により、同一ウェハ内の各発光素子の光出力のばらつきを抑えることができる。
また、同一ウェハ内の各素子構造2の光出力が所定値となるように設計して形成した後、レーザー照射の段階で同様に深さD1を0〜15μmの範囲で変化させることで、光出力を他の値に変更することも可能である。これは、たとえば、各需要者の要求ごとに光出力の値をカスタマイズして発光素子1を製造する場合に有効である。素子構造2の形成工程までは共通の工程とすることができるためである。
第1改質部17aの深さD1によって発光素子1の光出力の制御が可能である理由は、以下のように推察できる。
第1改質部17aは、非晶質となったサファイアであるから、結晶であるサファイア基板10の他の部分よりも屈折率が低くなっている。そのため、サファイア基板10内部から発光素子1の側面方向に進む光の一部は、サファイア基板10の結晶部分と第1改質部17aとの界面において反射され、素子内部へと戻される。つまり、第1改質部17aがなければ発光素子1側面から素子外部へと取り出されたはずの光の一部は、第1改質部17aの存在によって反射されて発光素子1内部へと戻される。ゆえに、第1改質部17aの形成により光取り出し効率が低下し、光出力は低下する。半導体層11に近いほど発光素子1側面に向かう光の成分が多いため、第1改質部17aの深さD1が半導体層11に近いほど光出力は大きく低下する。一方で、半導体層11から遠いと発光素子1側面に向かう光成分は大きく減少し、第1改質部17aの形成は光取り出し効率にあまり影響しない。第2改質部17bの深さD2が発光素子1の光出力にあまり影響しないのはこの理由による。そこで、第1改質部17aの深さD1の制御を0〜15μmの範囲とすることで、効率的な光出力の制御を可能としている。
なお、実施例1では第1改質部17aは深さD1が0〜15μmの範囲に1つ形成しているが、0〜15μmの範囲において互いに深さD1が互いに異なる2以上の第1改質部17aを形成してもよい。この場合、さらに光出力を低下させることができ、その低下率は、およそ各第1改質部17aの低下率を掛け合わせた値となる。たとえば、D1=20μmのときの光出力に対し、深さ5μmで3.6%低下し、深さ10μmで2.6%低下する場合、深さ5μmと10μmの両方に第1改質部17aを形成した場合には、光出力は(1−0.036)×(1−0.026)×100%となるので、低下率はおよそ6.1%である。このように、深さD1の異なる複数の第1改質部17aを形成すると光出力の制御できる範囲をより広げることができる。ただし、第1改質部17aを複数形成する場合、深さD1の異なる第1改質部17a同士が重ならないようにすることが難しくなり、素子の電気的特性や信頼性に影響を及ぼす可能性がある点には留意する。
次に、サファイア基板10の裏面に厚さ20μmのPETからなるセパレータフィルム28を貼り付ける。セパレータフィルム28は、次工程のサファイア基板10の分割時に加工装置などの設備を保護したり、チップが飛んだりするのを防止する目的である。
次に、押し刃27を素子分離溝22底面に露出するn型層11aのn型コンタクト層に押し当て、機械的な力を加えることによって、サファイア基板10を分割し、これによって各発光素子1ごとに分離させる(図4(d)参照)。このとき、サファイア基板10内部には、素子分離溝22の格子状パターンに沿って主面垂直方向に、改質部17の形成に伴うクラック24が走っている。そのため、クラック24を起点として容易にサファイア基板10が主面垂直方向に分割される。以上のようにして、実施例1の発光素子1が個々に分割される。
図8、9は上記の方法によって製造された発光素子1を側面から見た図である。図8、9のように、サファイア基板10側面には、深さD1の位置には10μmの間隔で主面に平行な方向に直線状に配列された細長い楕円状の第1改質部17aが形成されており、深さD2の位置には6μmの間隔で主面に平行な方向に直線状に配列された細長い楕円状の第2改質部17bが形成されている。これらは、サファイア基板10内部に存在していた第1改質部17a、第2改質部17bが、サファイア基板10の分割によって側面に露出したものである。なお、サファイア基板10の長辺側側面はm面、短辺側側面はa面である。このサファイア基板10側面に深さD1で形成された第1改質部17aが、発光素子1の光出力に影響しているものと考えられる。
なお、上記の素子分離溝22の格子状パターンにブレーキングする際、長辺方向を先に行い、後に短辺方向を行うことが望ましい。サファイア基板10はa軸方向の方が分割しやすく、先に長辺方向を行うことで、後の短辺方向の分割位置のずれが少なくなるためである。また、素子分離溝22底面のサファイア基板10に物理的な力を加える手段であれば、押し刃27以外を用いてもよい。
図6は、第1改質部17aの位置と光出力との関係を示したグラフである。第1改質部17aについては深さD1(μm)を変化させて形成し、第2改質部17bは深さD2を100μmに固定して形成した場合である。横軸は、半導体層11裏面(サファイア基板10側の面)から第1改質部17aまでの深さD1(μm)を示し、縦軸は発光素子1の相対光出力P0(%)を示している。相対光出力P0はD1を20μmとした場合を100%とした相対値である。また、下記表1に相対光出力P0と実際の光出力P(mW)との対応を示す。
Figure 2015115483
図6のように、深さD1が0〜15μmの範囲では、深さD1の増加に伴い相対光出力P0は線形に大きく増加しており、およそP0=0.003・D1+0.963の関係がある。一方、深さD1が15μmを越えると、深さD1の増加に伴い相対光出力P0は若干増加するだけで、相対光出力P0はほとんど一定となっている。
したがって、深さD1を0〜15μmの範囲で変化させることにより、相対光出力P0を線形に大きく変化させることが可能であり、容易に光出力の制御が可能である。特に、直線の傾き(D1の変化に対するP0の変化の割合)の値0.003から、相対光出力を所定量変化させるために、D1を基準値からどれくらい変化させればよいかが容易にわかり、光出力を揃えるなどの制御を簡易に行うことができる。
なお、実施例1はフェイスアップ型の発光素子であったが、本発明はフェイスアップ型に限るものではなく、任意の構成の発光素子に適用することができる。たとえば、フリップチップ型の発光素子においても適用することができる。
本発明により製造される発光素子は、照明装置、表示装置などの光源にとして利用することができる。
10:サファイア基板
11:半導体層
11a:n層
11b:発光層
11c:p層
12:透明電極
13:p電極
14:n電極
15:絶縁膜
16:反射膜
17:改質部
17a:第1改質部
17b:第2改質部
21:孔
22:素子分離溝
23:テープ
24:クラック
27:押し刃

Claims (5)

  1. サファイア基板上にIII 族窒化物半導体からなる発光素子の素子構造を複数形成し、レーザーの照射によりドット状の改質部を前記サファイア基板中に複数形成し、その改質部に物理的な力を加えることによって前記サファイア基板を分割し、それにより各前記素子構造ごとに分離する発光素子の製造方法において、
    前記素子構造から前記改質部までの深さを制御することによって、前記発光素子の光出力を制御する、
    ことを特徴とする発光素子の製造方法。
  2. 前記素子構造から前記改質部までの深さを0〜15μmの範囲で制御することによって、前記発光素子の光出力を制御する、
    ことを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記素子構造から前記改質部までの深さを0〜15μmの範囲で制御することによって、その深さの増加に対して前記発光素子の光出力が線形に増加するよう制御する、
    ことを特徴とする請求項2に記載の発光素子の製造方法。
  4. 前記素子構造の形成後レーザー照射前に、各前記素子構造の光出力を測定し、
    その光出力の測定結果に基づき、その後のレーザー照射において、前記素子構造から前記改質部までの深さを制御することによって、各前記素子構造の光出力が揃うよう制御する、
    ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子の製造方法。
  5. 前記素子構造は、光出力が第1の所定値となるように設計して形成し、
    その後のレーザー照射において、前記素子構造から前記改質部までの深さを制御することによって、各前記素子構造の光出力が第2の所定値となるように制御する、
    ことを特徴とする請求項1ないし請求項4のいずれか1項に記載の発光素子の製造方法。
JP2013256975A 2013-12-12 2013-12-12 発光素子の製造方法 Active JP6136908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013256975A JP6136908B2 (ja) 2013-12-12 2013-12-12 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256975A JP6136908B2 (ja) 2013-12-12 2013-12-12 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015115483A true JP2015115483A (ja) 2015-06-22
JP6136908B2 JP6136908B2 (ja) 2017-05-31

Family

ID=53529014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256975A Active JP6136908B2 (ja) 2013-12-12 2013-12-12 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP6136908B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107320A1 (en) * 2017-11-29 2019-06-06 Nichia Corporation Method for producing semiconductor light emitting element
US11201447B2 (en) 2017-07-25 2021-12-14 Imra America, Inc. Multi-pulse amplification
JP2022164879A (ja) * 2016-12-16 2022-10-27 日亜化学工業株式会社 発光素子の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002192370A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2011040555A (ja) * 2009-08-11 2011-02-24 Disco Abrasive Syst Ltd 発光デバイス
JP2011155067A (ja) * 2010-01-26 2011-08-11 Disco Abrasive Syst Ltd 加工条件決定方法
JP2011181909A (ja) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp 半導体チップ製造方法
WO2012173416A2 (en) * 2011-06-15 2012-12-20 Seoul Opto Device Co., Ltd. Semiconductor light emitting device and method of menufacturing the same
JP2013118413A (ja) * 2013-03-13 2013-06-13 Mitsuboshi Diamond Industrial Co Ltd Ledチップ
WO2013141032A1 (ja) * 2012-03-23 2013-09-26 シャープ株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
JP2013235867A (ja) * 2011-07-26 2013-11-21 Mitsubishi Chemicals Corp 半導体チップの製造方法
JP2013235866A (ja) * 2010-09-02 2013-11-21 Mitsubishi Chemicals Corp 半導体チップの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002192370A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2011040555A (ja) * 2009-08-11 2011-02-24 Disco Abrasive Syst Ltd 発光デバイス
JP2011155067A (ja) * 2010-01-26 2011-08-11 Disco Abrasive Syst Ltd 加工条件決定方法
JP2011181909A (ja) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp 半導体チップ製造方法
JP2013235866A (ja) * 2010-09-02 2013-11-21 Mitsubishi Chemicals Corp 半導体チップの製造方法
WO2012173416A2 (en) * 2011-06-15 2012-12-20 Seoul Opto Device Co., Ltd. Semiconductor light emitting device and method of menufacturing the same
JP2013235867A (ja) * 2011-07-26 2013-11-21 Mitsubishi Chemicals Corp 半導体チップの製造方法
WO2013141032A1 (ja) * 2012-03-23 2013-09-26 シャープ株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
JP2013118413A (ja) * 2013-03-13 2013-06-13 Mitsuboshi Diamond Industrial Co Ltd Ledチップ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022164879A (ja) * 2016-12-16 2022-10-27 日亜化学工業株式会社 発光素子の製造方法
JP7445160B2 (ja) 2016-12-16 2024-03-07 日亜化学工業株式会社 発光素子
US11201447B2 (en) 2017-07-25 2021-12-14 Imra America, Inc. Multi-pulse amplification
WO2019107320A1 (en) * 2017-11-29 2019-06-06 Nichia Corporation Method for producing semiconductor light emitting element
JP2021504933A (ja) * 2017-11-29 2021-02-15 日亜化学工業株式会社 半導体発光素子の製造方法
US11289621B2 (en) 2017-11-29 2022-03-29 Nichia Corporation Method for producing semiconductor light emitting element
JP7222991B2 (ja) 2017-11-29 2023-02-15 日亜化学工業株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP6136908B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
US8860067B2 (en) Semiconductor light emitting device
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP5952922B2 (ja) オプトエレクトロニクス半導体チップ
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
US20110220935A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2015060886A (ja) Iii族窒化物半導体発光素子
KR20080043648A (ko) 수직형 발광 소자의 제조 방법
JP5056799B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2016015467A (ja) 発光素子の製造方法
US20220013690A1 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
JP2011040425A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP5729328B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP7445160B2 (ja) 発光素子
JP6136908B2 (ja) 発光素子の製造方法
JP2013239471A (ja) 発光ダイオード素子の製造方法
US20120319138A1 (en) Semiconductor light emitting device
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP6627728B2 (ja) 発光素子の製造方法
US10388824B2 (en) Method for producing light-emitting device
US9508900B2 (en) Light-emitting device
TW201411883A (zh) 半導體紫外發光元件
US10490694B2 (en) Method for manufacturing light emitting element
TW201725660A (zh) 發光元件及其製造方法
WO2016072326A1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150