JP6902569B2 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6902569B2
JP6902569B2 JP2019078383A JP2019078383A JP6902569B2 JP 6902569 B2 JP6902569 B2 JP 6902569B2 JP 2019078383 A JP2019078383 A JP 2019078383A JP 2019078383 A JP2019078383 A JP 2019078383A JP 6902569 B2 JP6902569 B2 JP 6902569B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
substrate
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019078383A
Other languages
English (en)
Other versions
JP2020177996A (ja
Inventor
紀隆 丹羽
紀隆 丹羽
哲彦 稲津
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72830917&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6902569(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2019078383A priority Critical patent/JP6902569B2/ja
Priority to US16/846,706 priority patent/US11227976B2/en
Priority to TW109112894A priority patent/TWI734445B/zh
Publication of JP2020177996A publication Critical patent/JP2020177996A/ja
Application granted granted Critical
Publication of JP6902569B2 publication Critical patent/JP6902569B2/ja
Priority to US17/533,217 priority patent/US11705538B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
深紫外光用の発光素子は、基板上に順に積層される窒化アルミニウムガリウム（ＡｌＧａＮ）系のｎ型クラッド層、活性層、ｐ型クラッド層を有する。ｎ型クラッド層の一部領域を露出するためにｐ型クラッド層および活性層がエッチングされ、基板に対して傾斜したメサ面が形成される。傾斜したメサ面は、酸化シリコン（ＳｉＯ２）などの保護層で被覆される（例えば、特許文献１参照）。
特開２０１７−２０４５６８号公報
半導体発光素子の表面に信頼性の高い被覆層が設けられることが好ましい。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、半導体発光素子の信頼性を向上させることにある。
本発明のある態様の半導体発光素子は、基板上に設けられるｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層と、ｎ型半導体層上に設けられるＡｌＧａＮ系半導体材料の活性層と、活性層上に設けられるｐ型半導体層と、ｎ型半導体層、活性層およびｐ型半導体層を被覆する誘電体材料の被覆層と、を備える。活性層およびｐ型半導体層のそれぞれは、基板に対して第１角度で傾斜して被覆層で被覆される傾斜面を有する。ｎ型半導体層は、基板に対して第１角度よりも大きい第２角度で傾斜して被覆層で被覆される傾斜面を有する。
この態様によると、発光時に電流が流れるｎ型半導体層、活性層およびｐ型半導体層のそれぞれの傾斜面を被覆する被覆層を設けることで、これらの層の劣化を好適に防ぐことができる。また、ｎ型半導体層の傾斜面を基板に対して垂直にせずに傾斜させることで、被覆層に加わる応力を緩和できる。さらに、ｎ型半導体層の傾斜面の角度を相対的に大きくすることで、ｎ型半導体層上に形成される活性層の面積を相対的に大きくすることができ、基板の単位面積あたりの発光効率を高めることができる。
第１角度は、４０度以上５５度未満であってもよい。第２角度は、５５度以上７０度未満であってもよい。
ｎ型半導体層の第２角度で傾斜する部分の厚さは、活性層およびｐ型半導体層のそれぞれの第１角度で傾斜する部分の厚さの合計よりも大きくてもよい。
基板とｎ型半導体層の間に設けられ、ｎ型不純物濃度が５×１０１７ｃｍ−３以下であるＡｌＧａＮ系半導体材料のベース層をさらに備えてもよい。ベース層は、基板に対して第２角度で傾斜して被覆層で被覆される傾斜面を有してもよい。
被覆層は、ベース層の外周においてベース層と厚み方向に重ならないようにしてもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、基板上にｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層、ＡｌＧａＮ系半導体材料の活性層およびｐ型半導体層を順に形成する工程と、ｐ型半導体層上の一部に基板に対して傾斜した第１側面を有する第１樹脂レジストを形成する工程と、第１樹脂レジストの上からｐ型半導体層および活性層をドライエッチングし、第１樹脂レジストと重ならない領域にあるｎ型半導体層を露出させ、ｐ型半導体層および活性層のそれぞれに基板に対して第１角度となる傾斜面を形成する工程と、ｐ型半導体層、活性層および露出させたｎ型半導体層の上に、基板に対して傾斜した第２側面を有し、第２側面の角度が第１側面の角度よりも大きい第２樹脂レジストを形成する工程と、第２樹脂レジストの上からｎ型半導体層をドライエッチングし、第２樹脂レジストと重ならない領域にあるｎ型半導体層を除去し、ｎ型半導体層に基板に対して第１角度よりも大きい第２角度となる傾斜面を形成する工程と、ｐ型半導体層、活性層およびｎ型半導体層のそれぞれの傾斜面を被覆する誘電体材料の被覆層を形成する工程と、を備える。
この態様によると、発光時に電流が流れるｎ型半導体層、活性層およびｐ型半導体層のそれぞれの傾斜面を被覆する被覆層を設けることで、これらの層の劣化を好適に防ぐことができる。また、ｎ型半導体層の傾斜面を基板に対して垂直にせずに傾斜させることで、被覆層に加わる応力を緩和できる。さらに、ｎ型半導体層の傾斜面の角度を相対的に大きくすることで、ｎ型半導体層上に形成される活性層の面積を相対的に大きくすることができ、基板の単位面積あたりの発光効率を高めることができる。
露出させたｎ型半導体層上にｎ側コンタクト電極を形成する工程と、傾斜面が形成されたｐ型半導体層上にｐ側コンタクト電極を形成する工程と、をさらに備えてもよい。被覆層は、ｎ側コンタクト電極およびｐ側コンタクト電極をさらに被覆するように形成されてもよい。
基板とｎ型半導体層の間にｎ型不純物濃度が５×１０１７ｃｍ−３以下であるＡｌＧａＮ系半導体材料のベース層を形成する工程をさらに備えてもよい。第２樹脂レジストの上からｎ型半導体層をドライエッチングする工程は、第２樹脂レジストと重ならない領域にあるベース層を露出させ、ベース層に基板に対して第２角度となる傾斜面を形成する工程を含んでもよい。被覆層は、露出させたベース層の上面においてベース層の傾斜面の外周を囲うように定められる分離領域を避けて、ベース層の傾斜面をさらに被覆するように形成されてもよい。
分離領域において基板およびベース層を切断して個片化する工程をさらに備えてもよい。
第２樹脂レジストの上からドライエッチングする工程のエッチング深さは、第１樹脂レジストの上からドライエッチングする工程のエッチング深さよりも大きくてもよい。
本発明によれば、半導体発光素子の信頼性を向上できる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 実施の形態に係る半導体発光素子の構成を概略的に示す上面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施の形態は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成される半導体発光素子であり、いわゆるＤＵＶ−ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施の形態では、特に、中心波長λが約２４０ｎｍ〜３５０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ＜１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、保護層３０と、ｎ側コンタクト電極３２と、ｐ側コンタクト電極３４と、ｎ側パッド電極３６と、ｐ側パッド電極３８と、被覆層４０とを備える。
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。矢印Ａに直交する方向を「径方向」ということがある。
基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア（Ａｌ２Ｏ３）基板である。基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面となる一主面である。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取出面となる一主面である。変形例において、基板２０は、窒化アルミニウム（ＡｌＮ）基板であってもよいし、窒化アルミニウムガリウム（ＡｌＧａＮ）基板であってもよい。
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ−ＡｌＮ；High Temperature AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層を含んでもよい。変形例において、基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
ベース層２２は、シリコン（Ｓｉ）などのｎ型不純物の濃度が５×１０１７ｃｍ−３以下となるよう構成され、ｎ側コンタクト電極３２から活性層２６に向けて電子を注入する際の導電に寄与しないように構成される。つまり、ベース層２２は、後述するｎ型半導体層２４と比べてｎ型不純物濃度が低いために導電率が低い（つまり抵抗率が高い）。
ベース層２２は、第１上面２２ａと、第２上面２２ｂと、傾斜面２２ｄとを有する。第１上面２２ａおよび第２上面２２ｂは、基板２０の第１主面２０ａに実質的に平行な面であり、基板２０の厚み方向（図１の上側）に向いている。第２上面２２ｂは、第１上面２２ａの径方向外側に位置し、第１上面２２ａとは高さが異なっている。基板２０の第１主面２０ａからベース層２２の第２上面２２ｂまでの高さ（または厚み）は、基板２０の第１主面２０ａからベース層２２の第１上面２２ａまでの高さ（または厚み）よりも小さい。傾斜面２２ｄは、第１上面２２ａと第２上面２２ｂの間に設けられ、基板２０の第１主面２０ａに対して第２角度θ２で傾斜している。
ｎ型半導体層２４は、ベース層２２の第１上面２２ａの上に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料層であり、例えば、ｎ型の不純物としてシリコン（Ｓｉ）がドープされるＡｌＧａＮ層である。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように形成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように形成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように形成されることがより望ましい。ｎ型半導体層２４は、１μｍ〜３μｍ程度の厚さを有し、例えば、２μｍ程度の厚さを有する。
ｎ型半導体層２４は、不純物であるシリコン（Ｓｉ）の濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように形成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように形成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように形成されることが好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂと、第１傾斜面２４ｃと、第２傾斜面２４ｄとを有する。第１上面２４ａおよび第２上面２４ｂは、基板２０の第１主面２０ａに実質的に平行な面であり、基板２０の厚み方向（図１の上側）に向いている。第１上面２４ａおよび第２上面２４ｂは、互いに高さが異なり、基板２０から第１上面２４ａまでの高さは、基板２０から第２上面２４ｂまでの高さよりも大きい。第１傾斜面２４ｃは、第１上面２４ａの径方向外側を囲うように設けられ、基板２０の第１主面２０ａに対して第１角度θ１で傾斜している。第２傾斜面２４ｄは、第２上面２４ｂの径方向外側を囲うように設けられ、基板２０の第１主面２０ａに対して第２角度θ２で傾斜している。
活性層２６は、ｎ型半導体層２４の第１上面２４ａの上に設けられる。活性層２６は、ＡｌＧａＮ系半導体材料で構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３１０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。活性層２６は、基板２０の第１主面２０ａに対して第１角度θ１で傾斜する傾斜面２６ｃを有する。活性層２６の厚さは、例えば１００ｎｍ以下または５０ｎｍ以下である。
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料で形成される障壁層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層の積層体で構成される。活性層２６は、例えば、ｎ型半導体層２４と直接接触する第１障壁層と、第１障壁層の上に設けられる第１井戸層とを含む。第１障壁層と第１井戸層の間に、井戸層および障壁層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層は、１ｎｍ〜２０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜１０ｎｍ程度の厚さを有する。
活性層２６は、ｐ型半導体層２８と直接接触する電子ブロック層をさらに含んでもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料層であり、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、実質的にＧａＮを含まないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層は、１ｎｍ〜１０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜５ｎｍ程度の厚さを有する。
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層である。ｐ型半導体層２８は、３００ｎｍ〜７００ｎｍ程度の厚さを有し、例えば、４００ｎｍ〜６００ｎｍ程度の厚さを有する。ｐ型半導体層２８は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料で形成されてもよい。ｐ型半導体層２８は、基板２０の第１主面２０ａに対して第１角度θ１で傾斜する傾斜面２８ｃを有する。
保護層３０は、ｐ型半導体層２８の上に設けられる。保護層３０は、酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯＮ）で構成される。保護層３０の厚みは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下とすることができる。保護層３０は、上面３０ａと、傾斜面３０ｃとを有する。傾斜面３０ｃは、基板２０の第１主面２０ａに対して第１角度θ１で傾斜する。保護層３０には、ｐ側コンタクト電極３４を形成するための第１ｐ側開口４４が設けられる。第１ｐ側開口４４は、ｐ型半導体層２８上に設けられ、保護層３０を貫通してｐ型半導体層２８を露出させるように形成される。
保護層３０は、ｐ型半導体層２８に比べて活性層２６から出力される深紫外光に対する屈折率が低い材料で構成される。ｐ型半導体層２８を構成するＡｌＧａＮ系半導体材料の屈折率は組成比によるが２．１〜２．５６程度である。一方、保護層３０を構成するＳｉＯ２の屈折率は１．４程度であり、ＳｉＯＮの屈折率は１．４〜２．１程度である。低屈折率の保護層３０を設けることで、ｐ型半導体層２８と保護層３０の界面で活性層２６からの紫外光のより多くを全反射させ、光取出面である基板２０の第２主面２０ｂに向かわせることができる。特に、酸化シリコン（ＳｉＯ２）はｐ型半導体層２８との屈折率差が大きいため、反射特性をより高めることができる。
ｎ側コンタクト電極３２は、ｎ型半導体層２４の第２上面２４ｂの上に設けられる。ｎ側コンタクト電極３２は、活性層２６が設けられる第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる。ｎ側コンタクト電極３２は、ｎ型半導体層２４に直接接触するチタン（Ｔｉ）層と、Ｔｉ層に直接接触するアルミニウム（Ａｌ）層とを含む。Ｔｉ層の厚さは１ｎｍ〜１０ｎｍ程度であり、５ｎｍ以下であることが好ましく、２ｎｍ以下であることがより好ましい。Ｔｉ層の厚さを小さくすることで、ｎ型半導体層２４から見たときのｎ側コンタクト電極３２の紫外光反射率を高めることができる。Ａｌ層の厚さは１００ｎｍ〜１０００ｎｍ程度であり、２００ｎｍ以上であることが好ましく、３００ｎｍ以上であることがより好ましい。Ａｌ層の厚さを大きくすることで、ｎ側コンタクト電極３２の紫外光反射率を高めることができる。ｎ側コンタクト電極３２は、ｎ型半導体層２４からの紫外光を反射させて基板２０の第２主面２０ｂに向かわせる反射電極として機能する。ｎ側コンタクト電極３２には、紫外光反射率の低下の要因となりうる金（Ａｕ）が含まれないことが好ましい。
ｐ側コンタクト電極３４は、ｐ型半導体層２８の上に設けられる。ｐ側コンタクト電極３４は、保護層３０を貫通する第１ｐ側開口４４を通じてｐ型半導体層２８と直接接触する。ｐ側コンタクト電極３４は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）などの透明導電性酸化物（ＴＣＯ）により構成される。ｐ側コンタクト電極３４の厚さは２０ｎｍ〜５００ｎｍ程度であり、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。
ｎ側パッド電極３６およびｐ側パッド電極３８（総称してパッド電極ともいう）は、半導体発光素子１０をパッケージ基板などに実装する際にボンディング接合される部分である。ｎ側パッド電極３６は、ｎ側コンタクト電極３２の上に設けられ、被覆層４０を貫通するｎ側開口４６を通じてｎ側コンタクト電極３２と電気的に接続される。ｐ側パッド電極３８は、ｐ側コンタクト電極３４の上に設けられ、被覆層４０を貫通する第２ｐ側開口４８を通じてｐ側コンタクト電極３４と電気的に接続される。
パッド電極３６，３８は、耐腐食性の観点から金（Ａｕ）を含むように構成され、例えば、ニッケル（Ｎｉ）／Ａｕ、チタン（Ｔｉ）／ＡｕまたはＴｉ／白金（Ｐｔ）／Ａｕの積層構造で構成される。パッド電極３６，３８が金錫（ＡｕＳｎ）で接合される場合、金属接合材となるＡｕＳｎ層をパッド電極３６，３８が含んでもよい。
被覆層４０は、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）などの誘電体材料で構成される。被覆層４０は、一例においてＳｉＯ２で構成される。被覆層４０の厚みは、例えば１００ｎｍ以上であり、２００ｎｍ以上、３００ｎｍ以上または５００ｎｍ以上である。被覆層４０の厚さは、例えば２μｍ以下、１μｍ以下または８００ｎｍ以下である。被覆層４０の厚みを大きくすることで、基板２０の第１主面２０ａの上に形成される各層の表面を好適に被覆できる。
被覆層４０は、半導体発光素子１０の第１メサ面１２および第２メサ面１４を少なくとも被覆する。第１メサ面１２は、基板２０に対して第１角度θ１で傾斜し、ｎ型半導体層２４の第１傾斜面２４ｃ、活性層２６の傾斜面２６ｃ、ｐ型半導体層２８の傾斜面２８ｃおよび保護層３０の傾斜面３０ｃで構成される。第２メサ面１４は、基板２０に対して第２角度θ２で傾斜し、ｎ型半導体層２４の第２傾斜面２４ｄおよびベース層２２の傾斜面２２ｄで構成される。
第１メサ面１２が傾斜する第１角度θ１は、４０度以上５５度未満であり、例えば４５度〜５０度程度である。第２メサ面１４が傾斜する第２角度θ２は、第１角度θ１よりも大きく、５５度以上７０度未満であり、例えば６０度〜６５度程度である。第２メサ面１４が形成される部分の厚みｔ２は、第１メサ面１２が形成される部分の厚みｔ１よりも大きい。第２メサ面１４が形成される部分の厚みｔ２は、ｎ型半導体層２４の厚みとほぼ同じであり、例えば１μｍ〜３μｍ程度である。第１メサ面１２が形成される部分の厚みｔ１は、活性層２６、ｐ型半導体層２８および保護層３０の厚みの合計とほぼ同じであり、例えば０．５μｍ〜１．５μｍ程度である。
被覆層４０は、ｎ型半導体層２４の第２上面２４ｂと、保護層３０の上面３０ａと、ｎ側コンタクト電極３２と、ｐ側コンタクト電極３４とをさらに被覆する。被覆層４０は、ベース層２２の第２上面２２ｂの一部である第４領域Ｗ４をさらに被覆する。なお、被覆層４０は、半導体発光素子１０の径方向の最外側の第５領域Ｗ５には設けられていない。したがって、被覆層４０は、ベース層２２の外周においてベース層２２と厚み方向に重ならないように設けられる。
図２は、実施の形態に係る半導体発光素子１０の構成を概略的に示す上面図である。上述の図１は、図２のＢ−Ｂ線断面に相当する。第１領域Ｗ１は、第１メサ面１２の外周１２ａよりも内側の領域である。第１領域Ｗ１では、ｐ側パッド電極３８を除く全体が被覆層４０により被覆される。第２領域Ｗ２は、ｎ型半導体層２４の第２上面２４ｂが占める領域である。第２領域Ｗ２では、ｎ側パッド電極３６を除く全体が被覆層４０により被覆される。第３領域Ｗ３は、第２メサ面１４が占める領域であり、第３領域Ｗ３の全体が被覆層４０により被覆される。
第４領域Ｗ４は、第２メサ面１４の外周１４ａに隣接する枠状領域であり、ベース層２２の第２上面２２ｂのうち被覆層４０により被覆される領域である。第５領域Ｗ５は、ベース層２２の第２上面２２ｂのうち被覆層４０により被覆されていない枠状領域である。図２の平面視において、被覆層４０が設けられていない第５領域Ｗ５は、被覆層４０の外周４０ａの全周にわたって設けられる。被覆層４０の外周４０ａは、ベース層２２の外周２２ｅよりも内側に位置する。ベース層２２の外周２２ｅと被覆層４０の外周４０ａの間には、被覆層４０と重ならない外周面２２ｃを設けるためのクリアランスが存在する。
つづいて、半導体発光素子１０の製造方法について説明する。図３〜図１３は、半導体発光素子１０の製造工程を概略的に示す図であり、１枚の基板から２個の半導体発光素子１０を製造する工程を示す。図３において、まず、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、保護層３０が順に形成される。
基板２０は、サファイア（Ａｌ２Ｏ３）基板であり、ＡｌＧａＮ系半導体材料を形成するための成長基板である。例えば、サファイア基板の（０００１）面上にベース層２２が形成される。ベース層２２は、例えば、高温成長させたＡｌＮ（ＨＴ−ＡｌＮ）層と、アンドープのＡｌＧａＮ（ｕ−ＡｌＧａＮ）層とを含む。ｎ型半導体層２４、活性層２６、およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料で形成される層であり、有機金属化学気相成長（ＭＯＶＰＥ）法や、分子線エピタキシ（ＭＢＥ）法などの周知のエピタキシャル成長法を用いて形成できる。保護層３０は、ＳｉＯ２またはＳｉＯＮで構成され、化学気相成長（ＣＶＤ）法などの周知の技術を用いて形成できる。
次に、図４に示すように、保護層３０の上に第１樹脂レジスト５１が形成される。第１樹脂レジスト５１は、図１の第１メサ面１２を形成するためのエッチングマスクである。第１樹脂レジスト５１は、図１の第１領域Ｗ１に対応する領域Ｗ１１，Ｗ１２に設けられる。第１樹脂レジスト５１の第１側面５１ｃは、基板２０に対して所定の傾斜角θａで傾斜している。第１樹脂レジスト５１の第１側面５１ｃの傾斜角θａは、後続するエッチング工程において第１角度θ１の第１メサ面１２が形成されるように設定される。
第１樹脂レジスト５１の第１側面５１ｃの傾斜角θａは、レジスト樹脂のポストベーク温度を制御することで調整可能である。例えば、レジスト樹脂のポストベーク温度を低くすることで第１側面５１ｃの傾斜角θａを大きくすることができ、レジスト樹脂のポストベーク温度を高くすることで第１側面５１ｃの傾斜角θａを小さくできる。例えば、ポストベーク温度を１００℃〜２００℃の間で調整することにより、第１樹脂レジスト５１の第１側面５１ｃの傾斜角θａを８０度〜２０度の間で設定できる。
次に、図５に示すように、第１樹脂レジスト５１の上から保護層３０、ｐ型半導体層２８および活性層２６をドライエッチングすることで、第１樹脂レジスト５１と重ならない第７領域Ｗ７（つまり、Ｗ１１，Ｗ１２とは異なる領域）にあるｎ型半導体層２４を露出させる。これにより、ｎ型半導体層２４の第２上面２４ｂが形成される。また、第１樹脂レジスト５１と重なる領域Ｗ１１，Ｗ１２において、第１角度θ１で傾斜する第１メサ面１２が形成される。第１メサ面１２は、ｎ型半導体層２４の第１傾斜面２４ｃ、活性層２６の傾斜面２６ｃ、ｐ型半導体層２８の傾斜面２８ｃおよび保護層３０の傾斜面３０ｃにより構成される。第１メサ面１２を形成する工程では、例えば、エッチングガスのプラズマ化による反応性イオンエッチングを用いることができ、例えば、誘導結合型プラズマ（ＩＣＰ；Inductive Coupled Plasma）エッチングを用いることができる。第１メサ面１２を形成するために第１樹脂レジスト５１の上からドライエッチングする工程のエッチング深さｔ１は、例えば０．５μｍ〜１．５μｍ程度である。
次に、図６に示すように、ｎ型半導体層２４の第２上面２４ｂの上にｎ側コンタクト電極３２を形成する。ｎ側コンタクト電極３２は、図１の第２領域Ｗ２に対応する領域Ｗ２１，Ｗ２２に形成される。ｎ側コンタクト電極３２は、ｎ型半導体層２４の第２上面２４ｂの上にＴｉ層を形成し、次にＴｉ層の上にＡｌ層を形成することで形成できる。ｎ側コンタクト電極３２のＴｉ層およびＡｌ層は、スパッタリング法により形成することが好ましい。これらの層を電子ビーム（ＥＢ）蒸着法で形成することもできるが、スパッタリング法を用いることで膜密度の低い金属層を形成でき、相対的に低いアニール温度でより優れたコンタクト抵抗を実現できる。
次に、ｎ側コンタクト電極３２にアニール処理を施す。ｎ側コンタクト電極３２のアニール処理は、Ａｌの融点（約６６０℃）未満の温度で実行され、５６０℃以上６５０℃以下の温度でアニールすることが好ましい。Ａｌ層の膜密度を２．７ｇ／ｃｍ３未満とし、アニール温度を５６０℃以上６５０℃以下とすることで、ｎ側コンタクト電極３２のコンタクト抵抗を０．１Ω・ｃｍ２以下にすることができる。また、アニール温度を５６０℃以上６５０℃以下とすることで、アニール後のｎ側コンタクト電極３２の平坦性を高め、紫外光反射率を３０％以上にすることができる。さらに、Ａｌの融点未満の温度でアニールすることにより、１分以上のアニール処理、例えば、５分〜３０分程度のアニール処理をしても好適なコンタクト抵抗が得られる。一枚の基板上に複数の素子部分が形成される場合、アニール時間を長く（１分以上に）することでアニール時の基板内の温度均一性を高め、特性のばらつきの少ない半導体発光素子を複数同時形成できる。
次に、図７に示すように、保護層３０の一部を除去して第１ｐ側開口４４を形成し、第１ｐ側開口４４においてｐ側コンタクト電極３４を形成する。第１ｐ側開口４４は、保護層３０を貫通するように形成され、第１ｐ側開口４４にてｐ型半導体層２８が露出するように保護層３０が除去される。保護層３０は、ウェットエッチングにより除去されることが好ましい。保護層３０は、例えば、フッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）の混合液であるバッファードフッ酸（ＢＨＦ）を用いて除去できる。保護層３０をウェットエッチングすることで、ドライエッチングする場合に比べて、保護層３０の除去後に露出するｐ型半導体層２８へのダメージ影響を低減できる。ｐ側コンタクト電極３４は、第１ｐ側開口４４にて露出するｐ型半導体層２８に直接接触するように形成される。ｐ側コンタクト電極３４は、例えばＩＴＯ層であり、スパッタリング法または電子ビーム（ＥＢ）蒸着法で形成できる。
次に、図８に示すように、第２樹脂レジスト５２が形成される。第２樹脂レジスト５２は、第２メサ面１４を形成するためのエッチングマスクである。第２樹脂レジスト５２は、図１の第６領域Ｗ６に対応する領域Ｗ６１，Ｗ６２に形成される。第６領域Ｗ６は、第１領域Ｗ１、第２領域Ｗ２および第３領域Ｗ３の合計に相当する範囲であり、図２に示される第２メサ面１４の外周１４ａよりも内側の領域である。第２樹脂レジスト５２は、ｎ型半導体層２４の第２上面２４ｂ、活性層２６、ｐ型半導体層２８、保護層３０、ｎ側コンタクト電極３２およびｐ側コンタクト電極３４の上に設けられる。
第２樹脂レジスト５２の第２側面５２ｃは、基板２０に対して所定の傾斜角θｂで傾斜している。第２樹脂レジスト５２の第２側面５２ｃの傾斜角θｂは、後続するエッチング工程において第２角度θ２の第２メサ面１４が形成されるように設定される。第２樹脂レジスト５２の第２側面５２ｃの傾斜角θｂは、第１樹脂レジスト５１の第１側面５１ｃの傾斜角θａよりも大きい。例えば、第２樹脂レジスト５２のポストベーク温度を第１樹脂レジスト５１よりもポストベーク温度を低くすることで、相対的に大きい傾斜角θｂの第２側面５２ｃを有する第２樹脂レジスト５２を形成できる。
次に、図９に示すように、第２樹脂レジスト５２の上からｎ型半導体層２４をドライエッチングすることで、第２樹脂レジスト５２と重ならない第８領域Ｗ８（つまり、Ｗ６１，Ｗ６２とは異なる領域）にあるベース層２２を露出させる。これにより、ベース層２２の第２上面２２ｂが形成される。また、第２樹脂レジスト５２と重なる領域Ｗ６１，Ｗ６２において第２角度θ２で傾斜する第２メサ面１４が形成される。第２メサ面１４は、ベース層２２の傾斜面２２ｄおよびｎ型半導体層２４の第２傾斜面２４ｄにより構成される。第２メサ面１４が形成される領域Ｗ３１，Ｗ３２は、図１の第３領域Ｗ３に対応し、活性層２６が設けられる第１領域Ｗ１（Ｗ１１，Ｗ１２）およびｎ側コンタクト電極３２が設けられる第２領域Ｗ２（Ｗ２１，Ｗ２２）とは異なる領域である。第２メサ面１４が形成される領域Ｗ３１，Ｗ３２は、第２樹脂レジスト５２と重なる領域Ｗ６１，Ｗ６２の内側であって領域Ｗ６１，Ｗ６２の外周に隣接する枠状領域である。
第２メサ面１４を形成する工程では、第１メサ面１２を形成する工程と同様、例えば、エッチングガスのプラズマ化による反応性イオンエッチングを用いることができ、例えば、誘導結合型プラズマ（ＩＣＰ；Inductive Coupled Plasma）エッチングを用いることができる。第２メサ面１４を形成するために第２樹脂レジスト５２の上からドライエッチングする工程のエッチング深さｔ２は、例えば１μｍ〜３μｍ程度である。第２メサ面１４を形成するためのエッチング深さｔ２は、第１メサ面１２を形成するためのエッチング深さｔ１よりも大きい。
次に、図１０に示すように、ベース層２２の第２上面２２ｂの一部に第３樹脂レジスト５３を形成し、第３樹脂レジスト５３をマスクとして被覆層４０を形成する。第３樹脂レジスト５３は、図１の第４領域Ｗ４に対応する領域Ｗ４１，Ｗ４２を避けた第９領域Ｗ９に設けられる。第９領域Ｗ９は、基板２０を切断してダイに個片化するための分離領域である。図１１は、第３樹脂レジスト５３が形成される第９領域Ｗ９を示す上面図であり、図１０は、図１１のＣ−Ｃ線断面に相当する。なお、図１１は、被覆層４０の形成前の状態を示す。第３樹脂レジスト５３は、第２メサ面１４の外周１４ａに隣接する枠状の領域Ｗ４１，Ｗ４２を避けて、第２メサ面１４の外周１４ａを取り囲むように形成される。なお、第３樹脂レジスト５３は、樹脂ではなく、金属で構成されるメタルマスクであってもよい。
図１０に示されるように、被覆層４０は、第３樹脂レジスト５３が設けられる第９領域Ｗ９を除く全体に形成される。被覆層４０は、図１の第４領域Ｗ４に対応する領域Ｗ４１，Ｗ４２と、図１の第６領域Ｗ６に対応する領域Ｗ６１，Ｗ６２とに形成される。被覆層４０は、第１メサ面１２および第２メサ面１４を被覆するとともに、ｎ側コンタクト電極３２およびｐ側コンタクト電極３４を被覆する。被覆層４０の形成後、第３樹脂レジスト５３が除去される。
次に、図１２に示されるように、被覆層４０の一部を除去して被覆層４０を貫通するｎ側開口４６および第２ｐ側開口４８を形成し、ｎ側パッド電極３６およびｐ側パッド電極３８を形成する。ｎ側開口４６および第２ｐ側開口４８は、被覆層４０をドライエッチングすることにより形成できる。パッド電極３６，３８は、例えばＮｉ層またはＴｉ層を堆積し、その上にＡｕ層を堆積することで形成できる。Ａｕ層の上にさらに別の金属層が設けられてもよく、例えば、Ｓｎ層、ＡｕＳｎ層、Ｓｎ／Ａｕの積層構造を形成してもよい。
次に、図１３に示されるように、第９領域（分離領域）Ｗ９において破線６４に沿って基板２０およびベース層２２を切断することによりダイに個片化される。基板２０およびベース層２２を切断する工程の一例では、まず、基板２０の第２主面２０ｂから第９領域Ｗ９にレーザを照射し、基板２０の切断を補助するための改質部を基板２０の内部に形成する。その後、ベース層２２の上から基板２０に向けてブレードを押し込むことで、ベース層２２と基板２０を切断する。切断後の第９領域Ｗ９は、図１の第５領域Ｗ５に対応する。以上の工程により、図１に示す半導体発光素子１０ができあがる。
以下、本実施の形態が奏する効果について説明する。本実施の形態では、活性層２６から水平方向に出射される深紫外光を第１角度θ１で傾斜する第１メサ面１２で反射させ、基板２０の第２主面２０ｂに向かわせることで光取出効率を高めることができる。特に、活性層２６の傾斜面２６ｃが傾斜する第１角度θ１を４０度以上５５度未満とすることで、光取出効率をより好適に高めることができる。
本実施の形態では、厚みの大きい第２メサ面１４を基板２０に対して垂直に形成せずに第２角度θ２で傾斜させることで、第２メサ面１４を被覆する被覆層４０に加わる応力を緩和し、被覆層４０の損傷を防ぐことができる。本発明者らの知見によれば、第２メサ面１４の第２角度θ２を７０度以上とした場合、被覆層４０の外周４０ａ付近において被覆層４０の割れや剥がれが発生しやすくなることが分かっている。本実施の形態において、第２メサ面１４の第２角度θ２を７０度未満とすることで、被覆層４０の損傷を抑制でき、半導体発光素子１０の発光時に電流が流れるｎ型半導体層２４、活性層２６およびｐ型半導体層２８を好適に封止できる。これにより、半導体発光素子１０の信頼性を高めることができる。
本実施の形態では、第１メサ面１２が傾斜する第１角度θ１よりも第２メサ面１４が傾斜する第２角度θ２を大きくすることで、ｎ型半導体層２４の第２上面２４ｂの面積を大きくすることができる。これにより、活性層２６が占める面積やｎ側コンタクト電極３２が占める面積を大きくすることができ、基板２０の単位面積あたりの発光効率をより高めることができる。
本実施の形態では、ベース層２２の第２上面２２ｂが露出するまで第２メサ面１４を形成することで、ｎ型半導体層２４の露出する表面全体（第２上面２４ｂ、第１傾斜面２４ｃおよび第２傾斜面２４ｄ）を被覆層４０で被覆できる。これにより、半導体発光素子１０の使用に伴うｎ型半導体層２４の劣化を抑制し、発光効率の低下を好適に防止できる。
本実施の形態では、ベース層２２の外周において被覆層４０がベース層２２と厚み方向に重ならないようにし、ベース層２２の外周面２２ｃを露出させることで、基板２０の切断工程において被覆層４０が損傷することを好適に防止できる。仮に、ベース層２２の外周まで被覆層４０を設けると、図１３の分離工程において被覆層４０も一緒に切断しなければならず、被覆層４０の切断時に被覆層４０の外周において割れや剥がれが生じるやすくなる。本実施の形態によれば、ダイに個片化する際に被覆層４０が切断されないため、信頼性の高い被覆層４０を提供できる。
以上、本発明を実施例にもとづいて説明した。本発明は上述の実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
１０…半導体発光素子、１２…第１メサ面、１４…第２メサ面、２０…基板、２２…ベース層、２２ｄ…傾斜面、２４…ｎ型半導体層、２４ａ…第１上面、２４ｂ…第２上面、２４ｃ…第１傾斜面、２４ｄ…第２傾斜面、２６…活性層、２６ｃ…傾斜面、２８…ｐ型半導体層、２８ｃ…傾斜面、３０ａ…上面、３０ｃ…傾斜面、３２…ｎ側コンタクト電極、３４…ｐ側コンタクト電極、３６…ｎ側パッド電極、３８…ｐ側パッド電極、４０…被覆層、５１…第１樹脂レジスト、５２…第２樹脂レジスト。

Claims (10)

  1. 基板上に設けられるｎ型不純物濃度が５×１０ １７ ｃｍ −３ 以下であるＡｌＧａＮ系半導体材料のベース層と、
    前記ベース層上に設けられるｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層と、
    前記ｎ型半導体層上に設けられるＡｌＧａＮ系半導体材料の活性層と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｎ型半導体層、前記活性層および前記ｐ型半導体層を被覆する誘電体材料の被覆層と、を備え、
    前記活性層および前記ｐ型半導体層のそれぞれは、前記基板に対して第１角度で傾斜して前記被覆層で被覆される傾斜面を有し、
    前記ｎ型半導体層および前記ベース層は、前記基板に対して前記第１角度よりも大きい第２角度で傾斜して前記被覆層で被覆される傾斜面を有することを特徴とする半導体発光素子。
  2. 前記被覆層は、前記ベース層の外周において前記ベース層と厚み方向に重ならないことを特徴とする請求項１に記載の半導体発光素子。
  3. 基板上に設けられるｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層と、
    前記ｎ型半導体層上に設けられるＡｌＧａＮ系半導体材料の活性層と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｎ型半導体層、前記活性層および前記ｐ型半導体層を被覆する誘電体材料の被覆層と、を備え、
    前記活性層および前記ｐ型半導体層のそれぞれは、前記基板に対して第１角度で傾斜して前記被覆層で被覆される傾斜面を有し、
    前記ｎ型半導体層は、前記基板に対して前記第１角度よりも大きい第２角度で傾斜して前記被覆層で被覆される傾斜面を有し、
    前記活性層の前記被覆層で被覆される表面の全体が前記基板に対して前記第１角度で傾斜することを特徴とする半導体発光素子。
  4. 前記第１角度は、４０度以上５５度未満であり、前記第２角度は、５５度以上７０度未満であることを特徴とする請求項１から３のいずれか一項に記載の半導体発光素子。
  5. 前記ｎ型半導体層の前記第２角度で傾斜する部分の厚さは、前記活性層および前記ｐ型半導体層のそれぞれの前記第１角度で傾斜する部分の厚さの合計よりも大きいことを特徴とする請求項１から４のいずれか一項に記載の半導体発光素子。
  6. 基板上にｎ型不純物濃度が５×１０ １７ ｃｍ −３ 以下であるＡｌＧａＮ系半導体材料のベース層、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層、ＡｌＧａＮ系半導体材料の活性層およびｐ型半導体層を順に形成する工程と、
    前記ｐ型半導体層上の一部に前記基板に対して傾斜した第１側面を有する第１樹脂レジストを形成する工程と、
    前記第１樹脂レジストの上から前記ｐ型半導体層および前記活性層をドライエッチングし、前記第１樹脂レジストと重ならない領域にある前記ｎ型半導体層を露出させ、前記ｐ型半導体層および前記活性層のそれぞれに前記基板に対して第１角度となる傾斜面を形成する工程と、
    前記ｐ型半導体層、前記活性層および前記露出させた前記ｎ型半導体層の上に、前記基板に対して傾斜した第２側面を有し、前記第２側面の角度が前記第１側面の角度よりも大きい第２樹脂レジストを形成する工程と、
    前記第２樹脂レジストの上から前記ｎ型半導体層および前記ベース層をドライエッチングし、前記第２樹脂レジストと重ならない領域にある前記ｎ型半導体層を除去し、前記第２樹脂レジストと重ならない領域にある前記ベース層を露出させ、前記ｎ型半導体層および前記ベース層に前記基板に対して前記第１角度よりも大きい第２角度となる傾斜面を形成する工程と、
    前記露出させた前記ベース層の上面において前記ベース層の前記傾斜面の外周を囲うように定められる分離領域を避けて、前記ｐ型半導体層、前記活性層、前記ｎ型半導体層および前記ベース層のそれぞれの前記傾斜面を被覆する誘電体材料の被覆層を形成する工程と、を備えることを特徴とする半導体発光素子の製造方法。
  7. 前記分離領域において前記基板および前記ベース層を切断して個片化する工程をさらに備えることを特徴とする請求項６に記載の半導体発光素子の製造方法。
  8. 基板上にｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料のｎ型半導体層、ＡｌＧａＮ系半導体材料の活性層およびｐ型半導体層を順に形成する工程と、
    前記ｐ型半導体層上の一部に前記基板に対して傾斜した第１側面を有する第１樹脂レジストを形成する工程と、
    前記第１樹脂レジストの上から前記ｐ型半導体層および前記活性層をドライエッチングし、前記第１樹脂レジストと重ならない領域にある前記ｎ型半導体層を露出させ、前記ｐ型半導体層および前記活性層のそれぞれに前記基板に対して第１角度となる傾斜面を形成する工程と、
    前記ｐ型半導体層、前記活性層および前記露出させた前記ｎ型半導体層の上に、前記基板に対して傾斜した第２側面を有し、前記第２側面の角度が前記第１側面の角度よりも大きい第２樹脂レジストを形成する工程と、
    前記第２樹脂レジストの上から前記ｎ型半導体層をドライエッチングし、前記第２樹脂レジストと重ならない領域にある前記ｎ型半導体層を除去し、前記ｎ型半導体層に前記基板に対して前記第１角度よりも大きい第２角度となる傾斜面を形成する工程と、
    前記ｐ型半導体層、前記活性層および前記ｎ型半導体層のそれぞれの前記傾斜面を被覆する誘電体材料の被覆層を形成する工程と、を備え、
    前記活性層の前記被覆層で被覆される表面の全体が前記基板に対して前記第１角度で傾斜することを特徴とする半導体発光素子の製造方法。
  9. 前記露出させた前記ｎ型半導体層上にｎ側コンタクト電極を形成する工程と、
    前記傾斜面が形成された前記ｐ型半導体層上にｐ側コンタクト電極を形成する工程と、をさらに備え、
    前記被覆層は、前記ｎ側コンタクト電極および前記ｐ側コンタクト電極をさらに被覆するように形成されることを特徴とする請求項６から８のいずれか一項に記載の半導体発光素子の製造方法。
  10. 前記第２樹脂レジストの上からドライエッチングする工程のエッチング深さは、前記第１樹脂レジストの上からドライエッチングする工程のエッチング深さよりも大きいことを特徴とする請求項６から９のいずれか一項に記載の半導体発光素子の製造方法。
JP2019078383A 2019-04-17 2019-04-17 半導体発光素子および半導体発光素子の製造方法 Active JP6902569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019078383A JP6902569B2 (ja) 2019-04-17 2019-04-17 半導体発光素子および半導体発光素子の製造方法
US16/846,706 US11227976B2 (en) 2019-04-17 2020-04-13 Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
TW109112894A TWI734445B (zh) 2019-04-17 2020-04-17 半導體發光元件以及半導體發光元件的製造方法
US17/533,217 US11705538B2 (en) 2019-04-17 2021-11-23 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019078383A JP6902569B2 (ja) 2019-04-17 2019-04-17 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020177996A JP2020177996A (ja) 2020-10-29
JP6902569B2 true JP6902569B2 (ja) 2021-07-14

Family

ID=72830917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019078383A Active JP6902569B2 (ja) 2019-04-17 2019-04-17 半導体発光素子および半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US11227976B2 (ja)
JP (1) JP6902569B2 (ja)
TW (1) TWI734445B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811293B1 (ja) * 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7050250B2 (ja) * 2020-02-07 2022-04-08 日亜化学工業株式会社 発光装置
JP6995227B1 (ja) 2021-01-07 2022-01-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN113725333B (zh) * 2021-07-20 2023-05-09 华灿光电（浙江）有限公司 红光发光二极管芯片及其制备方法
CN114038950A (zh) * 2021-08-09 2022-02-11 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片
JP7295924B2 (ja) * 2021-11-12 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2023104321A1 (en) * 2021-12-10 2023-06-15 Ams-Osram International Gmbh Method of processing an optoelectronic device and optoelectronic device
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN117476826B (zh) * 2023-12-28 2024-04-16 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344015A (ja) 2001-05-17 2002-11-29 Nichia Chem Ind Ltd 窒化物半導体発光素子
US7492801B2 (en) * 2003-11-11 2009-02-17 Sharp Kabushiki Kaisha Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
JP2005286098A (ja) 2004-03-30 2005-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子のおよびその製造方法
KR20060077801A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP2008021705A (ja) * 2006-07-11 2008-01-31 Nec Electronics Corp 自励発振型半導体レーザとその製造方法
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009164506A (ja) * 2008-01-10 2009-07-23 Rohm Co Ltd 半導体発光素子
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
KR20140038785A (ko) 2012-09-21 2014-03-31 서울바이오시스 주식회사 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
JP6553541B2 (ja) * 2016-05-11 2019-07-31 日機装株式会社 深紫外発光素子
KR102528386B1 (ko) * 2017-09-29 2023-05-03 엘지이노텍 주식회사 반도체 소자
KR20180094751A (ko) * 2017-02-16 2018-08-24 엘지이노텍 주식회사 반도체 소자
US11398581B2 (en) * 2017-11-02 2022-07-26 Lg Innotek Co., Ltd. Semiconductor device
JP6570702B1 (ja) * 2018-05-29 2019-09-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
TW202044614A (zh) 2020-12-01
US20220085242A1 (en) 2022-03-17
TWI734445B (zh) 2021-07-21
JP2020177996A (ja) 2020-10-29
US11227976B2 (en) 2022-01-18
US11705538B2 (en) 2023-07-18
US20200335664A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6780083B1 (ja) 半導体発光素子
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US8822976B2 (en) Nitride semiconductor ultraviolet light-emitting element
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
US11387386B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP6839320B1 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2019230459A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20230395765A1 (en) Light-emitting device
TWI583023B (zh) 用於一半導體發光裝置的接觸件
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7023899B2 (ja) 半導体発光素子
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R150 Certificate of patent or registration of utility model

Ref document number: 6902569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157