JP7307662B2 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7307662B2
JP7307662B2 JP2019198541A JP2019198541A JP7307662B2 JP 7307662 B2 JP7307662 B2 JP 7307662B2 JP 2019198541 A JP2019198541 A JP 2019198541A JP 2019198541 A JP2019198541 A JP 2019198541A JP 7307662 B2 JP7307662 B2 JP 7307662B2
Authority
JP
Japan
Prior art keywords
layer
electrode
protective layer
type semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019198541A
Other languages
English (en)
Other versions
JP2021072376A (ja
Inventor
紀隆 丹羽
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2019198541A priority Critical patent/JP7307662B2/ja
Priority to US17/012,973 priority patent/US11626540B2/en
Priority to TW109131211A priority patent/TW202133463A/zh
Publication of JP2021072376A publication Critical patent/JP2021072376A/ja
Priority to US18/118,497 priority patent/US12278312B2/en
Application granted granted Critical
Publication of JP7307662B2 publication Critical patent/JP7307662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｐ型半導体層上にｐ側電極が設けられる。ＧａＮやＡｌＧａＮなどの窒化物半導体を用いる発光素子において、Ｒｈがｐ側電極の材料として選択されることがある。また、ｐ側電極の表面にはＡｌ２Ｏ３などの絶縁膜が形成されることがある（例えば、特許文献１参照）。
特開２０１３－１７１９８２号
Ｒｈなどの白金族材料は、ｐ側電極の表面を被覆する絶縁膜との密着性が低いため、ｐ側電極から絶縁膜が剥離しやすく、発光素子の信頼性の低下につながりうる。
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させることを目的とする。
本発明のある態様の半導体発光素子は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、ｎ型半導体層の第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、ｎ型半導体層の第２上面と接触して設けられるｎ側コンタクト電極と、活性層上に設けられるｐ型半導体層と、ｐ型半導体層の上面と接触し、Ｒｈから構成されるｐ側コンタクト電極と、ｐ側コンタクト電極の上面および側面を被覆し、ＴｉまたはＴｉＮから構成されるｐ側電極被覆層と、ｐ側電極被覆層の上面の一部に設けられる第１ｐ側パッド開口を有し、第１ｐ側パッド開口とは異なる箇所においてｐ側電極被覆層の上面および側面を被覆し、ＳｉＯ２またはＳｉＯＮから構成される第１保護層と、第１ｐ側パッド開口と連通する第２ｐ側パッド開口を有し、第２ｐ側パッド開口とは異なる箇所において第１保護層、ｐ型半導体層の側面および活性層の側面を被覆し、Ａｌ２Ｏ３から構成される第２保護層と、第１ｐ側パッド開口および第２ｐ側パッド開口においてｐ側電極被覆層と接触するｐ側パッド電極と、を備える。
この態様によると、Ｒｈで構成されるｐ側コンタクト電極と第１保護層の間にＴｉまたはＴｉＮで構成されるｐ側電極被覆層を設けることで、ｐ側コンタクト電極に対する第１保護層の密着性を高めることができる。これにより、ｐ側コンタクト電極に対する第１保護層の剥離を防止し、第１保護層および第２保護層による封止機能を維持でき、半導体発光素子の信頼性を高めることができる。
第２保護層は、ｎ型半導体層の第２上面の一部に設けられるｎ側コンタクト開口を有し、ｎ側コンタクト開口とは異なる箇所にてｎ型半導体層の第２上面をさらに被覆してもよい。ｎ側コンタクト電極は、ｎ側コンタクト開口においてｎ型半導体層の第２上面と接触し、ｎ側コンタクト開口の外縁において第２保護層の上に重なってもよい。
ｐ側電極被覆層は、ｐ型半導体層と接触するように設けられてもよい。第１保護層は、ｐ側コンタクト電極およびｐ側電極被覆層が設けられる箇所とは異なる箇所においてｐ型半導体層の上面をさらに被覆してもよい。
ｐ側コンタクト電極上に設けられる第３ｐ側パッド開口およびｎ側コンタクト電極上に設けられるｎ側パッド開口を有し、第３ｐ側パッド開口とは異なる箇所において第２保護層を被覆するとともに、ｎ側パッド開口とは異なる箇所においてｎ側コンタクト電極を被覆し、ＳｉＯ２から構成される第３保護層と、ｎ側パッド開口に設けられるｎ側パッド電極と、をさらに備えてもよい。
ｎ側コンタクト電極の上面および側面を被覆し、第２保護層と接触するＴｉまたＴｉＮで構成されるｎ側電極被覆層をさらに備えてもよい。第３保護層は、ｎ側パッド開口とは異なる箇所においてｎ側電極被覆層を被覆し、ｎ側パッド電極は、ｎ側パッド開口においてｎ側電極被覆層と接触してもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層の第１上面にＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｐ型半導体層の上面と接触し、Ｒｈから構成されるｐ側コンタクト電極を形成する工程と、ｐ側コンタクト電極を被覆し、ＴｉまたはＴｉＮから構成されるｐ側電極被覆層を形成する工程と、ｐ型半導体層の上面を被覆するとともに、ｐ側電極被覆層の上面および側面を被覆し、ＳｉＯ２またはＳｉＯＮから構成される第１保護層を形成する工程と、ｐ側コンタクト電極が形成された領域とは異なる領域において第１保護層、ｐ型半導体層および活性層を除去し、ｎ型半導体層の第２上面を露出させる工程と、第１保護層、ｐ型半導体層の側面および活性層の側面を被覆し、Ａｌ２Ｏ３から構成される第２保護層を形成する工程と、ｎ型半導体層の第２上面と接触するｎ側コンタクト電極を形成する工程と、ｐ側コンタクト電極上の第２保護層を貫通する第２ｐ側パッド開口を形成する工程と、ｐ側コンタクト電極上の第１保護層を貫通し、第２ｐ側パッド開口と連通する第１ｐ側パッド開口を形成する工程と、第１ｐ側パッド開口にて露出するｐ側電極被覆層に接触するｐ側パッド電極を形成する工程と、を備える。
この態様によると、Ｒｈで構成されるｐ側コンタクト電極と第１保護層の間にＴｉまたはＴｉＮで構成されるｐ側電極被覆層を設けることで、ｐ側コンタクト電極に対する第１保護層の密着性を高めることができる。これにより、ｐ側コンタクト電極に対する第１保護層の剥離を防止し、第１保護層および第２保護層による封止機能を維持でき、半導体発光素子の信頼性を高めることができる。また、第１保護層をエッチングして第１ｐ側パッド開口を形成する工程において、ｐ側電極被覆層をエッチングストップ層として機能させることができ、ｐ側コンタクト電極へのダメージを防止できる。その結果、半導体発光素子の信頼性を高めることができる。
第２保護層は、ｎ型半導体層の第２上面をさらに被覆するよう形成され、ｎ型半導体層の第２上面の一部に設けられる第２保護層を貫通するｎ側コンタクト開口を形成する工程をさらに備えてもよい。ｎ側コンタクト電極は、ｎ側コンタクト開口の外縁において第２保護層の上に重なるように形成されてもよい。
第１ｐ側パッド開口の形成後、第１ｐ側パッド開口において露出するｐ側電極被覆層、第２保護層およびｎ側コンタクト電極を被覆し、ＳｉＯ２で構成される第３保護層を形成する工程と、ｐ側コンタクト電極上の第３保護層を貫通する第３ｐ側パッド開口を形成するとともに、ｎ側コンタクト電極上の第３保護層を貫通するｎ側パッド開口を形成する工程と、ｎ側パッド開口にｎ側パッド電極を形成する工程と、をさらに備えてもよい。ｐ側パッド電極は、第３ｐ側パッド開口の形成後に形成されてもよい。
本発明によれば、半導体発光素子の信頼性を向上できる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 別の実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 図１５の半導体発光素子の製造工程を概略的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施の形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施の形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含有する半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
また、ＡｌＮを含有しない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含有しない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｐ側電極被覆層３２と、ｎ側コンタクト電極３４と、ｎ側電極被覆層３６と、ｐ側パッド電極３８ｐと、ｎ側パッド電極３８ｎと、第１保護層４０と、第２保護層４２と、第３保護層４４とを備える。
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。
基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア（Ａｌ２Ｏ３）基板である。基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面となる一主面である。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成されている。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面となる一主面である。なお、基板２０は、ＡｌＮ基板であってもよいし、ＡｌＧａＮ基板であってもよい。基板２０は、第１主面２０ａがパターン化されていない平坦面で構成される通常の基板であってもよい。
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層を含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
ｎ型半導体層２４は、ベース層２２の上に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料層であり、例えば、ｎ型の不純物としてＳｉがドープされるＡｌＧａＮ層である。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように形成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように形成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように形成されることがより望ましい。ｎ型半導体層２４は、１μｍ～３μｍ程度の厚さを有し、例えば、２μｍ程度の厚さを有する。
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように形成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように形成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように形成されることがより好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、具体的には８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂとを有する。第１上面２４ａは、活性層２６が形成される部分である。第２上面２４ｂは、活性層２６が形成されずにｎ側コンタクト電極３４および第２保護層４２が形成される部分である。第１上面２４ａおよび第２上面２４ｂは、互いに高さが異なり、基板２０から第１上面２４ａまでの高さは、基板２０から第２上面２４ｂまでの高さよりも大きい。ここで、第１上面２４ａが位置する領域を「第１領域Ｗ１」と定義し、第２上面２４ｂが位置する領域を「第２領域Ｗ２」と定義する。第２領域Ｗ２は、第１領域Ｗ１に隣接している。
活性層２６は、ｎ型半導体層２４の第１上面２４ａの上に設けられる。活性層２６は、ＡｌＧａＮ系半導体材料で構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料で形成される障壁層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層との積層体で構成される。活性層２６は、例えば、ｎ型半導体層２４と直接接触する第１障壁層と、第１障壁層の上に設けられる第１井戸層とを含む。第１障壁層と第１井戸層の間に、井戸層および障壁層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層は、１ｎｍ～２０ｎｍ程度の厚さを有し、例えば、２ｎｍ～１０ｎｍ程度の厚さを有する。
活性層２６は、ｐ型半導体層２８と直接接触する電子ブロック層をさらに含んでもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料層であり、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層は、１ｎｍ～１０ｎｍ程度の厚さを有し、例えば、２ｎｍ～５ｎｍ程度の厚さを有する。
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、５０ｎｍ～２００ｎｍ程度の厚さを有する。
ｐ型半導体層２８は、複数層で構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と直接接触するように設けられる。ｐ型コンタクト層は、ｐ型クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層の上に設けられ、ｐ側コンタクト電極３０と直接接触するように設けられる。
ｐ型クラッド層は、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｐ型クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型クラッド層は、２０ｎｍ～１００ｎｍ程度の厚さを有し、例えば、３０ｎｍ～７０ｎｍ程度の厚さを有する。
ｐ型クラッド層は、複数層で構成されてもよく、例えば、ｐ型第１クラッド層とｐ型第２クラッド層を有してもよい。ｐ型第１クラッド層は、ｐ型第２クラッド層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と直接接触するように設けられる。ｐ型第１クラッド層のＡｌＮ比率は、４０％以上であり、好ましくは、５０％以上または６０％以上である。ｐ型第２クラッド層は、ｐ型第１クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層であり、ｐ型第１クラッド層とｐ型コンタクト層の間に設けられる。ｐ型第２クラッド層のＡｌＮ比率は、ｐ型コンタクト層のＡｌＮ比率よりも高い。ｐ型第２クラッド層のＡｌＮ比率は、２５％以上であり、好ましくは、４０％以上または５０％以上である。ｐ型第１クラッド層の厚さは、１０ｎｍ～１００ｎｍ程度であり、例えば１５ｎｍ～７０ｎｍ程度である。ｐ型第２クラッド層の厚さは、５ｎｍ～２５ｎｍ程度であり、例えば１０ｎｍ～１５０ｎｍ程度である。
ｐ型コンタクト層は、ｐ側コンタクト電極３０と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように形成される。つまり、ｐ型コンタクト層は、ＡｌＮを含有しないｐ型ＧａＮ系半導体材料で形成されてもよい。ｐ型コンタクト層は、２ｎｍ～３０ｎｍ程度の厚さを有し、例えば、１０ｎｍ～２０ｎｍ程度の厚さを有する。
ｐ側コンタクト電極３０は、ｐ型半導体層２８の上に設けられる。ｐ側コンタクト電極３０は、ｐ型半導体層２８（例えば、ｐ型コンタクト層）とオーミック接触可能であり、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。このような特性の材料は限られているが、例えばロジウム（Ｒｈ）を用いることができる。ｐ側コンタクト電極３０をＲｈ層とすることで、ｐ型半導体層２８とのコンタクト抵抗を１×１０－２Ω・ｃｍ２以下（例えば１×１０－４Ω・ｃｍ２以下）にすることができ、波長２８０ｎｍの紫外光に対して６０％以上（例えば６０％～６５％程度）の反射率を得ることができる。このとき、ｐ側コンタクト電極３０を構成するＲｈ層の厚さは、５０ｎｍ以上または１００ｎｍ以上であることが好ましい。
ｐ側コンタクト電極３０は、第１領域Ｗ１の内側に形成される。ここで、ｐ側コンタクト電極３０が形成される領域を「第３領域Ｗ３」と定義する。ｐ側コンタクト電極３０は、第３領域Ｗ３の全体にわたってｐ型半導体層２８とオーミック接触し、第３領域Ｗ３の全体にわたって深紫外光に対して高反射率となるように構成される。ｐ側コンタクト電極３０は、第３領域Ｗ３の全体にわたって厚さが均一となるように構成されることが好ましい。これにより、ｐ側コンタクト電極３０は、第３領域Ｗ３の全体において、活性層２６からの紫外光を反射させて基板２０の第２主面２０ｂに向かわせる高効率の反射電極として機能するとともに、低抵抗のコンタクト電極として機能できる。
ｐ側電極被覆層３２は、ｐ側コンタクト電極３０を被覆するように設けられる。ｐ側電極被覆層３２は、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂの双方を被覆するように設けられる。ｐ側電極被覆層３２は、ｐ側コンタクト電極３０の外周においてｐ型半導体層２８と接触するように設けられる。ｐ側電極被覆層３２は、ｐ側コンタクト電極３０と第１保護層４０の界面の全体にわたって形成され、ｐ側コンタクト電極３０と第１保護層４０が直接接触しないように形成される。ｐ側電極被覆層３２は、チタン（Ｔｉ）または導電性を有する窒化チタン（ＴｉＮ）で構成される。導電性を有するＴｉＮの導電率は、１×１０－５Ω・ｍ以下であり、例えば４×１０－７Ω・ｍ程度である。ｐ側電極被覆層３２の厚みは、５ｎｍ以上であり、例えば１０ｎｍ～１００ｎｍ程度である。
ｎ側コンタクト電極３４は、ｎ型半導体層２４の第２上面２４ｂの上に設けられる。ｎ側コンタクト電極３４は、活性層２６が設けられる第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる。ｎ側コンタクト電極３４は、第２領域Ｗ２の内側に形成される。ｎ側コンタクト電極３４は、第２保護層４２の上に重なるように設けられ、第２保護層４２を貫通するｎ側コンタクト開口４２ｎにおいてｎ型半導体層２４の第２上面２４ｂと接触する。ここで、ｎ側コンタクト電極３４が形成される領域を「第４領域Ｗ４」と定義し、ｎ側コンタクト電極３４がｎ型半導体層２４と接触する領域を「第５領域Ｗ５」と定義する。第４領域Ｗ４は、第５領域Ｗ５よりも大きく、第４領域Ｗ４の内側に第５領域Ｗ５の全体が収まっている。
ｎ側コンタクト電極３４は、ｎ型半導体層２４とオーミック接触が可能であり、かつ、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。ｎ側コンタクト電極３４は、ｎ型半導体層２４に直接接触するＴｉ層と、Ｔｉ層に直接接触するアルミニウム（Ａｌ）層とを含む。Ｔｉ層の厚さは１ｎｍ～１０ｎｍ程度であり、５ｎｍ以下であることが好ましく、１ｎｍ～２ｎｍであることがより好ましい。Ｔｉ層の厚さを小さくすることで、ｎ型半導体層２４から見たときのｎ側コンタクト電極３４の紫外光反射率を高めることができる。Ａｌ層の厚さは１００ｎｍ～１０００ｎｍ程度であり、２００ｎｍ以上であることが好ましい。Ａｌ層の厚さを大きくすることで、ｎ側コンタクト電極３４の紫外光反射率を高めることができる。
ｎ側コンタクト電極３４は、例えば、第５領域Ｗ５の全体にわたってｎ型半導体層２４とオーミック接触する。ｎ側コンタクト電極３４としてＴｉ／Ａｌ層を用いることで、１×１０－２Ω・ｃｍ２以下（例えば１×１０－３Ω・ｃｍ２以下）のコンタクト抵抗を実現できる。ｎ側コンタクト電極３４は、第４領域Ｗ４の全体にわたって深紫外光に対して高反射率となるように構成される。ｎ側コンタクト電極３４は、Ｔｉの厚みを小さくすることにより、波長２８０ｎｍの紫外光に対して８０％以上（例えば８５％～９０％程度）の反射率を得ることができる。
ｎ側コンタクト電極３４は、第５領域Ｗ５の全体にわたって均一に構成されることが好ましい。言いかえれば、ｎ側コンタクト電極３４を構成するＴｉ層およびＡｌ層は、第５領域Ｗ５の全体にわたって均一の厚みで積層されることが好ましい。これにより、ｎ側コンタクト電極３４は、ｎ型半導体層２４と接触する第５領域Ｗ５の全体において、活性層２６からの紫外光を反射させて基板２０の第２主面２０ｂに向かわせる高効率の反射電極として機能するとともに、低抵抗のコンタクト電極として機能できる。なお、ｎ側コンタクト電極３４は、紫外光反射率の低下の要因となりうる金（Ａｕ）を含有しないことが好ましい。
ｎ側電極被覆層３６は、ｎ側コンタクト電極３４を被覆するように設けられる。ｎ側電極被覆層３６は、ｎ側コンタクト電極３４の上面３４ａおよび側面３４ｂの双方を被覆するように設けられる。ｎ側電極被覆層３６は、ｎ側コンタクト電極３４の外周において第２保護層４２と接触するように設けられる。ｎ側電極被覆層３６は、ｎ側コンタクト電極３４と第３保護層４４の界面の全体にわたって形成され、ｎ側コンタクト電極３４と第３保護層４４が直接接触しないように形成される。ｎ側電極被覆層３６は、ｐ側電極被覆層３２と同様、Ｔｉまたは導電性を有するＴｉＮで構成される。ｎ側電極被覆層３６の厚みは、５ｎｍ以上であり、例えば１０ｎｍ～１００ｎｍ程度である。
ｐ側パッド電極３８ｐおよびｎ側パッド電極３８ｎ（総称してパッド電極ともいう）は、半導体発光素子１０をパッケージ基板などに実装する際にボンディング接合される部分である。ｐ側パッド電極３８ｐは、ｐ側コンタクト電極３０の上に設けられる。ｐ側パッド電極３８ｐは、第１保護層４０、第２保護層４２および第３保護層４４を貫通するｐ側パッド開口４８においてｐ側電極被覆層３２と接触し、ｐ側コンタクト電極３０と電気的に接続される。ｎ側パッド電極３８ｎは、ｎ側コンタクト電極３４の上に設けられる。ｎ側パッド電極３８ｎは、第３保護層４４を貫通するｎ側パッド開口４４ｎにおいてｎ側電極被覆層３６と接触し、ｎ側コンタクト電極３４と電気的に接続される。パッド電極３８ｐ，３８ｎは、第３保護層４４の上に重なるように設けられる。
パッド電極３８ｐ，３８ｎは、耐腐食性の観点からＡｕを含有するように構成され、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造で構成される。パッド電極３８ｐ，３８ｎが金錫（ＡｕＳｎ）で接合される場合、金属接合材となるＡｕＳｎ層をパッド電極３８ｐ，３８ｎが含んでもよい。
第１保護層４０は、ｐ側電極被覆層３２を被覆する。第１保護層４０は、ｐ側電極被覆層３２の上面の一部に設けられる第１ｐ側パッド開口４０ｐを有し、第１ｐ側パッド開口４０ｐとは異なる箇所においてｐ側電極被覆層３２の上面および側面を被覆する。第１保護層４０はさらに、ｐ型半導体層２８の上面２８ａを被覆する。第１保護層４０は、ｐ型半導体層２８の上面２８ａのうちｐ側コンタクト電極３０が形成される第３領域Ｗ３とは異なる領域、つまり、第３領域Ｗ３を除く第１領域Ｗ１の全体を被覆する。したがって、第１保護層４０は、第１ｐ側パッド開口４０ｐを除いて、ｐ側電極被覆層３２の露出面の全体と、ｐ型半導体層２８の上面２８ａの露出部分の全体とを被覆する。第１保護層４０は、酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯＮ）で構成される。第１保護層４０の厚みは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下である。
第１保護層４０は、ｐ型半導体層２８に比べて活性層２６から出力される深紫外光に対する屈折率が低い材料で構成される。ｐ型半導体層２８を構成するＡｌＧａＮ系半導体材料の屈折率は組成比によるが２．１～２．５６程度である。一方、第１保護層４０を構成するＳｉＯ２の屈折率は１．４程度であり、ＳｉＯＮの屈折率は１．４～２．１程度である。低屈折率の第１保護層４０を設けることで、ｐ型半導体層２８と第１保護層４０の界面で活性層２６からの紫外光のより多くを全反射させ、光取出面である基板２０の第２主面２０ｂに向かわせることができる。特に、酸化シリコン（ＳｉＯ２）はｐ型半導体層２８との屈折率差が大きいため、反射特性をより高めることができる。
第１ｐ側パッド開口４０ｐは、ｐ側パッド電極３８ｐを設けるために形成される。第１ｐ側パッド開口４０ｐは、ｐ側コンタクト電極３０の上に設けられ、第１保護層４０を貫通してｐ側電極被覆層３２を露出させる。第１ｐ側パッド開口４０ｐの開口領域は、ｐ側コンタクト電極３０が形成される第３領域Ｗ３よりも小さく、第３領域Ｗ３の内側に収まっている。
第２保護層４２は、第１保護層４０を被覆する。第２保護層４２は、第１ｐ側パッド開口４０ｐと連通する第２ｐ側パッド開口４２ｐを有し、第２ｐ側パッド開口４２ｐとは異なる箇所において第１保護層４０の露出面を被覆する。第２保護層４２は、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８の側面（メサ面４６ともいう）を被覆する。第２保護層４２はさらに、ｎ型半導体層２４の第２上面２４ｂの一部に設けられるｎ側コンタクト開口４２ｎを有し、ｎ側コンタクト開口４２ｎとは異なる箇所にてｎ型半導体層２４の第２上面２４ｂを被覆する。第２保護層４２は、第１領域Ｗ１および第２領域Ｗ２の双方にわたって設けられる。したがって、第２保護層４２は、第２ｐ側パッド開口４２ｐおよびｎ側コンタクト開口４２ｎを除いて、第１保護層４０の露出面、ｐ型半導体層２８の側面、活性層２６の側面およびｎ型半導体層２４の第２上面２４ｂの露出部分の全体を被覆する。第２保護層４２の一部は、第５領域Ｗ５を除く第４領域Ｗ４において、ｎ型半導体層２４の第２上面２４ｂとｎ側コンタクト電極３４の間に挟み込まれている。
第２保護層４２は、酸化アルミニウム（Ａｌ２Ｏ３）で構成される。第２保護層４２の厚みは、１０ｎｍ以上５０ｎｍ以下とすることができ、例えば、２０ｎｍ～３０ｎｍ程度とすることができる。半導体層の上面および側面の実質的に全体をＡｌ２Ｏ３の第２保護層４２で被覆することで、耐湿性に優れた保護機能を提供できる。図１では、メサ面４６が基板２０に対して垂直となるように示されているが、メサ面４６は基板２０に対して所定の傾斜角で傾斜していてもよい。メサ面４６の傾斜角は、例えば、４０度以上５５度未満であってもよい。
第２保護層４２は、膜密度の高い緻密な構造であることが好ましく、例えば原子層堆積（ＡＬＤ；Atomic Layer Deposition）法を用いて形成されることが好ましい。また、第２保護層４２は、水素濃度が低いことが好ましい。第２保護層４２に高濃度の水素（Ｈ）が含まれていると、活性層２６やｐ型半導体層２８に水素が拡散し、これらの半導体層を劣化させる原因となる。水素濃度の低いＡｌ２Ｏ３とするため、酸素原子の供給源として、水（Ｈ２Ｏ）ではなく、酸素ガス（Ｏ２）プラズマやオゾンガス（Ｏ３）を用いることが好ましい。つまり、第２保護層４２は、トリメチルアルミニウム（ＴＭＡ）などの有機アルミニウム化合物と、Ｏ２プラズマまたはＯ３とを原料とするＡＬＤ法により形成されることが好ましい。
ｎ側コンタクト開口４２ｎは、ｎ側コンタクト電極３４を設けるために形成される。ｎ側コンタクト開口４２ｎは、ｎ型半導体層２４の第２上面２４ｂの上に設けられ、第２保護層４２を貫通してｎ型半導体層２４を露出させる。ｎ側コンタクト開口４２ｎの開口領域（第５領域Ｗ５）は、ｎ側コンタクト電極３４が形成される第４領域Ｗ４よりも小さい。したがって、ｎ側コンタクト開口４２ｎの外縁において、第２保護層４２の上にｎ側コンタクト電極３４が重なっている。
第２ｐ側パッド開口４２ｐは、ｐ側パッド電極３８ｐを設けるために形成される。第２ｐ側パッド開口４２ｐは、ｐ側コンタクト電極３０の上に設けられ、第２保護層４２を貫通する。第２ｐ側パッド開口４２ｐは、第１ｐ側パッド開口４０ｐと連通してｐ側電極被覆層３２を露出させる。第２ｐ側パッド開口４２ｐの開口領域は、例えば、ｐ側コンタクト電極３０が形成される第３領域Ｗ３よりも小さく、第１ｐ側パッド開口４０ｐの開口領域よりも大きい。第１ｐ側パッド開口４０ｐの開口領域は、第２ｐ側パッド開口４２ｐの開口領域の内側に収まっている。
第３保護層４４は、第２保護層４２の大部分およびｎ側電極被覆層３６を被覆する。第３保護層４４は、ｐ側コンタクト電極３０の上に設けられる第３ｐ側パッド開口４４ｐを有し、第３ｐ側パッド開口４４ｐとは異なる箇所において第２保護層４２の露出面を被覆する。第３保護層４４はさらに、ｎ側コンタクト電極３４の上に設けられるｎ側パッド開口４４ｎを有し、ｎ側パッド開口４４ｎとは異なる箇所においてｎ側電極被覆層３６の露出面を被覆する。したがって、第３保護層４４は、ｎ側電極被覆層３６の上面および側面を被覆し、ｎ側コンタクト電極３４を被覆するように設けられる。第３保護層４４は、第１領域Ｗ１および第２領域Ｗ２の双方にわたって設けられる。第３保護層４４は、第３ｐ側パッド開口４４ｐおよびｎ側パッド開口４４ｎを除いて、第２保護層４２の露出面の大部分およびｎ側電極被覆層３６の露出面の全体を被覆する。
第３保護層４４は、ＳｉＯ２またはＳｉＯＮで構成される。第３保護層４４の厚さは、２００ｎｍ以上であり、例えば５００ｎｍ～１０００ｎｍ程度である。第３保護層４４の厚さを大きくすることで、半導体層に比べて厚みの大きいｎ側コンタクト電極３４を好適に被覆できる。
第３ｐ側パッド開口４４ｐは、ｐ側パッド電極３８ｐを設けるために形成される。第３ｐ側パッド開口４４ｐは、ｐ側コンタクト電極３０の上に設けられ、第３保護層４４を貫通する。第３ｐ側パッド開口４４ｐは、第１ｐ側パッド開口４０ｐおよび第２ｐ側パッド開口４２ｐと連通してｐ側電極被覆層３２を露出させる。図示する例では、第３ｐ側パッド開口４４ｐの開口領域は、第１ｐ側パッド開口４０ｐや第２ｐ側パッド開口４２ｐの開口領域よりも大きい。第１ｐ側パッド開口４０ｐや第２ｐ側パッド開口４２ｐは、第３ｐ側パッド開口４４ｐの内側に収まっている。なお、第３ｐ側パッド開口４４ｐの開口領域は、第１ｐ側パッド開口４０ｐや第２ｐ側パッド開口４２ｐの開口領域より小さくてもよい。
ｎ側パッド開口４４ｎは、ｎ側パッド電極３８ｎを設けるために形成される。ｎ側パッド開口４４ｎは、ｎ側コンタクト電極３４の上に設けられ、第３保護層４４を貫通してｎ側電極被覆層３６を露出させる。ｎ側パッド開口４４ｎの開口領域は、ｎ側コンタクト電極３４が設けられる第４領域Ｗ４よりも小さい。ｎ側パッド開口４４ｎの開口領域は、ｎ側コンタクト開口４２ｎの開口領域（第５領域Ｗ５）よりも小さくてもよいし、大きくてもよい。
つづいて、半導体発光素子１０の製造方法について説明する。図２～図１４は、半導体発光素子１０の製造工程を概略的に示す図である。図２において、まず、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。活性層２６は、ｎ型半導体層２４の第１上面２４ａに形成される。
基板２０は、パターン化サファイア基板であり、ＡｌＧａＮ系半導体材料を形成するための成長基板である。ベース層２２は、例えば、高温成長させたＡｌＮ（ＨＴ－ＡｌＮ）層と、アンドープのＡｌＧａＮ（ｕ－ＡｌＧａＮ）層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料で形成される層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。
次に、図３に示すように、ｐ型半導体層２８の上に第１マスク５１を形成し、第１マスク５１が設けられていない第１開口６１においてｐ側コンタクト電極３０を形成する。第１マスク５１は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第１マスク５１の第１開口６１は、ｐ側コンタクト電極３０を形成すべき第３領域Ｗ３に位置する。ｐ側コンタクト電極３０は、スパッタリング法や電子ビーム（ＥＢ；Electron Beam）蒸着法で形成することができる。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと直接接触する。ｐ側コンタクト電極３０を形成して第１マスク５１を除去した後、ｐ側コンタクト電極３０にアニール処理が施される。
次に、図４に示すように、ｐ型半導体層２８の上に第２マスク５２を形成し、第２マスク５２が設けられていない第２開口６２においてｐ側電極被覆層３２を形成する。第２マスク５２は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第２マスク５２の第２開口６２は、第３領域Ｗ３よりも少しだけ大きい範囲に形成され、第２開口６２の内側にｐ側コンタクト電極３０が収まるように形成される。ｐ側電極被覆層３２は、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂを被覆し、ｐ型半導体層２８の上面２８ａに接触するように形成される。ｐ側電極被覆層３２は、例えば、反応性スパッタリング法により形成できる。ｐ側電極被覆層３２の形成後、第２マスク５２が除去される。
次に、図５に示すように、ｐ型半導体層２８の上面２８ａを被覆するとともに、ｐ側電極被覆層３２の上面および側面を被覆するように第１保護層４０が形成される。第１保護層４０は、化学気相成長（ＣＶＤ）法などの周知の技術を用いて形成できる。
次に、図６に示すように、第１保護層４０の上に第３マスク５３を形成し、第３マスク５３が設けられていない第３開口６３に位置する第１保護層４０、ｐ型半導体層２８および活性層２６をドライエッチングにより除去する。第３マスク５３は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第３マスク５３は、第１領域Ｗ１のみに形成され、第３開口６３が第２領域Ｗ２に位置する。ドライエッチングは、第２領域Ｗ２においてｎ型半導体層２４の第２上面２４ｂが露出するまで実行される。この工程により、第１領域Ｗ１にメサ面４６を有する活性層２６およびｐ型半導体層２８が形成される。メサ面４６を形成する工程では、塩素系のエッチングガスを用いた反応性イオンエッチングを用いることができ、誘導結合型プラズマ（ＩＣＰ；Inductively Coupled Plasma）エッチングを用いることができる。例えば、エッチングガスとして塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）などの塩素（Ｃｌ）を含む反応性ガスを用いることができる。なお、反応性ガスと不活性ガスを組み合わせてドライエッチングしてもよく、塩素系ガスにアルゴン（Ａｒ）などの希ガスを混合させてもよい。メサ面４６の形成後、第３マスク５３が除去される。
次に、図７に示すように、第１領域Ｗ１および第２領域Ｗ２の双方にわたって第２保護層４２が形成される。第２保護層４２は、第１保護層４０を被覆し、ｐ型半導体層２８の側面、活性層２６の側面およびｎ型半導体層２４の側面（メサ面４６）を被覆し、ｎ型半導体層２４の露出した第２上面２４ｂを被覆する。第１保護層４０は、例えばＴＭＡと、Ｏ２プラズマまたはＯ３とを原料とするＡＬＤ法により形成される。
次に、図８に示すように、第２保護層４２の上に第４マスク５４を形成し、第４マスク５４が設けられていない第４開口６４に位置する第２保護層４２をドライエッチングにより除去する。第４開口６４は、ｎ側コンタクト開口４２ｎが形成されるべき第５領域Ｗ５に位置する。第２保護層４２は、塩素系ガス、または、塩素系ガスと希ガスの混合ガスを用いてドライエッチングすることができる。これにより、第２保護層４２を貫通するｎ側コンタクト開口４２ｎが形成され、ｎ側コンタクト開口４２ｎにおいてｎ型半導体層２４が露出する。ｎ側コンタクト開口４２ｎは、ｎ型半導体層２４の第２上面２４ｂの一部に設けられる。ｎ側コンタクト開口４２ｎの形成後、第４マスク５４が除去される。
次に、図９に示すように、第２保護層４２の上に第５マスク５５を形成し、第５マスク５５が設けられていない第５開口６５においてｎ側コンタクト電極３４を形成する。第５マスク５５は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第５開口６５は、ｎ側コンタクト電極３４が形成されるべき第４領域Ｗ４に位置する。第５開口６５は、ｎ側コンタクト開口４２ｎの開口領域よりも広い。第５開口６５において、まずＴｉ層が形成される。Ｔｉ層は、ｎ側コンタクト開口４２ｎにおいてｎ型半導体層２４と直接接触し、ｎ側コンタクト開口４２ｎの外縁において第２保護層４２の上に重なるように設けられる。次にＴｉ層の上にＡｌ層が形成される。Ｔｉ層およびＡｌ層は、スパッタリング法やＥＢ蒸着法で形成される。
つづいて、第５マスク５５を除去し、ｎ側コンタクト電極３４にアニール処理を施す。ｎ側コンタクト電極３４のアニール処理は、Ａｌの融点（約６６０℃）未満の温度で実行され、例えば５５０℃以上６５０℃以下、好ましくは５６０℃以上６１０℃以下の温度でアニールされる。ｎ側コンタクト電極３４のＡｌ層の膜密度を２．６ｇ／ｃｍ３以上２．７ｇ／ｃｍ３未満とすることで、ｎ側コンタクト電極３４のコンタクト抵抗を１×１０－２Ω・ｃｍ２以下にできる。また、アニール温度をＡｌの融点未満とすることで、アニール後のｎ側コンタクト電極３４の平坦性を高め、紫外光反射率を８０％以上にすることができる。
次に、図１０に示すように、第２保護層４２の上に第６マスク５６を形成し、第６マスク５６が設けられていない第６開口６６においてｎ側電極被覆層３６を形成する。第６マスク５６は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第６マスク５６の第６開口６６は、第４領域Ｗ４よりも少しだけ大きい範囲に形成され、第６開口６６の内側にｎ側コンタクト電極３４が収まるように形成される。ｎ側電極被覆層３６は、ｎ側コンタクト電極３４の上面３４ａおよび側面３４ｂを被覆し、第２保護層４２に接触するように形成される。ｎ側電極被覆層３６は、例えば、反応性スパッタリング法により形成できる。ｎ側電極被覆層３６の形成後、第６マスク５６が除去される。
次に、図１１に示すように、第２保護層４２およびｎ側電極被覆層３６の上に第７マスク５７を形成し、第７マスク５７が設けられていない第７開口６７において第２保護層４２を除去する。第７マスク５７は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第７開口６７は、ｐ側コンタクト電極３０と重なる位置に設けられ、ｐ側コンタクト電極３０が設けられる第３領域Ｗ３よりも狭い範囲に設けられる。第２保護層４２は、塩素系ガス、または、塩素系ガスと希ガスの混合ガスを用いてドライエッチングすることができる。これにより、第２保護層４２を貫通する第２ｐ側パッド開口４２ｐが形成され、第２ｐ側パッド開口４２ｐにおいて第１保護層４０が露出する。このドライエッチング工程において、第１保護層４０の露出部分が所定の深さだけ除去されてもよい。第２ｐ側パッド開口４２ｐの形成後、第７マスク５７が除去される。
次に、図１２に示すように、第１保護層４０、第２保護層４２およびｎ側電極被覆層３６の上に第８マスク５８を形成し、第８マスク５８が設けられていない第８開口６８において第１保護層４０を除去する。第８マスク５８は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第８開口６８は、ｐ側コンタクト電極３０と重なる位置に設けられ、第２ｐ側パッド開口４２ｐよりも狭い範囲に設けられる。第８マスク５８は、第２保護層４２の露出面を完全に被覆するように設けられ、第２ｐ側パッド開口４２ｐにおける第２保護層４２の側壁を被覆して保護するように設けられる。第１保護層４０は、ＣＦ系のエッチングガスを用いてドライエッチングすることができ、例えば、六フッ化エタン（Ｃ２Ｆ６）を用いることができる。これにより、第１保護層４０を貫通する第１ｐ側パッド開口４０ｐが形成され、第１ｐ側パッド開口４０ｐにおいてｐ側電極被覆層３２が露出する。このドライエッチング工程において、ｐ側電極被覆層３２がエッチングストップ層として機能し、ｐ側電極被覆層３２の下のｐ側コンタクト電極３０へのダメージを防ぐことができる。第１ｐ側パッド開口４０ｐの形成後、第８マスク５８が除去される。
次に、図１３に示すように、第２保護層４２およびｎ側電極被覆層３６を被覆するように第３保護層４４を形成する。第３保護層４４は、第１領域Ｗ１および第２領域Ｗ２の双方にわたって形成され、素子構造の上面の全体を被覆するように形成される。第３保護層４４は、第１ｐ側パッド開口４０ｐおよび第２ｐ側パッド開口４２ｐにおいて露出するｐ側電極被覆層３２を被覆するように形成される。したがって、第１ｐ側パッド開口４０ｐおよび第２ｐ側パッド開口４２ｐは、第３保護層４４によって塞がれる。第３保護層４４は、化学気相成長（ＣＶＤ）法などの周知の技術を用いて形成できる。
次に、図１４に示すように、第３保護層４４の上に第９マスク５９を形成し、第９マスク５９が設けられていない第９開口６９ｐ，６９ｎにおいて第３保護層４４を除去する。第９マスク５９は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。第９開口６９ｐ，６９ｎは、それぞれｐ側コンタクト電極３０およびｎ側コンタクト電極３４の上に位置する。第３保護層４４は、ＣＦ系のエッチングガスを用いてドライエッチングすることができ、例えば、六フッ化エタン（Ｃ２Ｆ６）を用いることができる。ｐ側第９開口６９ｐでは、第１保護層４０および第２保護層４２が除去された箇所の第３保護層４４が除去され、第３保護層４４を貫通する第３ｐ側パッド開口４４ｐが形成される。第３ｐ側パッド開口４４ｐは、第２ｐ側パッド開口４２ｐおよび第１ｐ側パッド開口４０ｐと連通し、ｐ側電極被覆層３２を露出させるｐ側パッド開口４８を構成する。ｎ側第９開口６９ｎでは、第３保護層４４が除去され、第３保護層４４を貫通するｎ側パッド開口４４ｎが形成される。
図１４に示すドライエッチング工程では、図１２に示すドライエッチング工程と同様、ｐ側電極被覆層３２およびｎ側電極被覆層３６がエッチングストップ層として機能する。そのため、ｐ側コンタクト電極３０およびｎ側コンタクト電極３４へのダメージを防ぐことができ、低抵抗かつ高反射率のコンタクト電極を維持できる。特に、ｐ側電極被覆層３２およびｎ側電極被覆層３６がＴｉＮで構成される場合、ＴｉＮがフッ素系のエッチングガスとの反応性が低いため、エッチングによる副生成物も発生しにくい。その結果、ドライエッチングの実行後であっても、ｐ側電極被覆層３２およびｎ側電極被覆層３６の露出面を高品質に維持できる。
図１４に示すドライエッチング工程では、実質的に第３保護層４４のみが除去されるため、ｎ側パッド開口４４ｎを形成するためのエッチング深さと、第３ｐ側パッド開口４４ｐを形成するためのエッチング深さとを同等にできる。これは、図１３の工程において第３保護層４４を形成する前に、ｐ側コンタクト電極３０の上を被覆する第１保護層４０および第２保護層４２を図１１および図１２の工程にて除去することで実現される。事前にｐ側コンタクト電極３０の上の第１保護層４０および第２保護層４２を除去していない場合、図１４に示すドライエッチング工程において、ｐ側コンタクト電極３０の上の第１保護層４０、第２保護層４２および第３保護層４４を連続的に除去する必要が生じる。つまり、ｐ側コンタクト電極３０およびｎ側コンタクト電極３４の上の第３保護層４４を除去した後、ｐ側コンタクト電極３０の上の第１保護層４０および第２保護層４２を除去しなければならない。そうすると、ｎ側電極被覆層３６が露出した状態でドライエッチング工程を継続する必要が生じ、ｎ側電極被覆層３６にダメージが生じるおそれがある。一方、本実施の形態では、図１４に示すドライエッチング工程において、第３保護層４４を除去してｐ側電極被覆層３２およびｎ側電極被覆層３６を露出させるタイミングをほぼ同時にできるため、ｎ側電極被覆層３６のオーバーエッチングを防止できる。
つづいて、ｐ側パッド開口４８においてｐ側電極被覆層３２の上にｐ側パッド電極３８ｐを形成し、ｎ側パッド開口４４ｎにおいてｎ側電極被覆層３６の上にｎ側パッド電極３８ｎを形成する。パッド電極３８ｎ，３８ｐは、例えば、Ｎｉ層またはＴｉ層をｐ側電極被覆層３２およびｎ側コンタクト電極３４の上に堆積し、その上にＡｕ層を堆積することで形成できる。Ａｕ層の上にさらに別の金属層が設けられてもよく、例えば、Ｓｎ層、ＡｕＳｎ層、Ｓｎ／Ａｕの積層構造を形成してもよい。パッド電極３８ｎ，３８ｐは、第９マスク５９を利用して形成されてもよいし、第９マスク５９とは別のレジストマスクを利用して形成されてもよい。パッド電極３８ｎ，３８ｐの形成後、第９マスク５９または別のレジストマスクが除去される。以上の工程により、図１に示す半導体発光素子１０ができあがる。
本実施の形態によれば、ｐ側コンタクト電極３０と第１保護層４０の間にＴｉまたはＴｉＮで構成されるｐ側電極被覆層３２が設けられるため、ｐ側コンタクト電極３０に対する第１保護層４０の密着性を高めることができる。特に、ｐ側コンタクト電極３０を構成するＲｈは、シリコンまたはアルミニウムの酸化物、酸窒化物、窒化物といった誘電体材料との密着性が低い。そのため、ｐ側コンタクト電極３０に第１保護層４０が直接接触する構造の場合、ｐ側コンタクト電極３０から第１保護層４０が剥離しやすく、第１保護層４０、第２保護層４２および第３保護層４４による絶縁性や耐湿性といった封止機能が低下してしまう。一方、本実施の形態によれば、ｐ側電極被覆層３２を設けることで、ｐ側コンタクト電極３０からの第１保護層４０の剥離を防止でき、保護層４０，４２，４４による封止機能の低下を防ぐことができる。これにより、半導体発光素子１０の信頼性を高めることができる。
図１５は、別の実施の形態に係る半導体発光素子１１０の構成を概略的に示す断面図である。本実施の形態では、ｐ側パッド開口１４８が第３保護層１４４の側壁のみで構成される点で上述の実施の形態と相違する。第３保護層１４４は、第１保護層４０の第１ｐ側パッド開口４０ｐの側壁と、第２保護層４２の第２ｐ側パッド開口４２ｐの側壁とを被覆するように設けられる。したがって、ｐ側パッド開口１４８を形成する第３保護層１４４の開口領域は、第１ｐ側パッド開口４０ｐおよび第２ｐ側パッド開口４２ｐのそれぞれの開口領域よりも小さい。
図１６は、図１５の半導体発光素子１１０の製造工程を概略的に示す図である。図１６は、上述の実施の形態の図１４の工程に対応する。図１６に示されるように、第９マスク１５９が設けられていないｐ側第９開口１６９ｐの開口領域は、第１ｐ側パッド開口４０ｐおよび第２ｐ側パッド開口４２ｐの開口領域よりも狭い。ｐ側第９開口１６９ｐにおいて第３保護層１４４をドライエッチングすることにより、第３保護層１４４を貫通するｐ側パッド開口１４８が形成され、ｐ側パッド開口１４８においてｐ側電極被覆層３２が露出する。その後、パッド電極３８ｐ，３８ｎを形成することで、図１５に示す半導体発光素子１１０ができあがる。
本実施の形態においても、上述の実施の形態と同様の効果を奏することができる。
以上、本発明を実施例にもとづいて説明した。本発明は上述の実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
１０…半導体発光素子、２４…ｎ型半導体層、２６…活性層、２８…ｐ型半導体層、２８ａ…上面、３０…ｐ側コンタクト電極、３２…ｐ側電極被覆層、３４…ｎ側コンタクト電極、３６…ｎ側電極被覆層、３８ｎ…ｎ側パッド電極、３８ｐ…ｐ側パッド電極、４０…第１保護層、４２…第２保護層、４２ｎ…ｎ側コンタクト開口、４４…第３保護層、４４ｎ…ｎ側パッド開口、４６…メサ面、４８…ｐ側パッド開口。

Claims (9)

  1. ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、
    前記ｎ型半導体層の第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、
    前記ｎ型半導体層の第２上面と接触して設けられるｎ側コンタクト電極と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｐ型半導体層の上面と接触し、Ｒｈから構成されるｐ側コンタクト電極と、
    前記ｐ側コンタクト電極の上面および側面を被覆し、ＴｉＮから構成されるｐ側電極被覆層と、
    前記ｐ側電極被覆層の上面の一部に設けられる第１ｐ側パッド開口を有し、前記第１ｐ側パッド開口とは異なる箇所において前記ｐ側電極被覆層の上面および側面を被覆し、ＳｉＯ２またはＳｉＯＮから構成される第１保護層と、
    前記第１ｐ側パッド開口と連通する第２ｐ側パッド開口を有し、前記第２ｐ側パッド開口とは異なる箇所において前記第１保護層、前記ｐ型半導体層の側面および前記活性層の側面を被覆し、Ａｌ２Ｏ３から構成される第２保護層と、
    前記第１ｐ側パッド開口および前記第２ｐ側パッド開口において前記ｐ側電極被覆層と接触するｐ側パッド電極と、を備えることを特徴とする半導体発光素子。
  2. 前記第２保護層は、前記ｎ型半導体層の前記第２上面の一部に設けられるｎ側コンタクト開口を有し、前記ｎ側コンタクト開口とは異なる箇所にて前記ｎ型半導体層の前記第２上面をさらに被覆し、
    前記ｎ側コンタクト電極は、前記ｎ側コンタクト開口において前記ｎ型半導体層の前記第２上面と接触し、前記ｎ側コンタクト開口の外縁において前記第２保護層の上に重なることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記ｐ側電極被覆層は、前記ｐ型半導体層と接触するように設けられ、
    前記第１保護層は、前記ｐ側コンタクト電極および前記ｐ側電極被覆層が設けられる箇所とは異なる箇所において前記ｐ型半導体層の前記上面をさらに被覆することを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記ｐ側コンタクト電極上に設けられる第３ｐ側パッド開口および前記ｎ側コンタクト電極上に設けられるｎ側パッド開口を有し、前記第３ｐ側パッド開口とは異なる箇所において前記第２保護層を被覆するとともに、前記ｎ側パッド開口とは異なる箇所において前記ｎ側コンタクト電極を被覆し、ＳｉＯ２から構成される第３保護層と、
    前記ｎ側パッド開口に設けられるｎ側パッド電極と、をさらに備え、
    前記ｐ側パッド電極および前記ｎ側パッド電極は、前記第３保護層の上に重なることを特徴とする請求項１から３のいずれか一項に記載の半導体発光素子。
  5. 前記ｎ側コンタクト電極の上面および側面を被覆し、前記第２保護層と接触するＴｉＮで構成されるｎ側電極被覆層をさらに備え、
    前記第３保護層は、前記ｎ側パッド開口とは異なる箇所において前記ｎ側電極被覆層を被覆し、
    前記ｎ側パッド電極は、前記ｎ側パッド開口において前記ｎ側電極被覆層と接触することを特徴とする請求項４に記載の半導体発光素子。
  6. 前記第１保護層は、前記活性層および前記ｎ型半導体層と接触しない、請求項１から５のいずれか一項に記載の半導体発光素子。
  7. ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層の第１上面にＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、
    前記活性層上にｐ型半導体層を形成する工程と、
    前記ｐ型半導体層の上面と接触し、Ｒｈから構成されるｐ側コンタクト電極を形成する工程と、
    前記ｐ側コンタクト電極を被覆し、ＴｉＮから構成されるｐ側電極被覆層を形成する工程と、
    前記ｐ型半導体層の上面を被覆するとともに、前記ｐ側電極被覆層の上面および側面を被覆し、ＳｉＯ２またはＳｉＯＮから構成される第１保護層を形成する工程と、
    前記ｐ側コンタクト電極が形成された領域とは異なる領域において前記第１保護層、前記ｐ型半導体層および前記活性層を除去し、前記ｎ型半導体層の第２上面を露出させる工程と、
    前記第１保護層、前記ｐ型半導体層の側面および前記活性層の側面を被覆し、Ａｌ２Ｏ３から構成される第２保護層を形成する工程と、
    前記ｎ型半導体層の前記第２上面と接触するｎ側コンタクト電極を形成する工程と、
    前記ｐ側コンタクト電極上の前記第２保護層を貫通する第２ｐ側パッド開口を形成する工程と、
    前記ｐ側コンタクト電極上の前記第１保護層を貫通し、前記第２ｐ側パッド開口と連通する第１ｐ側パッド開口を形成する工程と、
    前記第１ｐ側パッド開口にて露出する前記ｐ側電極被覆層に接触するｐ側パッド電極を形成する工程と、を備えることを特徴とする半導体発光素子の製造方法。
  8. 前記第２保護層は、前記ｎ型半導体層の前記第２上面をさらに被覆するよう形成され、
    前記ｎ型半導体層の前記第２上面の一部に設けられる前記第２保護層を貫通するｎ側コンタクト開口を形成する工程をさらに備え、
    前記ｎ側コンタクト電極は、前記ｎ側コンタクト開口の外縁において前記第２保護層の上に重なるように形成されることを特徴とする請求項７に記載の半導体発光素子の製造方法。
  9. 前記第１ｐ側パッド開口の形成後、前記第１ｐ側パッド開口において露出する前記ｐ側電極被覆層、前記第２保護層および前記ｎ側コンタクト電極を被覆し、ＳｉＯ２で構成される第３保護層を形成する工程と、
    前記ｐ側コンタクト電極上の前記第３保護層を貫通する第３ｐ側パッド開口を形成するとともに、前記ｎ側コンタクト電極上の前記第３保護層を貫通するｎ側パッド開口を形成する工程と、
    前記ｎ側パッド開口にｎ側パッド電極を形成する工程と、をさらに備え、
    前記ｐ側パッド電極は、前記第３ｐ側パッド開口の形成後に形成され、
    前記ｐ側パッド電極および前記ｎ側パッド電極は、前記第３保護層の上に重なることを特徴とする請求項７または８に記載の半導体発光素子の製造方法。
JP2019198541A 2019-10-31 2019-10-31 半導体発光素子および半導体発光素子の製造方法 Active JP7307662B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019198541A JP7307662B2 (ja) 2019-10-31 2019-10-31 半導体発光素子および半導体発光素子の製造方法
US17/012,973 US11626540B2 (en) 2019-10-31 2020-09-04 Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TW109131211A TW202133463A (zh) 2019-10-31 2020-09-11 半導體發光元件以及半導體發光元件的製造方法
US18/118,497 US12278312B2 (en) 2019-10-31 2023-03-07 Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019198541A JP7307662B2 (ja) 2019-10-31 2019-10-31 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021072376A JP2021072376A (ja) 2021-05-06
JP7307662B2 true JP7307662B2 (ja) 2023-07-12

Family

ID=75687767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019198541A Active JP7307662B2 (ja) 2019-10-31 2019-10-31 半導体発光素子および半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US11626540B2 (ja)
JP (1) JP7307662B2 (ja)
TW (1) TW202133463A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6839320B1 (ja) 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) * 2020-05-13 2021-06-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2022050510A1 (ko) * 2020-09-04 2022-03-10 주식회사 포톤웨이브 자외선 발광소자 및 이를 포함하는 발광소자 패키지
JP2022172792A (ja) * 2021-05-07 2022-11-17 日機装株式会社 窒化物半導体発光素子
JP7345524B2 (ja) * 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN114725262A (zh) * 2021-11-26 2022-07-08 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
CN114141922A (zh) * 2021-12-01 2022-03-04 聚灿光电科技（宿迁）有限公司 一种led芯片及其制造方法
JP7296513B1 (ja) 2021-12-07 2023-06-22 Ｄｏｗａエレクトロニクス株式会社 紫外発光素子及びその製造方法
WO2023106268A1 (ja) * 2021-12-07 2023-06-15 Ｄｏｗａエレクトロニクス株式会社 紫外発光素子及びその製造方法
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN119029106A (zh) * 2024-10-28 2024-11-26 江西科技师范大学 一种led芯片制备方法及led芯片

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274042A (ja) 2003-02-19 2004-09-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005302747A (ja) 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2009194367A (ja) 2008-01-16 2009-08-27 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2011138820A (ja) 2009-12-25 2011-07-14 Nichia Corp 発光素子
JP2012151261A (ja) 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US20140291714A1 (en) 2012-07-18 2014-10-02 Semicon Light Co., Ltd. Semiconductor Light Emitting Device
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
JP2017208400A (ja) 2016-05-17 2017-11-24 ローム株式会社 半導体発光素子
CN108123018A (zh) 2017-12-18 2018-06-05 湘能华磊光电股份有限公司 一种氮化镓基倒装结构发光器件及其制备方法
US20190058088A1 (en) 2015-09-30 2019-02-21 Lg Innotek Co., Ltd. Light emitting device
JP6570702B1 (ja) 2018-05-29 2019-09-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671924B1 (ko) * 2003-02-19 2007-01-24 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
CN102124574B (zh) 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
TW201331066A (zh) 2011-10-10 2013-08-01 普羅泰拉公司 在固定路線應用程式下用於電池壽命最大化的系統及方法
JP5857786B2 (ja) 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274042A (ja) 2003-02-19 2004-09-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005302747A (ja) 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2009194367A (ja) 2008-01-16 2009-08-27 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2011138820A (ja) 2009-12-25 2011-07-14 Nichia Corp 発光素子
JP2012151261A (ja) 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US20140291714A1 (en) 2012-07-18 2014-10-02 Semicon Light Co., Ltd. Semiconductor Light Emitting Device
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
US20190058088A1 (en) 2015-09-30 2019-02-21 Lg Innotek Co., Ltd. Light emitting device
JP2017208400A (ja) 2016-05-17 2017-11-24 ローム株式会社 半導体発光素子
CN108123018A (zh) 2017-12-18 2018-06-05 湘能华磊光电股份有限公司 一种氮化镓基倒装结构发光器件及其制备方法
JP6570702B1 (ja) 2018-05-29 2019-09-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20230223499A1 (en) 2023-07-13
JP2021072376A (ja) 2021-05-06
TW202133463A (zh) 2021-09-01
US12278312B2 (en) 2025-04-15
US20210135058A1 (en) 2021-05-06
US11626540B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
CN113675309B (zh) 半导体发光元件及半导体发光元件的制造方法
CN113675310B (zh) 半导体发光元件及半导体发光元件的制造方法
JP6995227B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2020205401A (ja) 半導体発光素子
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202005110A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2023020627A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7217819B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2024054528A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2025169601A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2024054527A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230630

R150 Certificate of patent or registration of utility model

Ref document number: 7307662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150