JP6892538B1 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6892538B1
JP6892538B1 JP2020084536A JP2020084536A JP6892538B1 JP 6892538 B1 JP6892538 B1 JP 6892538B1 JP 2020084536 A JP2020084536 A JP 2020084536A JP 2020084536 A JP2020084536 A JP 2020084536A JP 6892538 B1 JP6892538 B1 JP 6892538B1
Authority
JP
Japan
Prior art keywords
layer
current diffusion
side contact
type semiconductor
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020084536A
Other languages
English (en)
Other versions
JP2021180241A (ja
Inventor
紀隆 丹羽
紀隆 丹羽
哲彦 稲津
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2020084536A priority Critical patent/JP6892538B1/ja
Priority to CN202110435182.5A priority patent/CN113675310B/zh
Priority to US17/244,211 priority patent/US11769860B2/en
Priority to TW110116467A priority patent/TWI795773B/zh
Application granted granted Critical
Publication of JP6892538B1 publication Critical patent/JP6892538B1/ja
Publication of JP2021180241A publication Critical patent/JP2021180241A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体発光素子の通電使用による光出力の低下を抑制する。【解決手段】半導体発光素子１０は、ｎ型半導体層２４と、ｎ型半導体層２４の第１上面２４ａに設けられる活性層２６と、活性層２６上に設けられるｐ型半導体層２８と、ｐ型半導体層２８の上面２８ａと接触して設けられるｐ側コンタクト電極３０と、ｐ側コンタクト電極３０上においてｐ側コンタクト電極３０の形成領域よりも狭い領域内に設けられるｐ側電流拡散層３２と、ｐ側電流拡散層３２上に設けられるｐ側パッド電極４４と、ｎ型半導体層２４の第２上面２４ｂと接触して設けられるｎ側コンタクト電極３４と、ｎ側コンタクト電極３４上においてｎ側コンタクト電極３４の形成領域よりも広い領域にわたって設けられ、ＴｉＮ層を含むｎ側電流拡散層３６と、ｎ側電流拡散層３６上に設けられるｎ側パッド電極４６と、を備える。【選択図】図１

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｎ型半導体層上にｎ側電極が設けられ、ｐ型半導体層上にｐ側電極が設けられる。ＧａＮやＡｌＧａＮなどの窒化物半導体を用いる発光素子では、ＴｉとＡｌの積層体からなるｎ側電極が用いられることがある（例えば、特許文献１参照）。
特開２０１９−１９２９０８号公報
ｎ側電極にＡｕを用いない構造とすることで、ｎ側電極の紫外光反射率を高めることができる。しかしながら、Ａｌを用いてｎ側電極を形成する場合に、電極を保護するためのＡｕがｎ側電極に含まれないことで、通電使用に伴ってＡｌの腐食が進行し、紫外光反射率の低下につながる。
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の通電使用による光出力の低下を抑制する技術を提供することを目的とする。
本発明のある態様の半導体発光素子は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、ｎ型半導体層の第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、活性層上に設けられるｐ型半導体層と、ｐ型半導体層の上面と接触して設けられるｐ側コンタクト電極と、ｐ側コンタクト電極上においてｐ側コンタクト電極の形成領域よりも狭い領域内に設けられるｐ側電流拡散層と、ｐ側電流拡散層上に設けられるｐ側パッド電極と、ｎ型半導体層の第２上面と接触して設けられるｎ側コンタクト電極と、ｎ側コンタクト電極上においてｎ側コンタクト電極の形成領域よりも広い領域にわたって設けられ、ＴｉＮ層を含むｎ側電流拡散層と、ｎ側電流拡散層上に設けられるｎ側パッド電極と、を備える。
この態様によると、ｐ側コンタクト電極上においてｐ側コンタクト電極よりも狭い領域内にｐ側電流拡散層を設けることで、ｐ型半導体層の上面においてｐ側コンタクト電極が占める面積を最大化でき、発光層のうち発光に寄与する発光面積を最大化できる。また、ｎ側コンタクト電極上においてｎ側コンタクト電極の形成領域よりも広い領域にわたってＴｉＮ層を含むｎ側電流拡散層を設けることで、通電使用によるｎ側コンタクト電極の腐食を抑制できる。これにより、反射電極として機能するｎ側コンタクト電極の反射率低下を抑制し、通電使用による光出力の低下を抑制できる。
ｐ側電流拡散層およびｎ側電流拡散層のそれぞれは、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有してもよい。
ｎ側電流拡散層は、ｎ側コンタクト電極上に設けられる第１電流拡散層と、第１電流拡散層上に設けられる第２電流拡散層と、を含んでもよい。第１電流拡散層および第２電流拡散層のそれぞれは、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有してもよい。
第１電流拡散層は、ｎ側コンタクト電極の形成領域よりも広い領域にわたって設けられてもよい。
第２電流拡散層は、第１電流拡散層の形成領域よりも広い領域にわたって設けられてもよい。
積層構造の金属層の厚さは、積層構造のＴｉＮ層の厚さより大きくてもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層上にＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｎ型半導体層の一部領域の上面が露出するように、ｐ型半導体層および活性層を部分的に除去する工程と、ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、ｐ側コンタクト電極上においてｐ側コンタクト電極の形成領域よりも狭い領域内にｐ側電流拡散層を形成する工程と、ｎ型半導体層の露出する上面に接触するｎ側コンタクト電極を形成する工程と、ｎ側コンタクト電極上においてｎ側コンタクト電極の形成領域よりも広い領域にわたってＴｉＮ層を含むｎ側電流拡散層を形成する工程と、ｐ側電流拡散層上にｐ側パッド電極を形成する工程と、ｎ側電流拡散層上にｎ側パッド電極を形成する工程と、を備える。
この態様によると、ｐ側コンタクト電極上においてｐ側コンタクト電極よりも狭い領域内にｐ側電流拡散層を設けることで、ｐ型半導体層の上面においてｐ側コンタクト電極が占める面積を最大化でき、発光層のうち発光に寄与する発光面積を最大化できる。また、ｎ側コンタクト電極上においてｎ側コンタクト電極の形成領域よりも広い領域にわたってＴｉＮ層を含むｎ側電流拡散層を設けることで、通電使用によるｎ側コンタクト電極の腐食を抑制できる。これにより、反射電極として機能するｎ側コンタクト電極の反射率低下を抑制し、通電使用による光出力の低下を抑制できる。
ｎ側コンタクト電極をアニールする工程をさらに備えてもよい。ｎ側電流拡散層は、ｎ側コンタクト電極のアニール後に形成されてもよい。
本発明によれば、半導体発光素子の通電使用による光出力の低下を抑制できる。
第１の実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 第２の実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施の形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成される、いわゆるＤＵＶ−ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施の形態では、特に、中心波長λが約２４０ｎｍ〜３２０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含有する半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
また、ＡｌＮを含有しない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含有しない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｐ側電流拡散層３２と、ｎ側コンタクト電極３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、第３保護層４２と、ｐ側パッド電極４４と、ｎ側パッド電極４６とを備える。
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。
基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面である。基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成され、例えば、サファイア（Ａｌ２Ｏ３）から構成される。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成される。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面である。基板２０は、ＡｌＮから構成されてもよいし、ＡｌＧａＮから構成されてもよい。基板２０は、第１主面２０ａがパターン化されていない平坦面で構成される通常の基板であってもよい。
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮから構成され、具体的には高温成長させたＡｌＮ（ＨＴ−ＡｌＮ；High Temperature-AlN）から構成される。ベース層２２は、ＡｌＮ層と、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層とを含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
ｎ型半導体層２４は、ベース層２２の上に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように構成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように構成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように構成されることがより望ましい。ｎ型半導体層２４は、１μｍ〜３μｍ程度の厚さを有し、例えば、２μｍ程度の厚さを有する。
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように構成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように構成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように構成されることがより好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、具体的には８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂとを有する。第１上面２４ａは、活性層２６が形成される部分である。第２上面２４ｂは、活性層２６が形成されずにｎ側コンタクト電極３４が形成される部分である。第１上面２４ａおよび第２上面２４ｂは、互いに高さが異なり、基板２０から第１上面２４ａまでの高さは、基板２０から第２上面２４ｂまでの高さよりも大きい。ここで、第１上面２４ａが位置する領域を「第１領域Ｗ１」と定義し、第２上面２４ｂが位置する領域を「第２領域Ｗ２」と定義する。
活性層２６は、ｎ型半導体層２４の第１上面２４ａの上に設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層との積層体で構成される。活性層２６は、例えば、ｎ型半導体層２４と直接接触する第１障壁層と、第１障壁層の上に設けられる第１井戸層とを含む。第１障壁層と第１井戸層の間に、井戸層および障壁層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ〜２０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜１０ｎｍ程度の厚さを有する。
活性層２６は、ｐ型半導体層２８と直接接触する電子ブロック層をさらに含んでもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように構成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように構成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料から構成されてもよい。電子ブロック層は、１ｎｍ〜１０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜５ｎｍ程度の厚さを有する。
ｐ型半導体層２８は、活性層２６の上に設けられる。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料またはｐ型のＧａＮ系半導体材料から構成され、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮまたはＧａＮから構成される。ｐ型半導体層２８は、例えば、３００ｎｍ〜１４００ｎｍ程度の厚さを有する。例えば、ｎ型半導体層２４の第２上面２４ｂからｐ型半導体層２８の上面２８ａまでの高さｔ０は、４００ｎｍ以上１５００ｎｍ以下となるよう構成される。
ｐ型半導体層２８は、複数層で構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と直接接触するように設けられる。ｐ型コンタクト層は、ｐ型クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層の上に設けられ、ｐ側コンタクト電極３０と直接接触するように設けられる。
ｐ型クラッド層は、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｐ型クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型クラッド層は、１０ｎｍ〜１００ｎｍ程度の厚さを有し、例えば、１５ｎｍ〜７０ｎｍ程度の厚さを有する。
ｐ型コンタクト層は、ｐ側コンタクト電極３０と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように構成される。つまり、ｐ型コンタクト層は、ＡｌＮを含有しないｐ型ＧａＮ系半導体材料から構成されてもよい。ｐ型コンタクト層は、３００ｎｍ〜１５００ｍ程度の厚さを有し、例えば、５００ｎｍ〜１０００ｎｍ程度の厚さを有する。
ｐ側コンタクト電極３０は、ｐ型半導体層２８の上に設けられ、ｐ型半導体層２８の上面２８ａと接触する。ｐ側コンタクト電極３０は、ｐ型半導体層２８とオーミック接触可能な材料から構成され、例えば、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）などの透明導電性酸化物（ＴＣＯ）から構成される。ｐ側コンタクト電極３０の厚さは２０ｎｍ〜５００ｎｍ程度であり、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。
ｐ側コンタクト電極３０は、第１保護層３８の第１ｐ側コンタクト開口３８ｐおよび第２保護層４０の第２ｐ側コンタクト開口４０ｐを塞ぐように設けられる。ｐ側コンタクト電極３０は、第１保護層３８および第２保護層４０の上に重なるように設けられる。したがって、ｐ側コンタクト電極３０が形成される第４領域Ｗ４は、第１ｐ側コンタクト開口３８ｐおよび第２ｐ側コンタクト開口４０ｐのそれぞれの開口領域よりも広い。半導体発光素子１０を厚み方向に見たときの平面視において、第４領域Ｗ４の内側に第１ｐ側コンタクト開口３８ｐおよび第２ｐ側コンタクト開口４０ｐのそれぞれの開口領域の全体が含まれる。また、ｐ側コンタクト電極３０が形成される第４領域Ｗ４は、ｐ型半導体層２８の上面２８ａが位置する第３領域Ｗ３よりも狭い。半導体発光素子１０を厚み方向に見たときの平面視において、第３領域Ｗ３の内側に第４領域Ｗ４の全体が含まれる。ｐ側コンタクト電極３０が形成される第４領域Ｗ４の面積は、例えば、ｐ型半導体層２８の上面２８ａが位置する第３領域Ｗ３の８０％以上または９０％以上である。
ｐ側電流拡散層３２は、ｐ側コンタクト電極３０の上に設けられる。ｐ側電流拡散層３２が形成される第５領域は、ｐ側コンタクト電極３０が位置する第４領域よりも狭い。半導体発光素子１０を厚み方向に見たときの平面視において、第４領域Ｗ４の内側に第５領域Ｗ５の全体が含まれる。ｐ側電流拡散層３２が形成される第５領域Ｗ５の面積は、例えば、ｐ側コンタクト電極３０が位置する第４領域Ｗ４の８０％以上または９０％以上である。ｐ側電流拡散層３２は、ｐ側パッド電極４４から注入される電流を横方向（水平方向）に拡散させるためにある程度の厚さを有することが好ましい。ｐ側電流拡散層３２の厚みは、３００ｎｍ以上１５００ｎｍ以下であり、例えば５００ｎｍ〜１０００ｎｍ程度である。
ｐ側電流拡散層３２は、第１ＴｉＮ層３２ａ、金属層３２ｂおよび第２ＴｉＮ層３２ｃを順に積層させた積層構造を有する。第１ＴｉＮ層３２ａおよび第２ＴｉＮ層３２ｃは、導電性を有する窒化チタン（ＴｉＮ）から構成される。導電性を有するＴｉＮの導電率は、１×１０−５Ω・ｍ以下であり、例えば４×１０−７Ω・ｍ程度である。第１ＴｉＮ層３２ａおよび第２ＴｉＮ層３２ｃのそれぞれの厚みは、１０ｎｍ以上であり、例えば５０ｎｍ〜２００ｎｍ程度である。
ｐ側電流拡散層３２の金属層３２ｂは、単一の金属層または複数の金属層から構成される。金属層３２ｂは、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）またはロジウム（Ｒｈ）などの金属材料から構成される。金属層３２ｂは、材料の異なる複数の金属層を積層させた構造を有してもよい。金属層３２ｂは、第１金属材料から構成される第１金属層と、第２金属材料から構成される第２金属層とを積層させた構造を有してもよいし、複数の第１金属層と複数の第２金属層を交互に積層させた構造を有してもよい。金属層３２ｂは、第３金属材料から構成される第３金属層をさらに有してもよい。金属層３２ｂの厚みは、第１ＴｉＮ層３２ａおよび第２ＴｉＮ層３２ｃのそれぞれの厚みよりも大きい。金属層３２ｂの厚みは、１００ｎｍ以上であり、例えば３００ｎｍ〜８００ｎｍ程度である。
ｎ側コンタクト電極３４は、ｎ型半導体層２４の第２上面２４ｂの上に設けられ、ｎ型半導体層２４と接触する。ｎ側コンタクト電極３４は、第２保護層４０のｎ側コンタクト開口４０ｎを塞ぐように設けられる。ｎ側コンタクト電極３４は、第２保護層４０の上に重なるように設けられる。ｎ側コンタクト電極３４が形成される第６領域Ｗ６は、ｎ側コンタクト開口４０ｎの開口領域よりも広い。半導体発光素子１０を厚み方向に見たときの平面視において、第４領域Ｗ４の内側にｎ側コンタクト開口４０ｎの開口領域の全体が含まれる。
ｎ側コンタクト電極３４は、金属層３４ａと、ＴｉＮ層３４ｂとを有する、金属層３４ａは、ｎ型半導体層２４とオーミック接触が可能であり、かつ、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。金属層３４ａは、例えば、ｎ型半導体層２４に直接接触するＴｉ層と、Ｔｉ層に直接接触するアルミニウム（Ａｌ）層とを含む。Ｔｉ層の厚さは１ｎｍ〜１０ｎｍ程度であり、５ｎｍ以下であることが好ましく、１ｎｍ〜２ｎｍであることがより好ましい。Ｔｉ層の厚さを小さくすることで、ｎ型半導体層２４から見たときのｎ側コンタクト電極３４の紫外光反射率を高めることができる。Ａｌ層の厚さは、２００ｎｍ以上であることが好ましく、例えば３００ｎｍ〜１０００ｎｍ程度である。Ａｌ層の厚さを大きくすることで、ｎ側コンタクト電極３４の紫外光反射率を高めることができる。金属層３４ａは、Ａｌ層の上に設けられるＴｉ層をさらに有してもよい。
ＴｉＮ層３４ｂは、金属層３４ａの上に設けられ、導電性のＴｉＮから構成される。導電性を有するＴｉＮの導電率は、１×１０−５Ω・ｍ以下であり、例えば４×１０−７Ω・ｍ程度である。ＴｉＮ層３４ｂの厚みは、１０ｎｍ以上であり、例えば５０ｎｍ〜２００ｎｍ程度である。
ｎ側電流拡散層３６は、ｎ側コンタクト電極３４の上に設けられる。ｎ側電流拡散層３６は、ｎ側コンタクト電極３４が位置する第６領域Ｗ６よりも広い第８領域Ｗ８にわたって設けられる。半導体発光素子１０を厚み方向に見たときの平面視において、第８領域Ｗ８の内側に第６領域Ｗ６の全体が含まれる。したがって、ｎ側電流拡散層３６は、ｎ側コンタクト電極３４の上面および側面の全体を被覆し、ｎ側コンタクト電極３４の上面または側面が露出するのを防ぐ。
ｎ側電流拡散層３６は、第１電流拡散層４８と、第２電流拡散層５０とを含む。第１電流拡散層４８は、ｎ側コンタクト電極３４の上に設けられる。第１電流拡散層４８は、ｎ側コンタクト電極３４が形成される第６領域Ｗ６よりも広い第７領域Ｗ７にわたって設けられる。半導体発光素子１０を厚み方向に見たときの平面視において、第７領域Ｗ７の内側に第６領域Ｗ６の全体が含まれる。したがって、第１電流拡散層４８は、ｎ側コンタクト電極３４の上面および側面の全体を被覆し、ｎ側コンタクト電極３４の上面または側面が露出するのを防ぐ。第１電流拡散層４８は、第２保護層４０と接触するように設けられるが、ｎ型半導体層２４とは接触しない。第１電流拡散層４８の厚みは、１００ｎｍ以上１０００ｎｍ以下であり、例えば２００ｎｍ〜８００ｎｍ程度である。
第２電流拡散層５０は、第１電流拡散層４８の上に設けられる。第２電流拡散層５０は、第１電流拡散層４８が形成される第７領域Ｗ７よりも広い第８領域Ｗ８にわたって設けられる。半導体発光素子１０を厚み方向に見たときの平面視において、第８領域Ｗ８の内側に第７領域Ｗ７の全体が含まれる。したがって、第２電流拡散層５０は、第１電流拡散層４８の上面および側面の全体を被覆し、第１電流拡散層４８の上面または側面が露出するのを防ぐ。第２電流拡散層５０は、第２保護層４０と接触するように設けられるが、ｎ型半導体層２４とは接触しない。第２電流拡散層５０の厚みは、３００ｎｍ以上１５００ｎｍ以下であり、例えば５００ｎｍ〜１０００ｎｍ程度である。
第１電流拡散層４８は、第１ＴｉＮ層４８ａ、金属層４８ｂおよび第２ＴｉＮ層４８ｃを順に積層させた積層構造を有する。第１ＴｉＮ層４８ａおよび第２ＴｉＮ層４８ｃは、導電性を有するＴｉＮから構成される。導電性を有するＴｉＮの導電率は、１×１０−５Ω・ｍ以下であり、例えば４×１０−７Ω・ｍ程度である。第１ＴｉＮ層４８ａおよび第２ＴｉＮ層４８ｃのそれぞれの厚みは、１０ｎｍ以上であり、例えば５０ｎｍ〜２００ｎｍ程度である。
第１電流拡散層４８に含まれる金属層４８ｂは、単一の金属層または複数の金属層から構成される。金属層４８ｂは、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）またはロジウム（Ｒｈ）などの金属材料から構成される。金属層４８ｂは、材料の異なる複数の金属層を積層させた構造を有してもよい。金属層４８ｂは、第１金属材料から構成される第１金属層と、第２金属材料から構成される第２金属層とを積層させた構造を有してもよいし、複数の第１金属層と複数の第２金属層を交互に積層させた構造を有してもよい。金属層４８ｂは、第３金属材料から構成される第３金属層をさらに有してもよい。金属層４８ｂの厚みは、第１ＴｉＮ層４８ａおよび第２ＴｉＮ層４８ｃのそれぞれの厚みよりも大きい。金属層４８ｂの厚みは、１００ｎｍ以上であり、例えば２００ｎｍ〜８００ｎｍ程度である。
第１電流拡散層４８は、ｐ側コンタクト電極３０と高さが揃うように形成される。つまり、第１電流拡散層４８の上面４８ｄの高さ位置は、ｐ側コンタクト電極３０の上面３０ａの高さ位置に実質的に一致する。具体的には、第１電流拡散層４８の上面４８ｄの高さ位置とｐ側コンタクト電極３０の上面３０ａの高さ位置の差が１００ｎｍ以下、好ましくは５０ｎｍ以下となるように構成される。高さ位置の基準は特に問わないが、例えばｎ型半導体層２４の第２上面２４ｂを基準とした場合、第２上面２４ｂから第１電流拡散層４８の上面４８ｄまでの厚みｔ１と、第２上面２４ｂからｐ側コンタクト電極３０の上面３０ａまでの厚みｔ２との差が１００ｎｍ以下または５０ｎｍ以下となる。第１電流拡散層４８の上面４８ｄの高さ位置は、ｐ側コンタクト電極３０の上面３０ａの高さ位置よりも高くてもよいし、低くてもよいし、完全に一致してもよい。
第２電流拡散層５０は、第１ＴｉＮ層５０ａ、金属層５０ｂおよび第２ＴｉＮ層５０ｃを順に積層させた積層構造を有する。第２電流拡散層５０は、ｐ側電流拡散層３２と同様に構成され、第２電流拡散層５０の厚みｔ３とｐ側電流拡散層３２の厚みｔ４同じとなるように構成される。その結果、第２電流拡散層５０の上面５０ｄの高さ位置は、ｐ側電流拡散層３２の上面３２ｄの高さ位置に実質的に一致する。具体的には、第２電流拡散層５０の上面５０ｄの高さ位置とｐ側電流拡散層３２の上面３２ｄの高さ位置の差が１００ｎｍ以下、好ましくは５０ｎｍ以下となるように構成される。第２電流拡散層５０の上面５０ｄの高さ位置は、ｐ側電流拡散層３２の上面３２ｄの高さ位置よりも高くてもよいし、低くてもよいし、完全に一致してもよい。
第１保護層３８は、ｐ型半導体層２８の上に設けられる。第１保護層３８は、第１ｐ側コンタクト開口３８ｐとは異なる箇所においてｐ型半導体層２８の上面２８ａを被覆する。第１保護層３８は、酸化シリコン（ＳｉＯ２）や酸窒化シリコン（ＳｉＯＮ）などの誘電体材料から構成される。第１保護層３８の厚みは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下である。
第２保護層４０は、ｎ型半導体層２４の第２上面２４ｂの上と、第１保護層３８の上と、半導体発光素子１０の第１メサ面５２の上とに設けられる。第２保護層４０は、酸化アルミニウム（Ａｌ２Ｏ３）などの誘電体材料から構成される。第２保護層４０の厚みは、５ｎｍ以上５０ｎｍ以下とすることができ、例えば、１０ｎｍ〜３０ｎｍ程度とすることができる。
第２保護層４０は、ｎ側コンタクト開口 ４０ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆する。第２保護層４０は、第２ｐ側コンタクト開口４０ｐとは異なる箇所において第１保護層３８を被覆する。第２ｐ側コンタクト開口４０ｐの開口領域は、第１ｐ側コンタクト開口３８ｐの開口領域よりも広い。半導体発光素子１０を厚み方向に見たときの平面視において、第２ｐ側コンタクト開口４０ｐの開口領域の内側に第１ｐ側コンタクト開口３８ｐの開口領域の全体が含まれる。
第２保護層４０は、第１メサ面５２を被覆する。第１メサ面５２は、第１領域Ｗ１の内側で第１角度θ１で傾斜する側面であり、ｎ型半導体層２４の第１側面と、活性層２６の側面と、ｐ型半導体層２８の側面と、第１保護層３８の側面とを含む。第１メサ面５２が傾斜する第１角度θ１は、１５度以上５０度以下であり、例えば２０度以上４０度以下である。第１角度θ１は、活性層２６の屈折率ｎを用いて、θ１＜｛π／２＋sin-1（１／ｎ）｝／２となることが好ましい。第１角度θ１をこのような値に設定することで、基板２０の第２主面２０ｂにて紫外光が全反射し、基板２０の外部に紫外光が出射されなくなることを防止できる。
第３保護層４２は、半導体発光素子１０の全体を被覆するように設けられる。第３保護層４２は、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）または酸窒化アルミニウム（ＡｌＯＮ）などの誘電体材料から構成される。第３保護層４２の厚みは、１００ｎｍ以上であり、例えば５００ｎｍ〜２０００ｎｍ程度である。
第３保護層４２は、ｐ側コンタクト電極３０の上と、ｐ側電流拡散層３２の上と、ｎ側電流拡散層３６の上と、第２保護層４０の上と、半導体発光素子１０の第２メサ面５４の上とに設けられる。第３保護層４２は、ｐ側パッド開口４２ｐとは異なる箇所においてｐ側電流拡散層３２を被覆し、ｎ側パッド開口４２ｎとは異なる箇所においてｎ側電流拡散層３６を被覆する。第２メサ面５４は、第１領域Ｗ１および第２領域Ｗ２の外側で第１角度よりも大きい第２角度θ２で傾斜する側面であり、ｎ型半導体層２４の第２側面を含む。第２メサ面５４が傾斜する第２角度θ２は、５５度以上７０度未満であり、例えば６０度〜６５度程度である。
ｐ側パッド電極４４およびｎ側パッド電極４６は、半導体発光素子１０をパッケージ基板などに実装する際にボンディング接合される部分である。ｐ側パッド電極４４は、ｐ側電流拡散層３２の上に設けられ、ｐ側電流拡散層３２と接触してｐ側コンタクト電極３０と電気的に接続される。ｐ側パッド電極４４は、ｐ側パッド開口４２ｐを塞ぐように設けられ、第３保護層４２の上に重なる。ｎ側パッド電極４６は、ｎ側電流拡散層３６の上に設けられ、ｎ側電流拡散層３６と接触してｎ側コンタクト電極３４と電気的に接続される。ｎ側パッド電極４６は、ｎ側パッド開口４２ｎを塞ぐように設けられ、第３保護層４２の上に重なる。
ｐ側パッド電極４４およびｎ側パッド電極４６は、耐腐食性の観点からＡｕを含有するように構成され、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造で構成される。ｐ側パッド電極４４およびｎ側パッド電極４６は、ボンディング接合用の金属接合材からなる金属層をさらに含んでもよく、例えば、金錫（ＡｕＳｎ）層をさらに含んでもよいし、Ｓｎ層とＡｕ層の積層構造をさらに含んでもよい。
つづいて、半導体発光素子１０の製造方法について説明する。図２〜図１３は、半導体発光素子１０の製造工程を概略的に示す図である。図２において、まず、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、第１保護層３８を順に形成する。活性層２６は、ｎ型半導体層２４の第１上面２４ａに形成される。
基板２０は、例えばパターン化サファイア基板である。ベース層２２は、例えばＨＴ−ＡｌＮ層と、アンドープのＡｌＧａＮ層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料から構成される半導体層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。第１保護層３８は、ＳｉＯ２またはＳｉＯＮから構成され、化学気相成長（ＣＶＤ）法などの周知の技術を用いて形成できる。
つづいて、図２に示すように、第１保護層３８の上に第１マスク６１を形成する。第１マスク６１は、図１の第１メサ面５２を形成するためのエッチングマスクである。第１マスク６１は、公知のリソグラフィ技術を用いて形成できる。第１マスク６１は、図１の第１領域Ｗ１に対応する箇所に設けられる。第１マスク６１の側面は傾斜している。第１マスク６１の側面の傾斜角は、後続するエッチング工程において第１角度θ１で傾斜する第１メサ面５２が形成されるように設定される。
次に、図３に示すように、第１マスク６１の上から第１保護層３８、ｐ型半導体層２８および活性層２６をエッチングし、第１マスク６１と重ならない領域のｎ型半導体層２４を露出させる。このエッチング工程のエッチング深さｄは、活性層２６、ｐ型半導体層２８および第１保護層３８の厚さの合計に相当し、例えば４００ｎｍ以上１５００ｎｍ以下である。このエッチング工程により、第１角度θ１で傾斜する第１メサ面５２が形成され、かつ、ｎ型半導体層２４の第２上面２４ｂが形成される。
図３のエッチング工程では、塩素系のエッチングガスを用いた反応性イオンエッチングを用いることができ、誘導結合型プラズマ（ＩＣＰ；Inductively Coupled Plasma）エッチングを用いることができる。例えば、エッチングガスとして塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）などの塩素（Ｃｌ）を含む反応性ガスを用いることができる。なお、反応性ガスと不活性ガスを組み合わせてドライエッチングしてもよく、塩素系ガスにアルゴン（Ａｒ）などの希ガスを混合させてもよい。第１メサ面５２および第２上面２４ｂの形成後、第１マスク６１が除去される。
次に図４に示すように、第２保護層４０が形成される。第２保護層４０は、ｎ型半導体層２４の第２上面２４ｂを被覆し、第１保護層３８を被覆し、かつ、ｎ型半導体層２４の第１側面、活性層２６の側面およびｐ型半導体層２８の側面（つまり、第１メサ面５２）を被覆する。第２保護層４０は、例えばＡｌ２Ｏ３から構成され、トリメチルアルミニウム（ＴＭＡ）と、Ｏ２プラズマまたはＯ３とを原料とする原子層堆積（ＡＬＤ）法により形成できる。
次に図５に示すように、第２保護層４０の上に第２マスク６２を形成し、第２マスク６２が設けられていない第１開口７１および第２開口７２に位置する第２保護層４０を除去する。第２マスク６２は、公知のリソグラフィ技術を用いて形成できる。第２保護層４０は、塩素系ガス、または、塩素系ガスと希ガスの混合ガスを用いてドライエッチングできる。このエッチング工程により、第２ｐ側コンタクト開口４０ｐおよびｎ側コンタクト開口４０ｎが形成される。第２ｐ側コンタクト開口４０ｐでは、第１保護層３８が露出する。ｎ側コンタクト開口４０ｎでは、ｎ型半導体層２４の第２上面２４ｂが露出する。第２ｐ側コンタクト開口４０ｐおよびｎ側コンタクト開口４０ｎの形成後、第２マスク６２が除去される。
次に図６に示すように、第２保護層４０の上に第３マスク６３を形成し、第３マスク６３が設けられていない第３開口７３においてｎ側コンタクト電極３４を形成する。第３マスク６３は、公知のフォトリソグラフィ技術を用いて形成できる。第３開口７３は、ｎ側コンタクト電極３４が形成されるべき第６領域Ｗ６に位置する。第３開口７３の開口領域は、ｎ側コンタクト開口４０ｎの開口領域よりも広い。第３開口７３において、まず金属層３４ａが形成される。金属層３４ａは、順に積層されるＴｉ層、Ａｌ層およびＴｉ層を有する。つづいて、金属層３４ａの上にＴｉＮ層３４ｂが形成される。金属層３４ａの各層およびＴｉＮ層３４ｂは、スパッタリング法やＥＢ蒸着法で形成できる。
つづいて、第３マスク６３を除去し、ｎ側コンタクト電極３４にアニール処理を施す。ｎ側コンタクト電極３４のアニール処理は、Ａｌの融点（約６６０℃）未満の温度で実行され、例えば５００℃以上６５０℃以下、好ましくは５５０℃以上６２５℃以下の温度で実行される。アニール処理によりｎ側コンタクト電極３４のコンタクト抵抗を１×１０−２Ω・ｃｍ２以下にできる。また、アニール温度をＡｌの融点未満とすることで、アニール後のｎ側コンタクト電極３４の平坦性を高め、紫外光反射率を８０％以上または９０％以上にできる。
次に図７に示すように、ｎ側コンタクト電極３４および第２保護層４０の上に第４マスク６４を形成し、第４マスク６４が設けられていない第４開口７４に位置する第１保護層３８を除去する。第４マスク６４は、公知のリソグラフィ技術を用いて形成できる。第４開口７４の開口領域は、第２ｐ側コンタクト開口４０ｐの開口領域よりも狭い。第１保護層３８は、フッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）の混合液であるバッファードフッ酸（ＢＨＦ）を用いて除去できる。第４開口７４において第１保護層３８を除去することにより、第１ｐ側コンタクト開口３８ｐが形成される。第１ｐ側コンタクト開口３８ｐでは、ｐ型半導体層２８の上面２８ａが露出する。第１保護層３８をウェットエッチングすることで、第１保護層３８をドライエッチングする場合に比べて、露出するｐ型半導体層２８の上面２８ａへのダメージを低減できる。第１ｐ側コンタクト開口３８ｐの形成後、第４マスク６４が除去される。
次に図８に示すように、ｎ側コンタクト電極３４および第２保護層４０の上に第５マスク６５を形成し、第５マスク６５が設けられていない第５開口７５においてｐ側コンタクト電極３０を形成する。第５開口７５は、図１の第４領域Ｗ４に位置する。第５開口７５の開口領域は、第１ｐ側コンタクト開口３８ｐの開口領域および第２ｐ側コンタクト開口４０ｐの開口領域よりも広い。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと接触し、第１ｐ側コンタクト開口３８ｐおよび第２ｐ側コンタクト開口４０ｐを塞ぐように設けられる。ｐ側コンタクト電極３０は、例えばＩＴＯからなり、スパッタリング法で形成できる。
つづいて、第６マスク６６を除去し、ｐ側コンタクト電極３０にアニール処理を施す。アニール処理によりｐ側コンタクト電極３０のコンタクト抵抗を１×１０−２Ω・ｃｍ２以下にできる。
次に図９に示すように、ｐ側コンタクト電極３０および第２保護層４０の上に第６マスク６６を形成し、第６マスク６６が設けられていない第６開口７６において第１電流拡散層４８を形成する。第６マスク６６は、公知のリソグラフィ技術を用いて形成できる。第６開口７６は、第１電流拡散層４８が形成されるべき第７領域Ｗ７に位置する。第６開口７６は、ｎ側コンタクト電極３４が形成される第６領域Ｗ６よりも広い。第１電流拡散層４８は、アニール処理後のｎ側コンタクト電極３４の上に形成される。第６開口７６において、まず第１ＴｉＮ層４８ａが形成され、第１ＴｉＮ層４８ａの上に金属層４８ｂが形成され、金属層４８ｂの上に第２ＴｉＮ層４８ｃが形成される。第１ＴｉＮ層４８ａ、金属層４８ｂおよび第２ＴｉＮ層４８ｃは、スパッタリング法やＥＢ蒸着法で形成できる。第１電流拡散層４８の上面４８ｄの高さ位置は、ｐ側コンタクト電極３０の上面３０ａの高さ位置に対応する。ｐ側コンタクト電極３０の上面３０ａの高さ位置と第１電流拡散層４８の上面４８ｄの高さ位置の差は、１００ｎｍ以下または５０ｎｍ以下である。第１電流拡散層４８の形成後、第６マスク６６が除去される。
次に図１０に示すように、ｐ側コンタクト電極３０、第２保護層４０および第１電流拡散層４８の上に第７マスク６７を形成する。第７マスク６７が設けられていない第７開口７７においてｐ側電流拡散層３２を形成し、第７マスク６７が設けられていない第８開口７８において第２電流拡散層５０を形成する。第７開口７７は、図１の第５領域Ｗ５に位置する。第７開口７７の開口領域は、ｐ側コンタクト電極３０が形成される第４領域Ｗ４よりも狭い。第８開口７８は、図１の第８領域Ｗ８に位置する。第８開口７８の開口領域は、第１電流拡散層４８が形成される第７領域Ｗ７よりも広い。
ｐ側電流拡散層３２は、第７開口７７においてｐ側コンタクト電極３０の上に形成される。第２電流拡散層５０は、第８開口７８において第１電流拡散層４８の上に形成される。ｐ側電流拡散層３２および第２電流拡散層５０は、同時に形成できる。まず、第１ＴｉＮ層３２ａ，５０ａを形成し、次に金属層３２ｂ，５０ｂを形成し、つづいて第２ＴｉＮ層３２ｃ，５０ｃを形成する。第１ＴｉＮ層３２ａ，５０ａ、金属層３２ｂ，５０ｂおよび第２ＴｉＮ層３２ｃ，５０ｃは、スパッタリング法やＥＢ蒸着法で形成できる。ｐ側電流拡散層３２と第２電流拡散層５０を同時に形成することで、ｐ側電流拡散層３２と第２電流拡散層５０の厚みを同じにでき、ｐ側電流拡散層３２の上面３２ｄの高さ位置と第２電流拡散層５０の上面５０ｄの高さ位置を揃えることができる。ｐ側電流拡散層３２および第２電流拡散層５０の形成後、第７マスク６７が除去される。
なお、ｐ側電流拡散層３２および第２電流拡散層５０は、同時ではなく、別々に形成されてもよい。例えば、ｐ側電流拡散層３２を形成するためのマスクを用いてｐ側電流拡散層３２を形成した後、第２電流拡散層５０を形成するためのマスクを用いて第２電流拡散層５０を形成してもよい。ｐ側電流拡散層３２と第２電流拡散層５０の形成順序は特に問わず、第２電流拡散層５０を形成した後にｐ側電流拡散層３２を形成してもよい。例えば、第１電流拡散層４８と第２電流拡散層５０を連続的に形成した後、ｐ側電流拡散層３２を形成してもよい。
次に図１１に示すように、ｐ側コンタクト電極３０、ｐ側電流拡散層３２、第２保護層４０およびｎ側電流拡散層３６を被覆するように第８マスク６８を形成する。第８マスク６８は、図１の第１領域Ｗ１および第２領域Ｗ２にわたって設けられる。第８マスク６８の側面は傾斜しており、第２角度θ２で傾斜する第２メサ面５４が形成可能となるように第８マスク６８の側面の傾斜角が設定される。第８マスク６８は、公知のリソグラフィ技術を用いて形成できる。つづいて、第８マスク６８の上から第２保護層４０およびｎ型半導体層２４をエッチングし、第８マスク６８と重ならない領域のベース層２２を露出させる。このエッチング工程により、第２角度θ２で傾斜する第２メサ面５４が形成される。第２保護層４０およびｎ型半導体層２４は、塩素系ガス、または、塩素系ガスと希ガスの混合ガスを用いてドライエッチングできる。第２メサ面５４の形成後、第８マスク６８が除去される。
次に図１２に示すように、ｎ型半導体層２４の第２側面（第２メサ面５４）、ｐ側コンタクト電極３０、ｐ側電流拡散層３２、第２保護層４０およびｎ側電流拡散層３６を被覆するように第３保護層４２を形成する。第３保護層４２は、第１領域Ｗ１および第２領域Ｗ２の双方にわたって形成され、素子構造の上面の全体を被覆するように形成される。第３保護層４２は、例えばＳｉＯ２またはＳｉＯＮから構成され、化学気相成長（ＣＶＤ）法などの周知の技術を用いて形成できる。
次に図１３に示すように、第３保護層４２の上に第９マスク６９を形成し、第９マスク６９が設けられていない第９開口７９、第１０開口８０および第１１開口８１に位置する第３保護層４２を除去する。第３保護層４２は、ＣＦ系のエッチングガスを用いてドライエッチングすることができ、例えば、六フッ化エタン（Ｃ２Ｆ６）を用いることができる。このエッチング工程により、第９開口７９においてｐ側電流拡散層３２が露出するｐ側パッド開口４２ｐが形成され、第１０開口８０においてｎ側電流拡散層３６が露出するｎ側パッド開口４２ｎが形成される。また、第１１開口８１においてベース層２２が露出する。第１１開口８１は、１枚の基板から複数の半導体発光素子１０を形成する場合の素子分離領域に位置する。第３保護層４２を部分的に除去するエッチング工程の実行後、第９マスク６９が除去される。
図１３に示すドライエッチング工程では、ｐ側電流拡散層３２およびｎ側電流拡散層３６がエッチングストップ層として機能する。より具体的には、ｐ側電流拡散層３２の第２ＴｉＮ層３２ｃおよび第１電流拡散層４８の第２ＴｉＮ層４８ｃがエッチングストップ層として機能する。ＴｉＮは、第３保護層４２を除去するためのフッ素系のエッチングガスとの反応性が低く、エッチングによる副生成物が発生しにくい。そのため、ｐ側コンタクト電極３０およびｎ側コンタクト電極３４へのダメージを防止できる。また、ドライエッチングの実行後であっても、ｐ側電流拡散層３２およびｎ側電流拡散層３６の露出面を高品質に維持できる。
つづいて、ｐ側パッド開口４２ｐにおいてｐ側電流拡散層３２の上にｐ側パッド電極４４を形成し、ｎ側パッド開口４２ｎにおいてｎ側電流拡散層３６の上にｎ側パッド電極４６を形成する。ｐ側パッド電極４４およびｎ側パッド電極４６は、例えば、Ｎｉ層またはＴｉ層をｐ側電流拡散層３２およびｎ側電流拡散層３６の上に堆積し、その上にＡｕ層を堆積することで形成できる。Ａｕ層の上にさらに別の金属層が設けられてもよく、例えば、Ｓｎ層、ＡｕＳｎ層、Ｓｎ／Ａｕの積層構造を形成してもよい。
ｐ側パッド電極４４およびｎ側パッド電極４６は、同時に形成してもよいし、別々に形成されてもよい。例えば、ｐ側パッド電極４４を形成するためのマスクを用いてｐ側パッド電極４４を形成した後、ｎ側パッド電極４６を形成するためのマスクを用いてｎ側パッド電極４６を形成してもよい。ｐ側パッド電極４４とｎ側パッド電極４６の形成順序は特に問わず、ｎ側パッド電極４６を形成した後にｐ側パッド電極４４を形成してもよい。
以上の工程により、図１に示す半導体発光素子１０ができあがる。
本実施の形態によれば、ｐ側電流拡散層３２を設けることにより、ｐ側パッド電極４４から注入される電流を横方向（水平方向）に拡散させることができ、活性層２６の発光面積を広げることができる。これにより、半導体発光素子１０の光出力を高めることができる。
本実施の形態によれば、ｐ側電流拡散層３２が形成される第５領域Ｗ５をｐ側コンタクト電極３０が形成される第４領域Ｗ４よりも狭くすることで、ｐ型半導体層２８の上面２８ａにおいてｐ側コンタクト電極３０が占める面積の最大値をより大きくできる。仮に、ｐ側電流拡散層３２が形成される第５領域Ｗ５をｐ側コンタクト電極３０が形成される第４領域Ｗ４よりも広くしようとする場合、ｐ型半導体層２８の上面２８ａが位置する第３領域Ｗ３よりも第５領域Ｗ５が狭くなり、第５領域Ｗ５よりも第４領域Ｗ４が狭くなるため、第４領域Ｗ４のとりうる最大面積が減少してしまう。一方、本実施の形態によれば、ｐ型半導体層２８の上面２８ａにおいてｐ側コンタクト電極３０が占める面積を可能な限り大きくすることができ、活性層２６の発光面積を広げることができる。これにより、半導体発光素子１０の光出力を高めることができる。
本実施の形態によれば、ｎ側電流拡散層３６が形成される第８領域Ｗ８をｎ側コンタクト電極３４が形成される第６領域Ｗ６よりも広くすることで、ｎ側コンタクト電極３４の全体をｎ側電流拡散層３６によって被覆できる。また、ｎ側電流拡散層３６が第１電流拡散層４８および第２電流拡散層５０により構成されるため、ｎ側コンタクト電極３４を被覆して封止する機能をより高めることができる。これにより、ｎ側コンタクト電極３４に含まれるＡｌ層が通電使用時に酸化等によって腐食することを防止できる。その結果、ｎ側コンタクト電極３４の紫外光反射率の低下を抑制でき、反射電極としての機能を長期間にわたって維持でき、通電使用に伴う光出力の低下を抑制できる。つまり、長期間にわたって高い光出力を維持できる半導体発光素子１０を実現できる。
本実施の形態によれば、ｐ側電流拡散層３２およびｎ側電流拡散層３６として、ＴｉＮ層、金属層およびＴｉＮ層を順に積層させた積層構造を用いることで、高い導電性を実現するとともに、金属のマイグレーションを防止できる。例えば、具体的には、ＴｉＮ層を用いることで金属のマイグレーションを防止できるとともに、ＴｉＮ層とＴｉＮ層の間に金属層を入れることで導電率を高めることができる。
本実施の形態によれば、第１電流拡散層４８を設けることで、ｐ側コンタクト電極３０の上面３０ａの高さ位置と、第１電流拡散層４８の上面４８ｄの高さ位置とを揃えることができる。特に、本実施の形態では、ｎ型半導体層２４の第２上面２４ｂからｐ型半導体層２８の上面２８ａまでの厚みｔ０が４００ｎｍ〜１５００ｎｍ程度と大きいため、高さ調整のための第１電流拡散層４８を設けない場合、ｐ側パッド電極４４とｎ側パッド電極４６の高さが大きくずれてしまう。ｐ側パッド電極４４とｎ側パッド電極４６の高さのずれが大きい場合、半導体発光素子を実装基板等にボンディング接合する際に不均一な力が加わって半導体発光素子にダメージが生じるおそれがある。特に、ｐ側パッド電極４４とｎ側パッド電極４６の高さのずれが２００ｎｍ以上または５００ｎｍ以上となる場合、実装時の不良率が増加する傾向にある。一方、本実施の形態によれば、ｐ側コンタクト電極３０の上面３０ａの高さ位置と第１電流拡散層４８の上面４８ｄの高さ位置の差を１００ｎｍ以下とすることで、ｐ側パッド電極４４とｎ側パッド電極４６の高さのずれを１００ｎｍ以下にでき、実装時の不良率を低減できる。
本実施の形態によれば、ｐ側電流拡散層３２と第２電流拡散層５０の構造や厚みを実質的に同一とすることで、半導体発光素子１０の実装時にｐ側コンタクト電極３０と第１電流拡散層４８に加わる力を均一化することができ、実装時の不良率を低減できる。
本実施の形態によれば、ｐ側電流拡散層３２およびｎ側電流拡散層３６にＴｉＮ層を用いることで、誘電体材料から構成される第３保護層４２との密着性を高めることができる。これにより、ｐ側コンタクト電極３０やｎ側コンタクト電極３４から第３保護層４２が剥離することによる封止機能の低下を防止できる。これにより、長期間にわたって光出力が低下しにくい半導体発光素子１０を実現できる。
本実施の形態によれば、ｎ側コンタクト電極３４の金属層３４ａの上にＴｉＮ層３４ｂを設けた状態でアニール処理をすることで、アニール処理時における金属層３４ａの酸化を防止できる。これにより、ｎ側コンタクト電極３４の紫外光反射率の低下やｎ側コンタクト電極３４の上面の平坦性の低下を防止できる。
本実施の形態によれば、ｎ側コンタクト電極３４のアニール処理後に第１電流拡散層４８および第２電流拡散層５０を形成することで、アニール処理により第１電流拡散層４８および第２電流拡散層５０の劣化を防止できる。同様に、ｐ側コンタクト電極３０のアニール処理後にｐ側電流拡散層３２を形成することで、アニール処理によるｐ側電流拡散層３２の劣化を防止できる。
（第２の実施の形態）
図１４は、第２の実施の形態に係る半導体発光素子１１０の構成を概略的に示す断面図である。図１４の半導体発光素子１１０は、ｐ側コンタクト電極１３０、ｐ側電流拡散層１３２、ｎ側電流拡散層１３６、第１保護層１３８および第２保護層１４０の構成が上述の実施の形態と相違する。以下、本実施の形態について、上述した第１の実施の形態との相違点を中心に説明し、重複する説明は適宜省略する。
半導体発光素子１１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極１３０と、ｐ側電流拡散層１３２と、ｎ側コンタクト電極３４と、ｎ側電流拡散層１３６と、第１保護層１３８と、第２保護層１４０と、第３保護層４２と、ｐ側パッド電極４４と、ｎ側パッド電極４６とを備える。
ｐ側コンタクト電極１３０は、ｐ型半導体層２８の上面２８ａに設けられ、ｐ型半導体層２８と第１保護層１３８の間に設けられる。ｐ側コンタクト電極１３０は、第１保護層１３８の下側に設けられる点で上述の実施の形態のｐ側コンタクト電極３０と相違する。ｐ側コンタクト電極１３０は、金属層１３０ｂと、ＴｉＮ層１３０ｃとを有する。金属層１３０ｂは、Ｒｈなどの白金族金属、または、Ｎｉ／Ａｕの積層構造から構成される。ＴｉＮ層１３０ｃは、導電性のＴｉＮから構成され、金属層１３０ｂの上面および側面を被覆するように設けられる。ｐ側コンタクト電極１３０の上面１３０ａの高さ位置は、第１電流拡散層４８の上面４８ｄの高さ位置と揃っている。ｐ側コンタクト電極１３０の上面１３０ａの高さ位置と第１電流拡散層４８の上面４８ｄの高さ位置の差は、１００ｎｍ以下、好ましくは５０ｎｍ以下である。
ｐ側電流拡散層１３２は、ｐ側コンタクト電極１３０の上面１３０ａに設けられる。ｐ側電流拡散層１３２は、第１保護層１３８に設けられる第１ｐ側コンタクト開口１３８ｐおよび第２保護層１４０に設けられるｎ側コンタクト開口１４０ｎを塞ぐように設けられる。ｐ側電流拡散層１３２は、第１保護層１３８および第２保護層１４０の上に重なるように設けられる。ｐ側電流拡散層１３２は、第１ＴｉＮ層１３２ａ、金属層１３２ｂおよび第２ＴｉＮ層１３２ｃを順に積層させた構造を有する。
ｎ側電流拡散層１３６は、ｎ側コンタクト電極３４が形成される第６領域Ｗ６よりも広い第７領域Ｗ７にわたって設けられる。ｎ側電流拡散層１３６は、第１電流拡散層４８と、第２電流拡散層１５０とを含む。第１電流拡散層４８は、上述の実施の形態と同様に構成される。第２電流拡散層１５０は、上述の実施の形態とは異なり、第１電流拡散層４８が形成される第７領域Ｗ７よりも狭い第９領域Ｗ９に設けられる。半導体発光素子１１０を厚み方向に見たときの平面視において、第７領域Ｗ７の内側に第９領域Ｗ９の全体が含まれる。図示する例では、第２電流拡散層１５０が設けられる第９領域Ｗ９は、ｎ側コンタクト電極３４が設けられる第６領域Ｗ６よりも狭い。なお、第２電流拡散層１５０が設けられる第９領域Ｗ９は、第６領域Ｗ６と一致してもよいし、第６領域Ｗ６より広くてもよい。
第２電流拡散層１５０は、第１ＴｉＮ層１５０ａ、金属層１５０ｂおよび第２ＴｉＮ層１５０ｃを順に積層させた構造を有する。第２電流拡散層１５０は、ｐ側電流拡散層１３２と同様に構成され、第２電流拡散層１５０の厚みｔ３とｐ側電流拡散層１３２の厚みｔ４同じとなるように構成される。その結果、第２電流拡散層１５０の上面１５０ｄの高さ位置は、ｐ側電流拡散層１３２の上面１３２ｄの高さ位置に実質的に一致する。具体的には、第２電流拡散層１５０の上面１５０ｄの高さ位置とｐ側電流拡散層１３２の上面１３２ｄの高さ位置の差が１００ｎｍ以下、好ましくは５０ｎｍ以下となるように構成される。
つづいて、半導体発光素子１１０の製造方法について説明する。図１５〜は、半導体発光素子１０の製造工程を概略的に示す図である。図１５において、まず、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８を形成する。これらの層の形成方法は、図２の工程と同様である。
つづいて、ｐ型半導体層２８の上面２８ａにｐ側コンタクト電極１３０を形成する。ｐ側コンタクト電極１３０は、図１４の第４領域Ｗ４に形成される。まず、第４領域Ｗ４を除いたｐ型半導体層２８の上面２８ａにマスクを形成する。次に、第４領域Ｗ４に金属層１３０ｂを形成し、金属層１３０ｂの上にＴｉＮ層１３０ｃを形成する。ｐ側コンタクト電極１３０は、スパッタリング法やＥＢ蒸着法で形成できる。これにより、ｐ側コンタクト電極１３０ができあがる。ｐ側コンタクト電極１３０の形成後にマスクを除去し、ｐ側コンタクト電極１３０にアニール処理を施してもよい。
次に図１６に示すように、ｐ型半導体層２８およびｐ側コンタクト電極１３０の上に第１保護層１３８を形成する。第１保護層１３８は、ＳｉＯ２またはＳｉＯＮから構成され、ＣＶＤ法などの周知の技術を用いて形成できる。
次に図１７に示すように、第１メサ面５２を形成する。第１メサ面５２は、図３の工程と同様に形成できる。
次に図１８に示すように、ｎ型半導体層２４の第２上面２４ｂおよび第１保護層１３８を被覆するように第２保護層１４０を形成する。第２保護層１４０は、図４の工程と同様に形成できる。つづいて、第２保護層１４０を部分的に除去して、第２ｐ側コンタクト開口１４０ｐおよびｎ側コンタクト開口１４０ｎを形成する。第２ｐ側コンタクト開口１４０ｐおよびｎ側コンタクト開口１４０ｎは、図５の工程と同様に形成できる。
次に図１９に示すように、ｎ側コンタクト開口１４０ｎにｎ側コンタクト電極３４を形成し、ｎ側コンタクト電極３４の上に第１電流拡散層４８を形成する。ｎ側コンタクト電極３４は、図６の工程と同様に形成できる。第１電流拡散層４８は、図９の工程と同様に形成できる。
次に図２０に示すように、第１保護層１３８に第１ｐ側コンタクト開口１３８ｐを形成し、ｐ側コンタクト電極１３０の上面１３０ａを露出させる。第１ｐ側コンタクト開口１３８ｐは、図７の工程と同様に形成できる。
次に図２１に示すように、ｐ側コンタクト電極１３０の上にｐ側電流拡散層１３２を形成し、第１電流拡散層４８の上に第２電流拡散層１５０を形成する。ｐ側電流拡散層１３２が形成される第５領域Ｗ５は、ｐ側コンタクト電極１３０が形成される第４領域Ｗ４よりも狭い。また、第２電流拡散層１５０が形成される第９領域Ｗ９は、第１電流拡散層４８が形成される第７領域Ｗ７よりも狭い。ｐ側電流拡散層１３２および第２電流拡散層１５０は、同時に形成することができ、図１０の工程と同様に形成できる。
つづいて、図１１〜図１３の工程と同様に、第２メサ面５４を形成し、第３保護層４２を形成し、第３保護層４２にｎ側パッド開口４２ｎおよびｐ側パッド開口４２ｐを形成し、ｐ側パッド電極４４およびｎ側パッド電極４６を形成する。以上の工程により、図１４に示す半導体発光素子１１０ができあがる。
本実施の形態に係る半導体発光素子１１０においても、上述の実施の形態と同様の効果を奏することができる。また、本実施の形態によれば、ｐ側コンタクト電極１３０がＴｉＮ層１３０ｃを有することで、第１保護層１３８に対するｐ側コンタクト電極１３０の密着性を高めることができる。
以上、本発明を実施例にもとづいて説明した。本発明は上述の実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
別の実施の形態では、上述の実施の形態における半導体発光素子１０，１１０の構成を適宜入れ替えてもよい。例えば、図１の半導体発光素子１０は、図１に示すｎ側電流拡散層３６の代わりに、図１４に示すｎ側電流拡散層１３６を備えてもよい。同様に、図１４の半導体発光素子１１０は、図１４に示すｎ側電流拡散層１３６の代わりに、図１に示すｎ側電流拡散層３６を備えてもよい。
ある実施の形態において、第１電流拡散層４８および第２電流拡散層５０，１５０の少なくとも一方は、ｎ側コンタクト電極３４が形成される第６領域Ｗ６よりも広い領域にわたって設けられる。例えば、図１４に示すように、第１電流拡散層４８が第６領域Ｗ６よりも広い領域に設けられるのに対し、第２電流拡散層５０，１５０が第６領域Ｗ６に一致する領域または第６領域Ｗ６よりも狭い領域に設けられる。なお、第１電流拡散層４８が第６領域Ｗ６に一致する領域または第６領域Ｗ６よりも狭い領域に設けられるのに対し、第２電流拡散層５０，１５０が第６領域Ｗ６よりも広い領域に設けられてもよい。また、図１に示すように、第１電流拡散層４８および第２電流拡散層５０，１５０の双方が第６領域Ｗ６よりも広い領域に設けられてもよい。これらの場合において、第１電流拡散層４８が形成される第７領域Ｗ７は、第２電流拡散層５０，１５０が形成される第８領域Ｗ８または第９領域Ｗ９と一致してもよいし、第８領域Ｗ８または第９領域Ｗ９より狭くてもよいし、第８領域Ｗ８または第９領域Ｗ９より広くてもよい。
上述の実施の形態では、ｎ側電流拡散層３６，１３６が第１電流拡散層４８および第２電流拡散層５０，１５０を含む場合を示した。別の実施の形態では、ｎ側電流拡散層３６、１３６が一つの電流拡散層のみで構成されてもよい。つまり、ｎ側電流拡散層３６、１３６は、第１ＴｉＮ層、金属層および第２ＴｉＮ層の積層構造を一つだけ備えてもよい。なお、ｎ側電流拡散層３６、１３６は、第１ＴｉＮ層、金属層および第２ＴｉＮ層の積層構造を三以上備えてもよい。また、ｐ側電流拡散層３２，１３２は、第１ＴｉＮ層、金属層および第２ＴｉＮ層の積層構造を二以上備えてもよい。
１０…半導体発光素子、２４…ｎ型半導体層、２４ａ…第１上面、２４ｂ…第２上面、２６…活性層、２８…ｐ型半導体層、２８ａ…上面、３０…ｐ側コンタクト電極、３０ａ…上面、３０ｐ…ｐ側コンタクト電極、３２…ｐ側電流拡散層、３２ａ…第１ＴｉＮ層、３２ｂ…金属層、３２ｃ…第２ＴｉＮ層、３２ｄ…上面、３４…ｎ側コンタクト電極、３４ａ…金属層、３４ｂ…ＴｉＮ層、３６…ｎ側電流拡散層、４４…ｐ側パッド電極、４６…ｎ側パッド電極、４８…第１電流拡散層、４８ａ…第１ＴｉＮ層、４８ｂ…金属層、４８ｃ…第２ＴｉＮ層、４８ｄ…上面、５０…第２電流拡散層、５０ａ…第１ＴｉＮ層、５０ｂ…金属層、５０ｃ…第２ＴｉＮ層、５０ｄ…上面。

Claims (8)

  1. ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、
    前記ｎ型半導体層の第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｐ型半導体層の上面と接触して設けられるｐ側コンタクト電極と、
    前記ｐ側コンタクト電極上において前記ｐ側コンタクト電極の形成領域よりも狭い領域内に設けられ、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有するｐ側電流拡散層と、
    前記ｐ側電流拡散層上に設けられるｐ側パッド電極と、
    前記ｎ型半導体層の第２上面と接触して設けられ、Ａｌ層を含むｎ側コンタクト電極と、
    前記ｎ側コンタクト電極上に設けられ、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有する第１電流拡散層と、前記第１電流拡散層上に設けられ、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有する第２電流拡散層とを含み、前記ｎ側コンタクト電極の上面および側面の全体を被覆するように設けられるｎ側電流拡散層と、
    前記ｎ側電流拡散層上に設けられるｎ側パッド電極と、を備え、
    前記ｎ側電流拡散層に含まれる前記積層構造の数は、前記ｐ側電流拡散層に含まれる前記積層構造の数よりも多いことを特徴とする半導体発光素子。
  2. 前記第１電流拡散層は、前記ｎ側コンタクト電極の形成領域よりも広い領域にわたって設けられることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記第２電流拡散層は、前記第１電流拡散層の形成領域よりも広い領域にわたって設けられることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記積層構造の前記金属層の厚さは、前記積層構造の前記ＴｉＮ層の厚さよりも大きいことを特徴とする請求項１から３のいずれか一項に記載の半導体発光素子。
  5. 前記活性層および前記ｐ型半導体層の側面を被覆し、前記ｐ型半導体層上のｐ側コンタクト開口とは異なる箇所において前記ｐ型半導体層の上を被覆し、前記ｎ型半導体層上のｎ側コンタクト開口とは異なる箇所において前記ｎ型半導体層の前記第２上面を被覆し、誘電体材料から構成される保護層をさらに備え、
    前記ｐ側コンタクト電極は、前記ｐ側コンタクト開口において前記ｐ型半導体層の前記上面と接触し、前記保護層の上に重なるように設けられ、
    前記ｐ側電流拡散層は、前記保護層の上に重ならないように設けられ、
    前記ｎ側コンタクト電極は、前記ｎ側コンタクト開口において前記ｎ型半導体層の前記第２上面と接触し、前記保護層の上に重なるように設けられ、
    前記ｎ側電流拡散層は、前記保護層の上に重なるように設けられることを特徴とする請求項１から４のいずれか一項に記載の半導体発光素子。
  6. 前記活性層および前記ｐ型半導体層の側面を被覆し、前記ｐ側コンタクト電極上のｐ側コンタクト開口とは異なる箇所において前記ｐ側コンタクト電極の上を被覆し、前記ｎ型半導体層上のｎ側コンタクト開口とは異なる箇所において前記ｎ型半導体層の前記第２上面を被覆し、誘電体材料から構成される保護層をさらに備え、
    前記ｐ側電流拡散層は、前記ｐ側コンタクト開口において前記ｐ側コンタクト電極の前記上面と接触し、前記保護層の上に重なるように設けられ、
    前記ｎ側コンタクト電極は、前記ｎ側コンタクト開口において前記ｎ型半導体層の前記第２上面と接触し、前記保護層の上に重なるように設けられ、
    前記ｎ側電流拡散層は、前記保護層の上に重なるように設けられることを特徴とする請求項１から５のいずれか一項に記載の半導体発光素子。
  7. ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層上にＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、
    前記活性層上にｐ型半導体層を形成する工程と、
    前記ｎ型半導体層の一部領域の上面が露出するように、前記ｐ型半導体層および前記活性層を部分的に除去する工程と、
    前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、
    前記ｐ側コンタクト電極上において前記ｐ側コンタクト電極の形成領域よりも狭い領域内に、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有するｐ側電流拡散層を形成する工程と、
    前記ｎ型半導体層の前記露出する上面に接触し、Ａｌ層を含むｎ側コンタクト電極を形成する工程と、
    前記ｎ側コンタクト電極上に設けられ、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有する第１電流拡散層と、前記第１電流拡散層上に設けられ、ＴｉＮ層、金属層およびＴｉＮ層が順に積層される積層構造を有する第２電流拡散層とを含み、前記ｎ側コンタクト電極の上面および側面の全体を被覆するｎ側電流拡散層を形成する工程と、
    前記ｐ側電流拡散層上にｐ側パッド電極を形成する工程と、
    前記ｎ側電流拡散層上にｎ側パッド電極を形成する工程と、を備え、
    前記ｎ側電流拡散層に含まれる前記積層構造の数は、前記ｐ側電流拡散層に含まれる前記積層構造の数よりも多いことを特徴とする半導体発光素子の製造方法。
  8. 前記ｎ側コンタクト電極をアニールする工程をさらに備え、
    前記ｎ側電流拡散層は、前記ｎ側コンタクト電極のアニール後に形成されることを特徴とする請求項７に記載の半導体発光素子の製造方法。
JP2020084536A 2020-05-13 2020-05-13 半導体発光素子および半導体発光素子の製造方法 Active JP6892538B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020084536A JP6892538B1 (ja) 2020-05-13 2020-05-13 半導体発光素子および半導体発光素子の製造方法
CN202110435182.5A CN113675310B (zh) 2020-05-13 2021-04-22 半导体发光元件及半导体发光元件的制造方法
US17/244,211 US11769860B2 (en) 2020-05-13 2021-04-29 Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TW110116467A TWI795773B (zh) 2020-05-13 2021-05-07 半導體發光元件以及半導體發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020084536A JP6892538B1 (ja) 2020-05-13 2020-05-13 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP6892538B1 true JP6892538B1 (ja) 2021-06-23
JP2021180241A JP2021180241A (ja) 2021-11-18

Family

ID=76464634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020084536A Active JP6892538B1 (ja) 2020-05-13 2020-05-13 半導体発光素子および半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US11769860B2 (ja)
JP (1) JP6892538B1 (ja)
CN (1) CN113675310B (ja)
TW (1) TWI795773B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851567B (zh) * 2021-11-26 2022-04-12 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
TWI828116B (zh) * 2022-04-15 2024-01-01 晶成半導體股份有限公司 半導體元件
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2024047917A1 (ja) * 2022-09-02 2024-03-07 旭化成株式会社 レーザダイオード
JP7410261B1 (ja) 2022-12-08 2024-01-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007103690A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
JP5888132B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 発光装置の製造方法
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法
CN105552191B (zh) * 2016-02-02 2018-01-30 厦门乾照光电股份有限公司 能增进横向电流扩散并拥有双反射表面的led芯片电极结构
JP2018049958A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子
JP6392960B1 (ja) * 2017-09-12 2018-09-19 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6865784B2 (ja) 2018-04-20 2021-04-28 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子
JP7049186B2 (ja) * 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387386B2 (en) * 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子
JP6811293B1 (ja) * 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) * 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2021097148A (ja) * 2019-12-18 2021-06-24 日機装株式会社 半導体発光素子
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN113675310B (zh) 2024-02-09
TW202147639A (zh) 2021-12-16
JP2021180241A (ja) 2021-11-18
CN113675310A (zh) 2021-11-19
US11769860B2 (en) 2023-09-26
TWI795773B (zh) 2023-03-11
US20210359161A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
JP6839320B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI734445B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6780083B1 (ja) 半導体発光素子
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6867536B1 (ja) 半導体発光装置および半導体発光装置の製造方法
JP6995227B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2020113741A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2020087964A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200519

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200519

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210527

R150 Certificate of patent or registration of utility model

Ref document number: 6892538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250