TW202147639A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202147639A
TW202147639A TW110116467A TW110116467A TW202147639A TW 202147639 A TW202147639 A TW 202147639A TW 110116467 A TW110116467 A TW 110116467A TW 110116467 A TW110116467 A TW 110116467A TW 202147639 A TW202147639 A TW 202147639A
Authority
TW
Taiwan
Prior art keywords
layer
contact electrode
side contact
current diffusion
type semiconductor
Prior art date
Application number
TW110116467A
Other languages
English (en)
Other versions
TWI795773B (zh
Inventor
丹羽紀隆
稲津哲彦
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202147639A publication Critical patent/TW202147639A/zh
Application granted granted Critical
Publication of TWI795773B publication Critical patent/TWI795773B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題在於抑制半導體發光元件的通電使用所致使的光輸出的降低。半導體發光元件10係具備：n型半導體層24；活性層26，係設置於n型半導體層24的第一上表面24a；p型半導體層28，係設置於活性層26上；p側接觸電極30，係與p型半導體層28的上表面28a接觸地設置；p側電流擴散層32，係在p側接觸電極30上設置於比p側接觸電極30的形成區域還窄的區域內；p側墊電極44，係設置於p側電流擴散層32上；n側接觸電極34，係與n型半導體層24的第二上表面24b接觸地設置；n側電流擴散層36，係在n側接觸電極34上遍佈地設置於比n側接觸電極34的形成區域還寬的區域，且包含氮化鈦層；以及n側墊電極46，係設置於n側電流擴散層36上。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係有關於一種半導體發光元件以及半導體發光元件的製造方法。
半導體發光元件係具有層疊於基板上的n型半導體層、活性層以及p型半導體層，於n型半導體層上設置有n側電極，於p型半導體層上設置有p側電極。在使用氮化鎵(GaN)或氮化鋁鎵(AlGaN)等氮化物半導體之發光元件中，會有使用有由鈦(Ti)與鋁(Al)的層疊體所構成的n側電極之情形(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-192908號公報。
[發明所欲解決之課題]
藉由作成於n側電極不使用金(Au)之構造，能提高n側電極的紫外光反射率。然而，在使用鋁形成n側電極之情形中，由於用以保護電極之金未包含於n側電極，因此鋁會隨著通電使用而逐漸腐蝕，從而導致紫外光反射率的降低。
本發明有鑑於此種課題而研創，目的在於提供一種用以抑制半導體發光元件的通電使用所致使的光輸出的降低之技術。 [用以解決課題之手段]
本發明的一種態樣的半導體發光元件係具備：n型半導體層，係由n型氮化鋁鎵系半導體材料所構成；活性層，係設置於n型半導體層的第一上表面，並由氮化鋁鎵系半導體材料所構成；p型半導體層，係設置於活性層上；p側接觸電極(p-side contact electrode)，係與p型半導體層的上表面接觸地設置；p側電流擴散層，係在p側接觸電極上設置於比p側接觸電極的形成區域還窄的區域內；p側墊電極，係設置於p側電流擴散層上；n側接觸電極，係與n型半導體層的第二上表面接觸地設置；n側電流擴散層，係在n側接觸電極上遍佈地設置於比n側接觸電極的形成區域還寬的區域，且包含氮化鈦(TiN)層；以及n側墊電極(n-side pad electrode)，係設置於n側電流擴散層上。
依據此態樣，藉由在p側接觸電極上於比p側接觸電極還窄的區域內設置p側電流擴散層，能在p型半導體層的上表面中將p側接觸電極佔據的面積予以最大化，從而能將發光層中之有助於發光之發光面積予以最大化。此外，藉由在n側接觸電極上遍佈地於比n側接觸電極的形成區域還寬的區域設置包含氮化鈦的n側電流擴散層，能抑制通電使用所致使的n側接觸電極的腐蝕。藉此，能抑制作為反射電極而發揮作用之n側接觸電極的反射率降低，從而能抑制通電使用所致使的光輸出的降低。
p側電流擴散層以及n側電流擴散層各者亦可具有依序層疊有氮化鈦層、金屬層以及氮化鈦層的層疊構造。
n側電流擴散層亦可包含：第一電流擴散層，係設置於n側接觸電極上；以及第二電流擴散層，係設置於第一電流擴散層上。第一電流擴散層以及第二電流擴散層各者亦可具有依序層疊有氮化鈦層、金屬層以及氮化鈦層的層疊構造。
第一電流擴散層亦可遍佈地設置於比n側接觸電極的形成區域還寬的區域。
第二電流擴散層亦可遍佈地設置於比第一電流擴散層的形成區域還寬的區域。
層疊構造的金屬層的厚度亦可比層疊構造的氮化鈦層的厚度還大。
本發明的另一種態樣為半導體發光元件的製造方法。半導體發光元件的製造方法係具備下述步驟：於由n型氮化鋁鎵系半導體材料所構成的n型半導體層上形成由氮化鋁鎵系半導體材料所構成的活性層；於活性層上形成p型半導體層；以露出n型半導體層的一部分區域的上表面之方式局部性地去除p型半導體層以及活性層；形成與p型半導體層的上表面接觸之p側接觸電極；在p側接觸電極上於比p側接觸電極的形成區域還窄的區域內形成p側電流擴散層；形成與n型半導體層所露出的上表面接觸之n側接觸電極；在n側接觸電極上遍佈地於比n側接觸電極的形成區域還寬的區域形成包含氮化鈦層的n側電流擴散層；於p側電流擴散層上形成p側墊電極；以及於n側電流擴散層上形成n側墊電極。
依據此態樣，藉由在p側接觸電極上於比p側接觸電極還窄的區域內設置p側電流擴散層，能在p型半導體層的上表面中將p側接觸電極佔據的面積予以最大化，從而能將發光層中之有助於發光之發光面積予以最大化。此外，藉由在n側接觸電極上遍佈地於比n側接觸電極的形成區域還寬的區域設置包含氮化鈦層的n側電流擴散層，能抑制通電使用所致使的n側接觸電極的腐蝕。藉此，能抑制作為反射電極而發揮作用之n側接觸電極的反射率降低，從而能抑制通電使用所致使的光輸出的降低。
亦可進一步具備將n側接觸電極予以退火(anneal)之步驟。n側電流擴散層亦可在n側接觸電極的退火後再形成。 [發明功效]
依據本發明，能抑制半導體發光元件的通電使用所致使的光輸出的降低。
以下一邊參照圖式一邊詳細地說明用以實施本發明之形態。此外，在說明書中針對相同的要素附上相同的元件符號並適當地省略重複的說明。此外，為了幫助理解說明，各個圖式中的各個構成要素的尺寸比例並未必與實際的發光元件的尺寸比例一致。
本實施形態為一種半導體發光元件，係以發出中心波長λ成為約360nm以下的「深紫外光」之方式構成，且為所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外發光二極體)晶片。為了輸出此種波長的深紫外光，使用能隙(bandgap)成為約3.4eV以上的氮化鋁鎵系半導體材料。在本實施形態中，尤其顯示發出中心波長λ為約240nm至320nm的深紫外光之情形。
在本說明書中，所謂「氮化鋁鎵系半導體材料」係指至少包含氮化鋁以及氮化鎵的半導體材料，且為含有氮化銦(InN)等的其他材料的半導體材料。因此，本說明書中所稱的「氮化鋁鎵系半導體材料」係例如能以In1 － x － y A1x Gay N(0＜x+y≦1；0＜x＜1；0＜y＜1)的組成來表示，且包含氮化鋁鎵或者氮化鋁銦鎵(InAlGaN)。本說明書中的「氮化鋁鎵系半導體材料」係例如為氮化鋁以及氮化鎵各者的莫耳分率(mole fraction)為1%以上，較佳為5%以上、10%以上或者20%以上。
此外，為了區別未包含氮化鋁的材料，會有稱為「氮化鎵系半導體材料」之情形。於「氮化鎵系半導體材料」包含有氮化鎵或者氮化銦鎵(InGaN)。同樣地，為了區別未包含氮化鎵的材料，會有稱為「氮化鋁系半導體材料」之情形。於「氮化鋁系半導體材料」包含有氮化鋁或者氮化鋁銦(InAlN)。
[第一實施形態] 圖1係概略地顯示第一實施形態的半導體發光元件10的構成之剖視圖。半導體發光元件10係具備基板20、基底層(base layer)22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、p側電流擴散層32、n側接觸電極34、n側電流擴散層36、第一保護層38、第二保護層40、第三保護層42、p側墊電極44以及n側墊電極46。
會有將在圖1中以箭頭A所示的方向稱為「上下方向」或者「厚度方向」之情形。此外，會有下述情形：將從基板20觀看時離開基板20之方向稱為上側，將從基板20觀看時朝向基板20之方向稱為下側。
基板20係具有第一主表面20a以及第二主表面20b，第二主表面20b為第一主表面20a的相反側。第一主表面20a為結晶成長面，結晶成長面係用以使從基底層22至p型半導體層28為止的各層成長。基板20係由對半導體發光元件10所發出的深紫外光具有透光性之材料所構成，例如由藍寶石(sapphire)(氧化鋁(Al2 O3 ))所構成。於第一主表面20a形成有深度以及間距(pitch)為次微米(submicron)(1μm以下)之細微的凹凸圖案。此種基板20亦被稱為圖案化藍寶石基板(PSS；Patterned Sapphire Substrate)。第二主表面20b為光取出面，光取出面係用以將活性層26所發出的深紫外光取出至外部。基板20亦可由氮化鋁所構成，亦可由氮化鋁鎵所構成。基板20亦可為由第一主表面20a未被圖案化的平坦面所構成之通常的基板。
基底層22係設置於基板20的第一主表面20a上。基底層22為用以形成n型半導體層24之底層(under layer)(模板層(template layer))。基底層22係例如由無摻雜(undoped)的氮化鋁所構成，具體而言由經過高溫成長的氮化鋁(高溫氮化鋁(HT-AlN；High Temperature AlN))所構成。基底層22亦可包含氮化鋁層以及形成於氮化鋁層上之無摻雜的氮化鋁鎵層。在基板20為氮化鋁基板或者氮化鋁鎵基板之情形中，基底層22亦可僅由無摻雜的氮化鋁鎵層所構成。亦即，基底層22係包含無摻雜的氮化鋁層以及氮化鋁鎵層的至少一者。
n型半導體層24係設置於基底層22上。n型半導體層24係由n型的氮化鋁鎵系半導體材料所構成，例如摻雜矽(Si)作為n型的雜質。n型半導體層24係以讓活性層26所發出的深紫外光透過之方式選擇組成比，例如以氮化鋁的莫耳分率成為25%以上、較佳為40%以上或者50%以上之方式構成。n型半導體層24係具有比活性層26所發出的深紫外光的波長還大的能隙，例如以能隙成為4.3eV以上之方式構成。n型半導體層24係期望為以氮化鋁的莫耳分率成為80%以下(亦即能隙成為5.5eV以下)之方式構成，較佳為以氮化鋁的莫耳分率成為70%以下(亦即能隙成為5.2eV以下)之方式構成。n型半導體層24係具有1μm至3μm左右的厚度，例如具有2μm左右的厚度。
n型半導體層24係以屬於雜質的矽的濃度成為1×1018 ／cm3 以上至5×1019 ／cm3 以下之方式構成。n型半導體層24較佳為以矽濃度成為5×1018 ／cm3 以上至3×1019 ／cm3 以下之方式構成，更佳為以矽濃度成為7×1018 ／cm3 以上至2×1019 ／cm3 以下之方式構成。在某個實施例中，n型半導體層24的矽濃度為1×1019 ／cm3 前後，具體而言為8×1018 ／cm3 以上至1.5×1019 ／cm3 以下的範圍。
n型半導體層24係具有第一上表面24a以及第二上表面24b。第一上表面24a為形成有活性層26之部分。第二上表面24b為未形成有活性層26而是形成有n側接觸電極34之部分。第一上表面24a以及第二上表面24b係彼此的高度不同，從基板20至第一上表面24a為止之高度係比從基板20至第二上表面24b為止之高度還大。在此，將第一上表面24a所在的區域定義成「第一區域W1」，將第二上表面24b所在的區域定義成「第二區域W2」。
活性層26係設置於n型半導體層24的第一上表面24a上。活性層26係由氮化鋁鎵系半導體材料所構成，被夾在n型半導體層24與p型半導體層28之間而形成雙異質接面(double heterojunction)構造。為了輸出波長355nm以下的深紫外光，活性層26係以能隙成為3.4eV以上之方式構成，例如以能輸出波長320nm以下的深紫外光之方式選擇氮化鋁組成比。
活性層26係例如具有單層或者多層的量子阱(quantum well)構造，並由障蔽層以及阱層的層疊體所構成，障蔽層係由無摻雜的氮化鋁鎵系半導體材料所構成，阱層係由無摻雜的氮化鋁鎵系半導體材料所構成。活性層26係例如包含：第一障蔽層，係與n型半導體層24直接接觸；以及第一阱層，係設置於第一障蔽層上。亦可於第一障蔽層與第一阱層之間追加性地設置有阱層以及障蔽層的一個以上的配對(pair)。障蔽層以及阱層各者係具有1nm至20nm左右的厚度，例如具有2nm至10nm左右的厚度。
活性層26亦可進一步包含與p型半導體層28直接接觸之電子阻擋層(electron blocking layer)。電子阻擋層係由無摻雜的氮化鋁鎵系半導體材料所構成，例如以氮化鋁的莫耳分率成為40%以上、較佳為50%以上之方式構成。電子阻擋層亦可以氮化鋁的莫耳分率成為80%以上之方式構成，亦可由未包含氮化鎵之氮化鋁系半導體材料所構成。電子阻擋層係具有1nm至10nm左右的厚度，例如具有2nm至5nm左右的厚度。
p型半導體層28係形成於活性層26上。p型半導體層28係由p型的氮化鋁鎵系半導體材料或者p型的氮化鎵系半導體材料所構成，例如由摻雜有鎂(Mg)作為p型的雜質之氮化鋁鎵或者氮化鎵所構成。p型半導體層28係例如具有300nm至1400nm左右的厚度。例如，從n型半導體層24的第二上表面24b至p型半導體層28的上表面28a為止之高度t0 係以成為400nm以上至1500nm以下之方式構成。
p型半導體層28亦可由複數層所構成。p型半導體層28亦可具有例如p型包覆層(p-type clad layer)以及p型接觸層。p型包覆層係與p型接觸層相比為氮化鋁比率高的p型氮化鋁鎵層，且以與活性層26之直接接觸之方式設置。p型接觸層係與p型包覆層相比為氮化鋁比率低的p型氮化鋁鎵層或者p型氮化鎵層。p型接觸層係設置於p型包覆層上，且以與p側接觸電極30直接接觸之方式設置。
p型包覆層係以讓活性層26所發出的深紫外光透過之方式選擇組成比。p型包覆層係例如以氮化鋁的莫耳分率成為25%以上、較佳為40%以上或者50%以上之方式構成。p型包覆層的氮化鋁比率係例如與n型半導體層24的氮化鋁比率相同程度或者比n型半導體層24的氮化鋁比率還大。p型包覆層的氮化鋁比率亦可為70%以上或者80%以上。p型包覆層係具有10nm至100nm左右的厚度，例如具有15nm至70nm左右的厚度。
為了獲得與p側接觸電極30良好的歐姆接觸(ohmic contact)，p型接觸層係以氮化鋁比率成為20%以下之方式構成，較佳為以氮化鋁比率成為10%以下、5%以下或者0%之方式構成。亦即，p型接觸層亦可為由未含有氮化鋁之p型氮化鎵系半導體材料所構成。p型接觸層係具有300nm至1500nm左右的厚度，例如具有500nm至1000nm左右的厚度。
p側接觸電極30係設置於p型半導體層28上，且與p型半導體層28的上表面28a接觸。p側接觸電極30係由能夠與p型半導體層28歐姆接觸的材料所構成，例如由氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦錫(ITO；Indium Tin Oxide)等之透明導電性氧化物(TCO；Transparent Conductive Oxide)所構成。p側接觸電極30的厚度為20nm至500nm左右，較佳為50nm以上，更佳為100nm以上。
p側接觸電極30係以塞住第一保護層38的第一p側接觸開口38p以及第二保護層40的第二p側接觸開口40p之方式設置。p側接觸電極30係以重疊於第一保護層38以及第二保護層40上之方式設置。因此，形成有p側接觸電極30的第四區域W4係比第一p側接觸開口38p以及第二p側接觸開口40p各者的開口區域還寬。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第四區域W4的內側包含有第一p側接觸開口38p以及第二p側接觸開口40p各者的開口區域的整體。此外，形成有p側接觸電極30的第四區域W4係比p型半導體層28的上表面28a所在的第三區域W3還窄。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第三區域W3的內側包含有第四區域W4的整體。形成有p側接觸電極30的第四區域W4的面積係例如為p型半導體層28的上表面28a所在的第三區域W3的80%以上或者90%以上。
p側電流擴散層32係設置於p側接觸電極30上。形成有p側電流擴散層32的第五區域W5係比p側接觸電極30所在的第四區域W4還窄。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第四區域W4的內側包含有第五區域W5的整體。形成有p側電流擴散層32的第五區域W5的面積係例如為p側接觸電極30所在的第四區域W4的80%以上或者90%以上。較佳為p側電流擴散層32係具有用以使從p側墊電極44注入的電流於橫方向(水平方向)擴散之某種程度的厚度。p側電流擴散層32的厚度為300nm以上至1500nm以下，例如為500nm至1000nm左右。
p側電流擴散層32係具有使第一氮化鈦層32a、金屬層32b以及第二氮化鈦層32c依序層疊的層疊構造。第一氮化鈦層32a以及第二氮化鈦層32c係由具有導電性的氮化鈦所構成。具有導電性的氮化鈦的導電率為1×10-5 Ω．m以下，例如為4×10-7 Ω．m左右。第一氮化鈦層32a以及第二氮化鈦層32c各者的厚度為10nm以上，例如為50nm至200nm左右。
p側電流擴散層32的金屬層32b係由單層金屬層或者複數層金屬層所構成。金屬層32b係由鈦(Ti)、鉻(Cr)、鎳(Ni)、鋁(Al)、鉑(Pt)、鈀(Pd)或者銠(Rh)等之金屬材料所構成。金屬層32b亦可具有使不同材料的複數層金屬層層疊的構造。金屬層32b亦可具有使第一金屬層以及第二金屬層層疊的構造，第一金屬層係由第一金屬材料所構成，第二金屬層係由第二金屬材料所構成；金屬層32b亦可具有使複數層第一金屬層與複數層第二金屬層交互地層疊的構造。金屬層32b亦可進一步具有由第三金屬材料所構成的第三金屬層。金屬層32b的厚度係比第一氮化鈦層32a以及第二氮化鈦層32c各者的厚度還大。金屬層32b的厚度為100nm以上，例如為300nm至800nm左右。
n側接觸電極34係設置於n型半導體層24的第二上表面24b上，並與n型半導體層24接觸。n側接觸電極34係以塞住第二保護層40的n側接觸開口40n之方式設置。n側接觸電極34係以重疊於第二保護層40上之方式設置。形成有n側接觸電極34的第六區域W6係比n側接觸開口40n的開口區域還寬。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第四區域W4的內側包含有n側接觸開口40n的開口區域的整體。
n側接觸電極34係具有金屬層34a以及氮化鈦層34b。金屬層34a係由能夠與n型半導體層24歐姆接觸且相對於活性層26所發出的深紫外光之反射率高的材料所構成。金屬層34a係例如包含與n型半導體層24直接接觸之鈦層以及與鈦層直接接觸之鋁層。鈦層的厚度為1nm至10nm左右，較佳為5nm以下，更佳為1nm至2nm。藉由將鈦層的厚度設小，能提高從n型半導體層24觀看時的n側接觸電極34的紫外光反射率。鋁層的厚度較佳為200nm以上，例如為300nm至1000nm左右。藉由將鋁層的厚度設大，能提高n側接觸電極34的紫外光反射率。金屬層34a亦可進一步具有設置於鋁層上的鈦層。
氮化鈦層34b係設置於金屬層34a上，並由導電性的氮化鈦所構成。具有導電性的氮化鈦的導電率為1×10-5 Ω．m以下，例如為4×10-7 Ω．m左右。氮化鈦層34b的厚度為10nm以上，例如為50nm至200nm左右。
n側電流擴散層36係設置於n側接觸電極34上。n側電流擴散層36係遍佈地設置於比n側接觸電極34所在的第六區域W6還寬的第八區域W8。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第八區域W8的內側包含有第六區域W6的整體。因此，n側電流擴散層36係被覆n側接觸電極34的上表面以及側面的整體，防止n側接觸電極34的上表面或者側面露出。
n側電流擴散層36係包含第一電流擴散層48以及第二電流擴散層50。第一電流擴散層48係設置於n側接觸電極34上。第一電流擴散層48係遍佈地設置於比形成有n側接觸電極34的第六區域W6還寬的第七區域W7。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第七區域W7的內側包含有第六區域W6的整體。因此，第一電流擴散層48係被覆n側接觸電極34的上表面以及側面的整體，防止n側接觸電極34的上表面或者側面露出。雖然第一電流擴散層48係以與第二保護層40接觸之方式設置，然而未與n型半導體層24接觸。第一電流擴散層48的厚度為100nm以上至1000nm以下，例如為200nm至800nm左右。
第二電流擴散層50係設置於第一電流擴散層48上。第二電流擴散層50係遍佈地設置於比形成有第一電流擴散層48的第七區域W7還寬的第八區域W8。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第八區域W8的內側包含有第七區域W7的整體。因此，第二電流擴散層50係被覆第一電流擴散層48的上表面以及側面的整體，防止第一電流擴散層48的上表面或者側面露出。雖然第二電流擴散層50係以與第二保護層40接觸之方式設置，然而未與n型半導體層24接觸。第二電流擴散層50的厚度為300nm以上至1500nm以下，例如為500nm至1000nm左右。
第一電流擴散層48係具有使第一氮化鈦層48a、金屬層48b以及第二氮化鈦層48c依序層疊的層疊構造。第一氮化鈦層48a以及第二氮化鈦層48c係由具有導電性的氮化鈦所構成。具有導電性的氮化鈦的導電率為1×10-5 Ω．m以下，例如為4×10-7 Ω．m左右。第一氮化鈦層48a以及第二氮化鈦層48c各者的厚度為10nm以上，例如為50nm至200nm左右。
包含於第一電流擴散層48的金屬層48b係由單層金屬層或者複數層金屬層所構成。金屬層48b係由鈦(Ti)、鉻(Cr)、鎳(Ni)、鋁(Al)、鉑(Pt)、鈀(Pd)或者銠(Rh)等之金屬材料所構成。金屬層48b亦可具有使不同材料的複數層金屬層層疊的構造。金屬層48b亦可具有使第一金屬層以及第二金屬層層疊的構造，第一金屬層係由第一金屬材料所構成，第二金屬層係由第二金屬材料所構成；金屬層48b亦可具有使複數層第一金屬層與複數層第二金屬層交互地層疊的構造。金屬層48b亦可進一步具有由第三金屬材料所構成的第三金屬層。金屬層48b的厚度係比第一氮化鈦層48a以及第二氮化鈦層48c各者的厚度還大。金屬層48b的厚度為100nm以上，例如為200nm至800nm左右。
第一電流擴散層48係以高度與p側接觸電極30齊平之方式形成。亦即，第一電流擴散層48的上表面48d的高度位置係與p側接觸電極30的上表面30a的高度位置實質性地一致。具體而言，第一電流擴散層48的上表面48d的高度位置與p側接觸電極30的上表面30a的高度位置的差係以成為100nm以下之方式構成，較佳為以成為50nm以下之方式構成。雖然高度位置的基準並未特別限定，然而例如在以n型半導體層24的第二上表面24b作為基準之情形中，從第二上表面24b至第一電流擴散層48的上表面48d為止之厚度t1 與從第二上表面24b至p側接觸電極30的上表面30a為止之厚度t2 的差係成為100nm以下或者50nm以下。第一電流擴散層48的上表面48d的高度位置係可比p側接觸電極30的上表面30a的高度位置還高，亦可比p側接觸電極30的上表面30a的高度位置還低，亦可完全一致。
第二電流擴散層50係具有使第一氮化鈦層50a、金屬層50b以及第二氮化鈦層50c依序層疊的層疊構造。第二電流擴散層50係與p側電流擴散層32同樣地構成，並以第二電流擴散層50的厚度t3 與p側電流擴散層32的厚度t4 變成相同之方式構成。結果，第二電流擴散層50的上表面50d的高度位置係與p側電流擴散層32的上表面32a的高度位置實質性地一致。具體而言，第二電流擴散層50的上表面50d的高度位置與p側電流擴散層32的上表面32d的高度位置的差係以成為100nm以下之方式構成，較佳為以成為50nm以下之方式構成。第二電流擴散層50的上表面50d的高度位置係可比p側電流擴散層32的上表面32d的高度位置還高，亦可比比p側電流擴散層32的上表面32d的高度位置還低，亦可完全一致。
第一保護層38係設置於p型半導體層28上。第一保護層38係在與第一p側接觸開口38p不同的部位處被覆p型半導體層28的上表面28a。第一保護層38係由氧化矽(SiO2 )或者氮氧化矽(SiON)等之介電體(dielectric)材料所構成。第一保護層38的厚度為50nm以上，例如為100nm以上至500nm以下。
第二保護層40係設置於n型半導體層24的第二上表面24b上、第一保護層38上以及半導體發光元件10的第一台(mesa)面52上。第二保護層40係由氧化鋁(Al2 O3 )等之介電體材料所構成。第二保護層40的厚度係能作成5nm以上至50nm以下，例如能作成10nm至30nm左右。
第二保護層40係在與n側接觸開口40n不同的部位處被覆n型半導體層24的第二上表面24b。第二保護層40係在與第二p側接觸開口40p不同的部位處被覆第一保護層38。第二p側接觸開口40p的開口區域係比第一p側接觸開口38p的開口區域還寬。在從厚度方向觀看半導體發光元件10時的俯視觀看中，於第二p側接觸開口40p的開口區域的內側包含有第一p側接觸開口38p的開口區域的整體。
第二保護層40係被覆第一台面52。第一台面52為在第一區域W1的內側處以第一角度θ1 傾斜之側面，並包含n型半導體層24的第一側面、活性層26的側面、p型半導體層28的側面以及第一保護層38的側面。第一台面52傾斜之第一角度θ1 為15度以上至50度以下，例如為20度以上至40度以下。第一角度θ1 係使用活性層26的折射率n，較佳為成為θ1 ＜{π／2＋sin-1 (1／n)}／2。將第一角度θ1 設定成此種值，紫外光能在基板20的第二主表面20b處全反射，從而能防止紫外光不射出至基板20的外部。
第三保護層42係以被覆半導體發光元件10的整體之方式設置。第三保護層42係由氧化矽(SiO2 )、氮氧化矽(SiON)、氮化矽(SiN)、氮化鋁(AlN)或者氮氧化鋁(AlON)等之介電體材料所構成。第三保護層42的厚度為100nm以上，例如為500nm至2000nm左右。
第三保護層42係設置於p側接觸電極30上、p側電流擴散層32上、n側電流擴散層36上、第二保護層40上以及半導體發光元件10的第二台面54上。第三保護層42係在與p側墊開口42p不同的部位處被覆p側電流擴散層32，並在與n側墊開口42n不同的部位處被覆n側電流擴散層36。第二台面54為在第一區域W1以及第二區域W2的外側處以比第一角度θ1 還大的第二角度θ2 傾斜之側面，並包含n型半導體層24的第二側面。第二台面54傾斜之第二角度θ2 為55度以上至未滿70度，例如為60度至65度左右。
p側墊電極44以及n側墊電極46為將半導體發光元件10安裝於封裝基板等時被連接接合(bonding connection)之部分。p側墊電極44係設置於p側電流擴散層32上，與p側電流擴散層32接觸並與p側接觸電極30電性地連接。p側墊電極44係以塞住p側墊開口42p之方式設置，並重疊於第三保護層42上。n側墊電極46係設置於n側電流擴散層36上，與n側電流擴散層36接觸並與n側接觸電極34電性地連接。n側墊電極46係以塞住n側墊開口42n之方式設置，並重疊於第三保護層42上。
p側墊電極44以及n側墊電極46係從耐腐蝕性的觀點來看以含有金之方式構成，例如為鎳／金、鈦／金或者鈦／鉑／金的層疊構造所構成。p側墊電極44以及n側墊電極46亦可進一步包含由連接接合用的金屬接合材料所構成的金屬層，例如亦可進一步包含金錫(AuSn)層，亦可進一步包含錫層與金層的層疊構造。
接著，說明半導體發光元件10的製造方法。圖2至圖13係概略性地顯示半導體發光元件10的製造步驟之圖。在圖2中，首先，於基板20的第一主表面20a上依序形成基底層22、n型半導體層24、活性層26、p型半導體層28以及第一保護層38。活性層26係形成於n型半導體層24的第一上表面24a。
基板20係例如為圖案化藍寶石基板。基底層22係例如包含高溫氮化鋁(HT-AlN)層以及無摻雜的氮化鋁鎵層。n型半導體層24、活性層26以及p型半導體層28為由氮化鋁鎵系半導體材料、氮化鋁系半導體材料或者氮化鎵系半導體材料所構成之半導體層，且能使用有機金屬化學氣相磊晶成長(MOVPE；Metal Organic Vapor Phase Epitaxy)法、分子束磊晶(MBE；Molecular Beam Epitaxy)法等周知的磊晶成長法來形成。第一保護層38係由氧化矽(SiO2 )或者氮氧化矽(SiON)所構成，且能使用化學氣相沉積(CVD；chemical vapor phase deposition)法等周知的技術來形成。
接著，如圖2所示，於第一保護層38上形成第一遮罩61。第一遮罩61為用以形成圖1的第一台面52之蝕刻遮罩(etching mask)。第一遮罩61係能使用公知的微影(lithography)技術來形成。第一遮罩61係設置於與圖1的第一區域W1對應之部位。第一遮罩61的側面係傾斜。第一遮罩61的側面的傾斜角係以在後續的蝕刻步驟中形成有以第一角度θ1 傾斜的第一台面52之方式設定。
接著，如圖3所示，從第一遮罩61上蝕刻第一保護層38、p型半導體層28以及活性層26，使未與第一遮罩61重疊的區域的n型半導體層24露出。蝕刻步驟的蝕刻深度d係相當於活性層26、p型半導體層28以及第一保護層38的厚度的合計，例如為400nm以上至1500nm以下。藉由此蝕刻步驟，形成有以第一角度θ1 傾斜的第一台面52且形成有n型半導體層24的第二上表面24b。
在圖3的蝕刻步驟中，能使用已使用了氯系的蝕刻氣體之反應性離子蝕刻，且能使用感應耦合電漿(ICP；Inductively Coupled Plasma)蝕刻。例如，能使用含有氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )等之氯(Cl)的反應性氣體作為蝕刻氣體。此外，亦可組合反應性氣體與惰性氣體予以乾蝕刻(dry etching)，亦可使氬(Ar)等之稀有氣體混合至氯系氣體。在形成第一台面52以及第二上表面24b後，去除第一遮罩61。
接著，如圖4所示，形成有第二保護層40。第二保護層40係被覆n型半導體層24的第二上表面24b，並被覆第一保護層38且被覆n型半導體層24的第一側面、活性層26的側面以及p型半導體層28的側面(亦即第一台面52)。第二保護層40係例如由氧化鋁(Al2 O3 )所構成，並能藉由原子層沉積(ALD；atomic layer deposition)法所形成，原子層沉積法係將三甲基鋁(TMA；trimethyl aluminium)與氧(O2 )電漿或者臭氧(O3 )作為原料。
接著，如圖5所示，於第二保護層40上形成第二遮罩62，去除位於未形成有第二遮罩62的第一開口71以及第二開口72之第二保護層40。第二遮罩62係能使用公知的微影技術來形成。第二保護層40係能使用氯系氣體予以乾蝕刻，或者能使用氯系氣體與稀有氣體的混合氣體予以乾蝕刻。藉由此蝕刻步驟，形成有第二p側接觸開口40p以及n側接觸開口40n。在第二p側接觸開口40p中，露出第一保護層38。在n側接觸開口40n中，露出n型半導體層24的第二上表面24b。在形成第二p側接觸開口40p以及n側接觸開口40n後，去除第二遮罩62。
接著，如圖6所示，於第二保護層40上形成第三遮罩63，在未設置有第三遮罩63的第三開口73中形成n側接觸電極34。第三遮罩63係能使用公知的微影技術來形成。第三開口73係位於應形成有n側接觸電極34的第六區域W6。第三開口73的開口區域係比n側接觸開口40n的開口區域還寬。在第三開口73中，首先，形成有金屬層34a。金屬層34a係具有依序層疊的鈦層、鋁層以及鈦層。接著，於金屬層34a上形成有氮化鈦層34b。金屬層34a的各層以及氮化鈦層34b係能以濺鍍(sputtering)法或者電子束(electron beam)蒸鍍法來形成。
接著，去除第三遮罩63，對n側接觸電極34施予退火處理。n側接觸電極34的退火處理係在未滿鋁的熔點(約660℃)的溫度下實行，例如在500℃以上至650℃以下的溫度實行，更佳為在550℃以上至625℃以下的溫度實行。藉由退火處理，能將n側接觸電極34的接觸電阻設定成1×10-2 Ω．cm2 以下。此外，藉由將退火溫度設定成未滿鋁的熔點，能提高退火後的n側接觸電極34的平坦性，從而能將紫外光反射率設定成80%以上或者90%以上。
接著，如圖7所示，於n側接觸電極34以及第二保護層40上形成第四遮罩64，去除位於未設置有第四遮罩64的第四開口74之第一保護層38。第四遮罩64係能使用公知的微影技術來形成。第四開口74的開口區域係比第二p側接觸開口40p的開口區域還窄。第一保護層38係能使用屬於氫氟酸(HF；hydrofluoric acid)與氟化銨(NH4 F)的混合液之緩衝氫氟酸(BHF；buffered hydrogen fluoride)來去除。在第四開口74中去除第一保護層38，藉此形成有第一p側接觸開口38p。在第一p側接觸開口38p中，露出p型半導體層28的上表面28a。與將第一保護層38予以乾蝕刻之情形相比，藉由將第一保護層38予以濕蝕刻(wet etching)，能減少對於露出的p型半導體層28的上表面28a的損傷。在形成第一p側接觸開口38p後，去除第四遮罩64。
接著，如圖8所示，於n側接觸電極34以及第二保護層40上形成第五遮罩65，在未設置有第五遮罩65的第五開口75中形成p側接觸電極30。第五開口75係位於圖1的第四區域W4。第五開口75的開口區域係比第一p側接觸開口38p的開口區域以及第二p側接觸開口40p的開口區域還寬。p側接觸電極30係以與p型半導體層28的上表面28a接觸並塞住第一p側接觸開口38p以及第二p側接觸開口40p之方式設置。p側接觸電極30係例如由氧化銦錫(ITO)所構成，並能使用濺鍍法來形成。
接著，去除第五遮罩65，對p側接觸電極30施予退火處理。藉由退火處理，能將p側接觸電極30的接觸電阻設定成1×10-2 Ω．cm2 以下。
接著，如圖9所示，於p側接觸電極30以及第二保護層40上形成第六遮罩66，並在未設置有第六遮罩66的第六開口76中形成第一電流擴散層48。第六遮罩66係能使用公知的微影技術來形成。第六開口76係位於應形成有第一電流擴散層48的第七區域W7。第六開口76係比形成有n側接觸電極34的第六區域W6還寬。第一電流擴散層48係形成於退火處理後的n側接觸電極34上。在第六開口76中，首先形成有第一氮化鈦層48a，於第一氮化鈦層48a上形成有金屬層48b，於金屬層48b上形成有第二氮化鈦層48c。第一氮化鈦層48a、金屬層48b以及第二氮化鈦層48c係能以濺鍍法或者EB蒸鍍法來形成。第一電流擴散層48的上表面48d的高度位置係與p側接觸電極30的上表面30a的高度位置對應。p側接觸電極30的上表面30a的高度位置與第一電流擴散層48的上表面48d的高度位置的差為100nm以下或者50nm以下。在形成第一電流擴散層48後，去除第六遮罩66。
接著，如圖10所示，於p側接觸電極30、第二保護層40以及第一電流擴散層48上形成第七遮罩67。在未設置有第七遮罩67的第七開口77中形成p側電流擴散層32，在未設置有第七遮罩67的第八開口78中形成第二電流擴散層50。第七開口77係位於圖1的第五區域W5。第七開口77的開口區域係比形成有p側接觸電極30的第四區域W4還窄。第八開口78係位於圖1的第八區域W8。第八開口78的開口區域係比形成有第一電流擴散層48的第七區域W7還寬。
p側電流擴散層32係在第七開口77中形成於p側接觸電極30上。第二電流擴散層50係在第八開口78中形成於第一電流擴散層48上。p側電流擴散層32以及第二電流擴散層50係能同時形成。首先，形成第一氮化鈦層32a、50a，接著形成金屬層32b、50b，接著形成第二氮化鈦層32c、50c。第一氮化鈦層32a、50a、金屬層32b、50b以及第二氮化鈦層32c、50c係能以濺鍍法或者EB蒸鍍法來形成。藉由同時形成p側電流擴散層32與第二電流擴散層50，能將p側電流擴散層32與第二電流擴散層50的厚度作成相同，從而能將p側電流擴散層32的上表面32d的高度位置與第二電流擴散層50的上表面50d的高度位置作成齊平。在形成p側電流擴散層32以及第二電流擴散層50後，去除第七遮罩67。
此外，p側電流擴散層32以及第二電流擴散層50亦可分別形成而不同時形成。例如，亦可使用用以形成p側電流擴散層32之遮罩形成p側電流擴散層32後，再使用用以形成第二電流擴散層50之遮罩形成第二電流擴散層50。p側電流擴散層32與第二電流擴散層50的形成順序並未特別限定，亦可在形成第二電流擴散層50後再形成p側電流擴散層32。例如，亦可連續性地形成第一電流擴散層48與第二電流擴散層50後再形成p側電流擴散層32。
接著，如圖11所示，以被覆p側接觸電極30、p側電流擴散層32、第二保護層40以及n側電流擴散層36之方式形成第八遮罩68。第八遮罩68係遍佈地設置於圖1的第一區域W1以及第二區域W2。第八遮罩68的側面係傾斜，且以能夠形成以第二角度θ2 傾斜的第二台面54之方式設定了第八遮罩68的側面的傾斜角。第八遮罩68係能使用公知的微影技術來形成。接著，從第八遮罩68上蝕刻第二保護層40以及n型半導體層24，使未與第八遮罩68重疊的區域的基底層22露出。藉由此蝕刻步驟，形成有以第二角度θ2 傾斜的第二台面54。第二保護層40以及n型半導體層24係能使用氯系氣體予以乾蝕刻，或者能使用氯系氣體與稀有氣體的混合氣體予以乾蝕刻。在形成第二台面54後，去除第八遮罩68。
接著，如圖12所示，以被覆n型半導體層24的第二側面(第二台面54)、p側接觸電極30、p側電流擴散層32、第二保護層40以及n側電流擴散層36之方式形成第三保護層42。第三保護層42係遍佈地形成於第一區域W1以及第二區域W2雙方，並以被覆元件構造的上表面的整體之方式形成。第三保護層42係例如由氧化矽(SiO2 )或者氮氧化矽(SiON)所構成，且能使用化學氣相沉積(CVD)法等周知的技術來形成。
接著，如圖13所示，於第三保護層42上形成第九遮罩69，去除位於未設置有第九遮罩69的第九開口79、第十開口80以及第十一開口81之第三保護層42。第三保護層42係能使用CF(fluorinated carbon；氟化碳)系的蝕刻氣體予以乾蝕刻，例如能使用六氟乙烷(C2 F6 )。藉由此蝕刻步驟，在第九開口79中形成有露出p側電流擴散層32的p側墊開口42p，並在第十開口80中形成有露出n側電流擴散層36的n側墊開口42n。此外，在第十一開口81中露出基底層22。第十一開口81係位於從一片基板形成複數個半導體發光元件10之情形中的元件分離區域。在執行用以局部性地去除第三保護層42之蝕刻步驟後，去除第九遮罩69。
在圖13所示的乾蝕刻步驟中，p側電流擴散層32以及n側電流擴散層36係作為蝕刻阻止層(etching stopper layer)而發揮作用。更具體而言，p側電流擴散層32的第二氮化鈦層32c以及第一電流擴散層48的第二氮化鈦層48c係作為蝕刻阻止層而發揮作用。氮化鈦係與用以去除第三保護層42之氟系的蝕刻氣體的反應性低，難以產生蝕刻所致使的副生成物。因此，能防止對於p側接觸電極30以及n側接觸電極34的損傷。此外，即使在執行乾蝕刻後，亦能高品質地維持p側電流擴散層32以及n側電流擴散層36的露出面。
接著，在p側墊開口42p中於p側電流擴散層32上形成p側墊電極44，在n側墊開口42n中於n側電流擴散層36上形成n側墊電極46。p側墊電極44以及n側墊電極46係例如能藉由將鎳層或者鈦層堆積於p側電流擴散層32以及n側電流擴散層36上並於p側電流擴散層32以及n側電流擴散層36上堆積金層而形成。亦可於金層上進一步設置另外的金屬層，例如亦可形成錫(Sn)層、金錫(AuSn)層、錫／金的層疊構造。
p側墊電極44以及n側墊電極46係可同時形成，亦可分別形成。例如，亦可使用用以形成p側墊電極44之遮罩形成p側墊電極44後，再使用用以形成n側墊電極46之遮罩形成n側墊電極46。p側墊電極44與n側墊電極46的形成順序並未特別限定，亦可在形成n側墊電極46後再形成p側墊電極44。
藉由以上的步驟完成圖1所示的半導體發光元件10。
依據本實施形態，藉由設置p側電流擴散層32，能使從p側墊電極44注入的電流擴散至橫方向(水平方向)，從而能擴展活性層26的發光面積。藉此，能提高半導體發光元件10的光輸出。
依據本實施形態，藉由將形成有p側電流擴散層32的第五區域W5作成比形成有p側接觸電極30的第四區域W4還窄，能將在p型半導體層28的上表面28a中p側接觸電極30佔據的面積的最大值作成更大。假設在欲將形成有p側電流擴散層32的第五區域W5作成比形成有p側接觸電極30的第四區域W4還寬之情形中，由於第五區域W5變得比p型半導體層28的上表面28a所在的第三區域W3還窄且第四區域W4變得比第五區域W5還窄，因此第四區域W4能夠佔據的最大面積減少。另一方面，依據本實施形態，能將p型半導體層28的上表面28a中p側接觸電極30佔據的面積儘可能地增大，從而能擴展活性層26的發光面積。藉此，能提高半導體發光元件10的光輸出。
依據本實施形態，藉由將形成有n側電流擴散層36的第八區域W8作成比形成有n側接觸電極34的第六區域W6還寬，能藉由n側電流擴散層36被覆n側接觸電極34的整體。此外，由於藉由第一電流擴散層48以及第二電流擴散層50來構成n側電流擴散層36，因此能更提高用以被覆並密封n側接觸電極34之功能。藉此，能防止在通電使用時因為氧化等而腐蝕n側接觸電極34所含有的鋁層。結果，能抑制n側接觸電極34的紫外光反射率的降低，能長期間地維持作為反射電極的功能，從而能抑制隨著通電使用的光輸出的降低。亦即，能實現能長期間地維持高的光輸出之半導體發光元件10。
依據本實施形態，藉由使用使氮化鈦層、金屬層以及氮化鈦層依序層疊的層疊構造作為p側電流擴散層32以及n側電流擴散層36，能實現高的導電性並能防止金屬的遷移(migration)。例如，具體而言，藉由使用氮化鈦層能防止金屬的遷移，且藉由將金屬層夾入於氮化鈦層與氮化鈦層之間能提高導電率。
依據本實施形態，藉由設置第一電流擴散層48，能將p側接觸電極30的上表面30a的高度位置與第一電流擴散層48的上表面48d的高度位置予以齊平。尤其，在本實施形態中，由於從n型半導體層24的第二上表面24b至p型半導體層28的上表面28a為止之厚度t0 係作成400nm至1500nm左右的大厚度，因此在未設置用以調整高度的第一電流擴散層48之情形中，p側墊電極44與n側墊電極46的高度會大幅地偏差。在p側墊電極44與n側墊電極46的高度的偏差大之情形中，會有將半導體發光元件連接接合於安裝基板等時施加不均勻的力量從而對半導體發光元件產生損傷之虞。尤其，在p側墊電極44與n側墊電極46的高度的偏差變成200nm以上或者500nm以上之情形中，會有安裝時的不良率增加之傾向。另一方面，依據本實施形態，藉由將p側接觸電極30的上表面30a的高度位置與第一電流擴散層48的上表面48d的高度位置的差作成100nm以下，能將p側墊電極44與n側墊電極46的高度的偏差作成100nm以下，從而能降低安裝時的不良率。
依據本實施形態，藉由將p側電流擴散層32與第二電流擴散層50的構造、厚度作成實質性地相同，能在半導體發光元件10的安裝時將對p側接觸電極30與第一電流擴散層48施加的力量均勻化，從而能降低安裝時的不良率。
依據本實施形態，藉由將氮化鈦層使用於p側電流擴散層32以及n側電流擴散層36，能提高與由介電體材料所構成的第三保護層42之間的密著性。藉此，能防止第三保護層42從p側接觸電極30、n側接觸電極34剝離導致密封功能降低。藉此，能實現長期間光輸出難以降低的半導體發光元件10。
依據本實施形態，藉由在n側接觸電極34的金屬層34a上設置有氮化鈦層34b的狀態下進行退火處理，能防止退火處理時的金屬層34a的氧化。藉此，能防止n側接觸電極34的紫外光反射率的降低以及n側接觸電極34的上表面的平坦性的降低。
依據本實施形態，藉由於n側接觸電極34的退火處理後形成第一電流擴散層48以及第二電流擴散層50，能防止因為退火處理導致第一電流擴散層48以及第二電流擴散層50的劣化。同樣地，藉由於p側接觸電極30的退火處理後形成p側電流擴散層32，能防止因為退火處理導致p側電流擴散層32的劣化。
[第二實施形態] 圖14係概略性地顯示第二實施形態的半導體發光元件110的構成之剖視圖。圖14的半導體發光元件110係在p側接觸電極130、p側電流擴散層132、n側電流擴散層136、第一保護層138以及第二保護層140的構成與上述實施形態不同。以下，針對本實施形態，以與上述第一實施形態的差異點作為中心來說明，並適當地省略重複的說明。
半導體發光元件110係具備基板20、基底層22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極130、p側電流擴散層132、n側接觸電極34、n側電流擴散層136、第一保護層138、第二保護層140、第三保護層42、p側墊電極44以及n側墊電極46。
p側接觸電極130係設置於p型半導體層28的上表面28a，並設置於p型半導體層28與第一保護層138之間。p側接觸電極130係在設置於第一保護層138的下側之點上與上述實施形態的p側接觸電極30不同。p側接觸電極130係具有金屬層130b以及氮化鈦層130c。金屬層130b係由銠(Rh)等之鉑族金屬或者鎳(Ni)／金(Au)的層疊構造所構成。氮化鈦層130c係由導電性的氮化鈦所構成，並以被覆金屬層130b的上表面以及側面之方式設置。p側接觸電極130的上表面130a的高度位置係與第一電流擴散層48的上表面48d的高度位置齊平。p側接觸電極130的上表面130a的高度位置與第一電流擴散層48的上表面48d的高度位置的差為100nm以下，較佳為50nm以下。
p側電流擴散層132係設置於p側接觸電極130的上表面130a。p側電流擴散層132係以塞住設置於第一保護層138的第一p側接觸開口138p以及設置於第二保護層140的n側接觸開口140n之方式設置。p側電流擴散層132係以重疊於第一保護層138以及第二保護層140上之方式設置。p側電流擴散層132係具有使第一氮化鈦層132a、金屬層132b以及第二氮化鈦層132c依序層疊的構造。
n側電流擴散層136係遍佈地設置於比形成有n側接觸電極34的第六區域W6還寬的第七區域W7。n側電流擴散層136係包含第一電流擴散層48以及第二電流擴散層150。第一電流擴散層48係與上述實施形態同樣地構成。第二電流擴散層150係與上述實施形態不同，設置於比形成有第一電流擴散層48的第七區域W7還窄的第九區域W9。在從厚度方向觀看半導體發光元件110時的俯視觀看中，於第七區域W7的內側包含有第九區域W9的整體。在圖示的例子中，設置有第二電流擴散層150的第九區域W9係比設置有n側接觸電極34的第六區域W6還窄。此外，設置有第二電流擴散層150的第九區域W9亦可與第六區域W6一致，亦可比第六區域W6還寬。
第二電流擴散層150係具有使第一氮化鈦層150a、金屬層150b以及第二氮化鈦層150c依序層疊的構造。第二電流擴散層150係與p側電流擴散層132同樣地構成，並以第二電流擴散層150的厚度t3 與p側電流擴散層132的厚度t4 變成相同之方式構成。結果，第二電流擴散層150的上表面150d的高度位置係與p側電流擴散層132的上表面132d的高度位置實質性地一致。具體而言，構成為第二電流擴散層150的上表面150d的高度位置與p側電流擴散層132的上表面132d的高度位置的差變成100nm以下，更佳為50nm以下。
接著，說明半導體發光元件110的製造方法。圖15至圖21係概略性地顯示半導體發光元件110的製造步驟之圖。在圖15中，首先，於基板20的第一主表面20a上形成基底層22、n型半導體層24、活性層26以及p型半導體層28。這些層的形成方法係與圖2的步驟同樣。
接著，於p型半導體層28的上表面28a形成p側接觸電極130。p側接觸電極130係形成於圖14的第四區域W4。首先，於將第四區域W4除外的p型半導體層28的上表面28a形成遮罩。接著，於第四區域W4形成金屬層130b，於金屬層130b上形成氮化鈦層130c。p側接觸電極130係能以濺鍍法或者EB蒸鍍法來形成。藉此，完成p側接觸電極130。亦可在形成p側接觸電極130後去除遮罩，並對p側接觸電極130施予退火處理。
接著，如圖16所示，於p型半導體層28以及p側接觸電極130上形成第一保護層138。第一保護層138係由氧化矽(SiO2 )或者氮氧化矽(SiON)所構成，且能使用化學氣相沉積(CVD)法等周知的技術來形成。
接著，如圖17所示，形成第一台面52。第一台面52係能與圖3的步驟同樣地形成。
接著，如圖18所示，以被覆n型半導體層24的第二上表面24b以及第一保護層138之方式形成第二保護層140。第二保護層140係能與圖4的步驟同樣地形成。接著，局部性地去除第二保護層140，形成第二p側接觸開口140p以及n側接觸開口140n。第二p側接觸開口140p以及n側接觸開口140n係能與圖5的步驟同樣地形成。
接著，如圖19所示，於n側接觸開口140n形成n側接觸電極34，於n側接觸電極34上形成第一電流擴散層48。n側接觸電極34係能與圖6的步驟同樣地形成。第一電流擴散層48係能與圖9的步驟同樣地形成。
接著，如圖20所示，於第一保護層138形成第一p側接觸開口138p，使p側接觸電極130的上表面130a露出。第一p側接觸開口138p係能與圖7的步驟同樣地形成。
接著，如圖21所示，於p側接觸電極130上形成p側電流擴散層132，於第一電流擴散層48上形成第二電流擴散層150。形成有p側電流擴散層132的第五區域W5係比形成有p側接觸電極130的第四區域W4還窄。此外，形成有第二電流擴散層150的第九區域W9係比形成有第一電流擴散層48的第七區域W7還窄。p側電流擴散層132以及第二電流擴散層150係能同時形成，並能與圖10的步驟同樣地形成。
接著，與圖11至圖13的步驟同樣地，形成第二台面54，形成第三保護層42，於第三保護層42形成n側墊開口42n以及p側墊開口42p，形成p側墊電極44以及n側墊電極46。藉由以上的步驟，完成圖14所示的半導體發光元件110。
即使在本實施形態的半導體發光元件110中，亦能達成與上述實施形態同樣的功效。此外，依據本實施形態，藉由p側接觸電極130具有氮化鈦層130c，能提高p側接觸電極130相對於第一保護層138的密著性。
以上已基於實施例來說明本發明。本發明並未限定於上述實施形態，所屬技術領域中具有通常知識者係理解能夠進行各種設計變更且能夠有各種的變化例，而且這些變化例亦屬於本發明的範圍。
在其他的實施形態中，亦可適當地替換上述實施形態中的半導體發光元件10、110的構成。例如，圖1的半導體發光元件10亦可具備圖14所示的n側電流擴散層136以取代圖1所示的n側電流擴散層36。同樣地，圖14的半導體發光元件110係可具備圖1所示的n側電流擴散層36以取代圖14所示的n側電流擴散層136。
在某個實施形態中，第一電流擴散層48以及第二電流擴散層50、150的至少一者係遍佈地設置於比形成有n側接觸電極34的第六區域W6還廣的區域。例如，如圖14所示，第一電流擴散層48設置於比第六區域W6還廣的區域，相對於此第二電流擴散層50、150則是設置於與第六區域W6一致的區域或者是比第六區域W6還窄的區域。此外，亦可為第一電流擴散層48設置於與第六區域W6一致的區域或者是比第六區域W6還窄的區域，相對於此第二電流擴散層50、150則是設置於比第六區域W6還廣的區域。此外，如圖1所示，亦可為第一電流擴散層48以及第二電流擴散層50、150雙方設置於比第六區域W6還廣的區域。在這些情形中，形成有第一電流擴散層48的第七區域W7係可與形成有第二電流擴散層50、150的第八區域W8或者第九區域W9一致，亦可比第八區域W8或者第九區域W9還窄，亦可比第八區域W8或者第九區域W9還廣。
在上述實施形態中顯示了n側電流擴散層36、136包含第一電流擴散層48以及第二電流擴散層50、150之情形。在其他的實施形態中，n側電流擴散層36、136亦可僅由一個電流擴散層所構成。亦即，n側電流擴散層36、136亦可僅具備一個第一氮化鈦層、金屬層以及第二氮化鈦層的層疊構造。此外，n側電流擴散層36、136亦可具備三個以上的第一氮化鈦層、金屬層以及第二氮化鈦層的層疊構造。此外，p側電流擴散層32、132亦可具備兩個以上的第一氮化鈦層、金屬層以及第二氮化鈦層的層疊構造。
10,110:半導體發光元件 20:基板 20a:第一主表面 20b:第二主表面 22:基底層 24:n型半導體層 24a:第一上表面 24b:第二上表面 26:活性層 28:p 型半導體層 28a,30a,32d,48d,50d,130a,132d,150d:上表面 30,30p,130:p側接觸電極 32,132:p側電流擴散層 32a,48a,50a,132a,150a:第一氮化鈦層 32b,34a,48b,50b,130b,132b,150b:金屬層 32c,48c,50c,132c,150c:第二氮化鈦層 34:n側接觸電極 34b,130c:氮化鈦層 36,136:n側電流擴散層 38,138:第一保護層 38p,138p:第一p側接觸開口 40,140:第二保護層 40n,140n:n側接觸開口 40p,140p:第二p側接觸開口 42:第三保護層 42n:n側墊開口 42p:p側墊開口 44:p側墊電極 46:n側墊電極 48:第一電流擴散層 50,150:第二電流擴散層 52:第一台面 54:第二台面 61:第一遮罩 62:第二遮罩 63:第三遮罩 64:第四遮罩 65:第五遮罩 66:第六遮罩 67:第七遮罩 68:第八遮罩 69:第九遮罩 70:第一開口 72:第二開口 73:第三開口 74:第四開口 75:第五開口 76:第六開口 77:第七開口 78:第八開口 79:第九開口 80:第十開口 81:第十一開口 A:箭頭 d:蝕刻深度 t0 , t1 , t2 , t3 , t4 :高度 W1:第一區域 W2:第二區域 W3:第三區域 W4:第四區域 W5:第五區域 W6:第六區域 W7:第七區域 W8:第八區域 θ1 :第一角度 θ2 :第二角度
[圖1]係概略性地顯示第一實施形態的半導體發光元件的構成之剖視圖。 [圖2]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖3]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖4]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖5]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖6]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖7]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖8]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖9]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖10]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖11]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖12]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖13]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖14]係概略性地顯示第二實施形態的半導體發光元件的構成之剖視圖。 [圖15]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖16]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖17]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖18]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖19]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖20]係概略性地顯示半導體發光元件的製造步驟之圖。 [圖21]係概略性地顯示半導體發光元件的製造步驟之圖。
10:半導體發光元件
20:基板
20a:第一主表面
20b:第二主表面
22:基底層
24:n型半導體層
24a:第一上表面
24b:第二上表面
26:活性層
28:p型半導體層
28a,30a,32d,48d,50d:上表面
30:p側接觸電極
32:p側電流擴散層
32a,48a,50a:第一氮化鈦層
32b,34a,48b,50b:金屬層
32c,48c,50c:第二氮化鈦層
34:n側接觸電極
34b:氮化鈦層
36:n側電流擴散層
38:第一保護層
38p:第一p側接觸開口
40:第二保護層
40n:n側接觸開口
40p:第二p側接觸開口
42:第三保護層
42n:n側墊開口
42p:p側墊開口
44:p側墊電極
46:n側墊電極
48:第一電流擴散層
50:第二電流擴散層
52:第一台面
54:第二台面
t0,t1,t2,t3,t4:高度
W1:第一區域
W2:第二區域
W3:第三區域
W4:第四區域
W5:第五區域
W6:第六區域
W7:第七區域
W8:第八區域
θ1:第一角度
θ2:第二角度

Claims (9)

  1. 一種半導體發光元件，係具備： n型半導體層，係由n型氮化鋁鎵系半導體材料所構成； 活性層，係設置於前述n型半導體層的第一上表面，並由氮化鋁鎵系半導體材料所構成； p型半導體層，係設置於前述活性層上； p側接觸電極，係與前述p型半導體層的上表面接觸地設置； p側電流擴散層，係在前述p側接觸電極上設置於比前述p側接觸電極的形成區域還窄的區域內； p側墊電極，係設置於前述p側電流擴散層上； n側接觸電極，係與前述n型半導體層的第二上表面接觸地設置； n側電流擴散層，係在前述n側接觸電極上遍佈地設置於比前述n側接觸電極的形成區域還寬的區域，且包含氮化鈦層；以及 n側墊電極，係設置於前述n側電流擴散層上。
  2. 如請求項1所記載之半導體發光元件，其中前述p側電流擴散層以及前述n側電流擴散層各者係具有依序層疊有氮化鈦層、金屬層以及氮化鈦層的層疊構造。
  3. 如請求項1或2所記載之半導體發光元件，其中前述n側電流擴散層係包含： 第一電流擴散層，係設置於前述n側接觸電極上；以及 第二電流擴散層，係設置於前述第一電流擴散層上； 前述第一電流擴散層以及前述第二電流擴散層各者係具有依序層疊有氮化鈦層、金屬層以及氮化鈦層的層疊構造。
  4. 如請求項3所記載之半導體發光元件，其中前述第一電流擴散層係遍佈地設置於比前述n側接觸電極的形成區域還寬的區域。
  5. 如請求項3所記載之半導體發光元件，其中前述第二電流擴散層係遍佈地設置於比前述第一電流擴散層的形成區域還寬的區域。
  6. 如請求項2所記載之半導體發光元件，其中前述層疊構造的前述金屬層的厚度係比前述層疊構造的前述氮化鈦層的厚度還大。
  7. 如請求項3所記載之半導體發光元件，其中前述層疊構造的前述金屬層的厚度係比前述層疊構造的前述氮化鈦層的厚度還大。
  8. 一種半導體發光元件的製造方法，係具備下述步驟： 於由n型氮化鋁鎵系半導體材料所構成的n型半導體層上形成由氮化鋁鎵系半導體材料所構成的活性層； 於前述活性層上形成p型半導體層； 以露出前述n型半導體層的一部分區域的上表面之方式局部性地去除前述p型半導體層以及前述活性層； 形成與前述p型半導體層的上表面接觸之p側接觸電極； 在前述p側接觸電極上於比前述p側接觸電極的形成區域還窄的區域內形成p側電流擴散層； 形成與前述n型半導體層所露出的前述上表面接觸之n側接觸電極； 在前述n側接觸電極上遍佈地於比前述n側接觸電極的形成區域還寬的區域形成包含氮化鈦層的n側電流擴散層； 於前述p側電流擴散層上形成p側墊電極；以及 於前述n側電流擴散層上形成n側墊電極。
  9. 如請求項8所記載之半導體發光元件的製造方法，其中進一步具備將前述n側接觸電極予以退火之步驟； 前述n側電流擴散層係在前述n側接觸電極的退火後再形成。
TW110116467A 2020-05-13 2021-05-07 半導體發光元件以及半導體發光元件的製造方法 TWI795773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-084536 2020-05-13
JP2020084536A JP6892538B1 (ja) 2020-05-13 2020-05-13 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW202147639A true TW202147639A (zh) 2021-12-16
TWI795773B TWI795773B (zh) 2023-03-11

Family

ID=76464634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116467A TWI795773B (zh) 2020-05-13 2021-05-07 半導體發光元件以及半導體發光元件的製造方法

Country Status (4)

Country Link
US (1) US11769860B2 (zh)
JP (1) JP6892538B1 (zh)
CN (1) CN113675310B (zh)
TW (1) TWI795773B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828116B (zh) * 2022-04-15 2024-01-01 晶成半導體股份有限公司 半導體元件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851567B (zh) * 2021-11-26 2022-04-12 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2024047917A1 (ja) * 2022-09-02 2024-03-07 旭化成株式会社 レーザダイオード
JP7410261B1 (ja) 2022-12-08 2024-01-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007103690A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
JP5888132B2 (ja) * 2012-06-08 2016-03-16 豊田合成株式会社 発光装置の製造方法
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法
CN105552191B (zh) * 2016-02-02 2018-01-30 厦门乾照光电股份有限公司 能增进横向电流扩散并拥有双反射表面的led芯片电极结构
JP2018049958A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子
JP6392960B1 (ja) * 2017-09-12 2018-09-19 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6865784B2 (ja) 2018-04-20 2021-04-28 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子
JP7049186B2 (ja) * 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387386B2 (en) * 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子
JP6811293B1 (ja) * 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) * 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2021097148A (ja) * 2019-12-18 2021-06-24 日機装株式会社 半導体発光素子
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828116B (zh) * 2022-04-15 2024-01-01 晶成半導體股份有限公司 半導體元件

Also Published As

Publication number Publication date
US20210359161A1 (en) 2021-11-18
CN113675310B (zh) 2024-02-09
US11769860B2 (en) 2023-09-26
TWI795773B (zh) 2023-03-11
JP2021180241A (ja) 2021-11-18
CN113675310A (zh) 2021-11-19
JP6892538B1 (ja) 2021-06-23

Similar Documents

Publication Publication Date Title
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI783475B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI795773B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202044614A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6995227B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2020113741A (ja) 半導体発光素子および半導体発光素子の製造方法
TW202209704A (zh) 半導體發光裝置以及半導體發光裝置的製造方法
TW202005110A (zh) 半導體發光元件以及半導體發光元件的製造方法
US20210343906A1 (en) Light-emitting device
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7023899B2 (ja) 半導体発光素子
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法