JP7023899B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP7023899B2
JP7023899B2 JP2019138943A JP2019138943A JP7023899B2 JP 7023899 B2 JP7023899 B2 JP 7023899B2 JP 2019138943 A JP2019138943 A JP 2019138943A JP 2019138943 A JP2019138943 A JP 2019138943A JP 7023899 B2 JP7023899 B2 JP 7023899B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
light emitting
type
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019138943A
Other languages
English (en)
Other versions
JP2019208056A (ja
Inventor
紀隆 丹羽
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2019138943A priority Critical patent/JP7023899B2/ja
Publication of JP2019208056A publication Critical patent/JP2019208056A/ja
Application granted granted Critical
Publication of JP7023899B2 publication Critical patent/JP7023899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子に関する。
深紫外光用の発光素子は、基板上に順に積層される窒化アルミニウムガリウム(AlGaN)系のn型クラッド層、活性層、p型クラッド層を有する。エッチングにより露出させたn型クラッド層の一部領域上にn側電極が形成され、p型クラッド層上にはp側電極が形成される。n型クラッド層、活性層およびp型クラッド層の露出した表面上には、酸化シリコン(SiO)や酸化アルミニウム(Al)等の保護絶縁膜が設けられる(例えば、特許文献1参照)。
特許第5985782号公報
酸化シリコン(SiO)は、耐湿性に乏しい材料であるため、保護機能を適切に持たせるためには厚みを大きくする必要がある。一方、酸化アルミニウム(Al)は、耐湿性に優れるものの、難エッチング材料であるため、保護層を除去して電極用の開口を形成する工程において半導体層にダメージを与えるおそれがある。その結果、素子の出力特性が低下するおそれがある。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、半導体発光素子の信頼性および出力特性を向上させることにある。
本発明のある態様の半導体発光素子は、基板上に設けられるn型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型半導体層と、n型半導体層上の第1領域に設けられるAlGaN系半導体材料の活性層と、活性層上に設けられるp型AlGaN系半導体材料のp型半導体層と、p型半導体層上に設けられ、酸化シリコン(SiO)または酸窒化シリコン(SiON)で構成される第1保護層と、第1保護層上と、n型半導体層上の第1領域とは異なる第2領域と、活性層の側面とを被覆するように設けられ、酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)または窒化アルミニウム(AlN)で構成される第2保護層と、p型半導体層上の第1保護層および第2保護層を貫通するp側開口にてp型半導体層上に接して設けられるp側電極と、n型半導体層上の第2領域の第2保護層を貫通するn側開口にてn型半導体層上に接して設けられるn側電極と、を備える。
この態様によると、p型半導体層上に酸化シリコン(SiO)または酸窒化シリコン(SiON)で構成される低屈折率の第1保護層を設けることで、p型半導体層と第1保護層の界面にてより多くの紫外光を全反射させることができる。これにより、より多くの紫外光を全反射させて光取出面を有する基板に向かわせることができ、外部量子効率を高めることができる。また、活性層の側面を酸化アルミニウム(Al)または窒化アルミニウム(AlN)で構成される第2保護層で被覆することで、耐湿性を向上させることができる。
第2保護層は、n型半導体層およびp型半導体層の側面をさらに被覆するように設けられてもよい。
第2保護層の厚みは、50nm以下であってもよい。
n側電極およびp側電極のそれぞれの一部は、第2保護層上に設けられてもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、基板上に、n型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型半導体層、n型半導体層上のAlGaN系半導体材料の活性層、活性層上のp型AlGaN系半導体材料のp型半導体層、p型半導体層上の酸化シリコン(SiO)または酸窒化シリコン(SiON)で構成される第1保護層を順に積層する工程と、n型半導体層の一部が露出するように第1保護層、p型半導体層、活性層およびn型半導体層の一部を除去する工程と、第1保護層上と、n型半導体層の露出領域上と、活性層の側面とを被覆するように、酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)または窒化アルミニウム(AlN)で構成される第2保護層を形成する工程と、第1保護層上の第2保護層を部分的に除去して第1保護層が露出するp側開口を形成し、n型半導体層上の第2保護層を部分的に除去してn型半導体層が露出するn側開口を形成する工程と、n側開口にてn型半導体層上に接するn側電極を形成する工程と、p側開口にて第1保護層を除去してp型半導体層を露出させる工程と、p側開口にてp型半導体層上に接するp側電極を形成する工程と、を備える。
この態様によると、p型半導体層上を第1保護層を保護しながら、難エッチング材料である酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)または窒化アルミニウム(AlN)で構成される第2保護層を除去してn側開口およびp側開口を形成できる。その結果、p型半導体層上のp側電極が接する部分へのエッチングによるダメージを抑制し、p側電極のコンタクト抵抗の悪化を防ぐことができる。また、活性層の側面を酸化アルミニウム(Al)または窒化アルミニウム(AlN)で構成される第2保護層で被覆することで、耐湿性を向上させることができる。
p側開口およびn側開口を形成する工程は、ドライエッチングにより第2保護層を除去してもよい。p型半導体層を露出させる工程は、ウェットエッチングにより第1保護層を除去してもよい。
第2保護層は、原子層堆積法により形成されてもよい。
本発明によれば、半導体発光素子の信頼性および出力特性を向上できる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 比較例に係る半導体発光素子の構成を概略的に示す断面図である。 変形例に係る半導体発光素子の構成を概略的に示す断面図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
図1は、実施の形態に係る半導体発光素子10の構成を概略的に示す断面図である。半導体発光素子10は、中心波長λが約360nm以下となる「深紫外光」を発するように構成されるLED(Light Emitting Diode)チップである。このような波長の深紫外光を出力するため、半導体発光素子10は、バンドギャップが約3.4eV以上となる窒化アルミニウムガリウム(AlGaN)系半導体材料で構成される。本実施の形態では、特に、中心波長λが約240nm~350nmの深紫外光を発する場合について示す。
本明細書において、「AlGaN系半導体材料」とは、主に窒化アルミニウム(AlN)と窒化ガリウム(GaN)を含む半導体材料のことをいい、窒化インジウム(InN)などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「AlGaN系半導体材料」は、例えば、In1-x-yAlGaN(0≦x+y≦1、0≦x≦1、0≦y≦1)の組成で表すことができ、AlN、GaN、AlGaN、窒化インジウムアルミニウム(InAlN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウムガリウム(InAlGaN)を含むものとする。
また「AlGaN系半導体材料」のうち、AlNを実質的に含まない材料を区別するために「GaN系半導体材料」ということがある。「GaN系半導体材料」には、主にGaNやInGaNが含まれ、これらに微量のAlNを含有する材料も含まれる。同様に、「AlGaN系半導体材料」のうち、GaNを実質的に含まない材料を区別するために「AlN系半導体材料」ということがある。「AlN系半導体材料」には、主にAlNやInAlNが含まれ、これらに微量のGaNが含有される材料も含まれる。
半導体発光素子10は、基板20と、バッファ層22と、n型クラッド層24と、活性層26と、電子ブロック層28と、p型クラッド層30と、n側電極32と、p側電極34と、第1保護層36と、第2保護層38とを備える。
基板20は、半導体発光素子10が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア(Al)基板である。基板20は、第1主面20aと、第1主面20aの反対側の第2主面20bを有する。第1主面20aは、バッファ層22より上の各層を成長させるための結晶成長面となる一主面である。第2主面20bは、活性層26が発する深紫外光を外部に取り出すための光取出面となる一主面である。変形例において、基板20は、窒化アルミニウム(AlN)基板であってもよいし、窒化アルミニウムガリウム(AlGaN)基板であってもよい。
バッファ層22は、基板20の第1主面20aの上に形成される。バッファ層22は、n型クラッド層24より上の各層を形成するための下地層(テンプレート層)である。バッファ層22は、例えば、アンドープのAlN層であり、具体的には高温成長させたAlN(HT-AlN;High Temperature AlN)層である。バッファ層22は、AlN層上に形成されるアンドープのAlGaN層を含んでもよい。変形例において、基板20がAlN基板またはAlGaN基板である場合、バッファ層22は、アンドープのAlGaN層のみで構成されてもよい。つまり、バッファ層22は、アンドープのAlN層およびAlGaN層の少なくとも一方を含む。
n型クラッド層24は、バッファ層22の上に形成されるn型半導体層である。n型クラッド層24は、n型のAlGaN系半導体材料層であり、例えば、n型の不純物としてシリコン(Si)がドープされるAlGaN層である。n型クラッド層24は、活性層26が発する深紫外光を透過するように組成比が選択され、例えば、AlNのモル分率が25%以上、好ましくは、40%以上または50%以上となるように形成される。n型クラッド層24は、活性層26が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが4.3eV以上となるように形成される。n型クラッド層24は、AlNのモル分率が80%以下、つまり、バンドギャップが5.5eV以下となるように形成されることが好ましく、AlNのモル分率が70%以下(つまり、バンドギャップが5.2eV以下)となるように形成されることがより望ましい。n型クラッド層24は、1μm~3μm程度の厚さを有し、例えば、2μm程度の厚さを有する。
n型クラッド層24は、不純物であるシリコン(Si)の濃度が1×1018/cm以上5×1019/cm以下となるように形成される。n型クラッド層24は、Si濃度が5×1018/cm以上3×1019/cm以下となるように形成されることが好ましく、7×1018/cm以上2×1019/cm以下となるように形成されることが好ましい。ある実施例において、n型クラッド層24のSi濃度は、1×1019/cm前後であり、8×1018/cm以上1.5×1019/cm以下の範囲である。
活性層26は、AlGaN系半導体材料で構成され、n型クラッド層24と電子ブロック層28の間に挟まれてダブルへテロ接合構造を形成する。活性層26は、単層または多層の量子井戸構造を有してもよく、例えば、アンドープのAlGaN系半導体材料で形成されるバリア層と、アンドープのAlGaN系半導体材料で形成される井戸層の積層体で構成されてもよい。活性層26は、波長355nm以下の深紫外光を出力するためにバンドギャップが3.4eV以上となるように構成され、例えば、波長310nm以下の深紫外光を出力できるようにAlN組成比が選択される。活性層26は、n型クラッド層24の第1上面24aに形成され、第1上面24aの隣の第2上面24bには形成されない。活性層26は、n型クラッド層24の全面に形成されず、n型クラッド層24の一部領域(第1領域W1)にのみ形成される。
電子ブロック層28は、活性層26の上に形成される。電子ブロック層28は、アンドープのAlGaN系半導体材料層であり、例えば、AlNのモル分率が40%以上、好ましくは、50%以上となるように形成される。電子ブロック層28は、AlNのモル分率が80%以上となるように形成されてもよく、実質的にGaNを含まないAlN系半導体材料で形成されてもよい。電子ブロック層は、1nm~10nm程度の厚さを有し、例えば、2nm~5nm程度の厚さを有する。電子ブロック層28は、p型のAlGaN系半導体材料層であってもよい。
p型クラッド層30は、電子ブロック層28の上に形成されるp型半導体層である。p型クラッド層30は、p型のAlGaN系半導体材料層であり、例えば、p型の不純物としてマグネシウム(Mg)がドープされるAlGaN層である。p型クラッド層30は、300nm~700nm程度の厚さを有し、例えば、400nm~600nm程度の厚さを有する。p型クラッド層30は、実質的にAlNを含まないp型GaN系半導体材料で形成されてもよい。
第1保護層36は、p型クラッド層30の上に設けられる。第1保護層36は、酸化シリコン(SiO)または酸窒化シリコン(SiON)で構成される。第1保護層36は、p型クラッド層30に比べて活性層26から出力される深紫外光に対する屈折率が低い材料で構成される。p型クラッド層30を構成するAlGaN系半導体材料の屈折率は組成比によるが2.1~2.56程度である。一方、第1保護層36を構成するSiOの屈折率は1.4程度であり、SiONの屈折率は1.4~2.1程度である。低屈折率の第1保護層36を設けることで、p型クラッド層30と第1保護層36の界面で活性層26からの紫外光のより多くを全反射させ、光取出面である基板20の第2主面20bに向かわせることができる。特に、SiOはp型クラッド層30との屈折率差が大きいため、反射特性をより高めることができる。第1保護層36の厚みは、50nm以上であり、例えば、100nm以上とすることができる。
第1保護層36には、p側電極34を形成するための第1p側開口48が設けられる。第1p側開口48は、p型クラッド層30上に設けられ、第1保護層36を貫通してp型クラッド層30を露出させるように形成される。
第2保護層38は、第1保護層36の上と、n型クラッド層24の第2上面24bの上と、n型クラッド層24、活性層26および電子ブロック層28の側面とを被覆するように設けられる。第2保護層38は、図示されるように、バッファ層22の側面や基板20の側面の一部を被覆してもよい。第2保護層38は、酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)または窒化アルミニウム(AlN)で構成される。第2保護層38を構成する酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)および窒化アルミニウム(AlN)は、第1保護層36を構成する酸化シリコン(SiO)または酸窒化シリコン(SiON)に比べて耐湿性に優れる。そのため、素子構造の上面および側面の全体を第2保護層38で被覆することで、耐湿性に優れた保護機能を提供できる。第2保護層38の厚みは、50nm以下とすることができ、例えば、10nm~30nm程度とすることができる。
第2保護層38には、n側電極32を形成するためのn側開口40が設けられる。n側開口40は、n型クラッド層24の第2上面24b上に設けられ、第2保護層38を貫通してn型クラッド層24を露出させるように形成される。第2保護層38には、p側電極34を形成するための第2p側開口42が設けられる。第2p側開口42は、p型クラッド層30上または第1保護層36上に設けられ、第2保護層38を貫通して第1保護層36またはp型クラッド層30を露出させるように形成される。
n側電極32は、n側開口40に設けられ、n型クラッド層24の第2上面24bに接するように形成される。n側電極32は、Ti/Al系の電極であり、n型クラッド層24上に接して設けられるTi層と、Ti層上に接して設けられるAl層とを少なくとも有する。Ti層の厚みは1nm~10nm程度であり、Al層の厚みは20nm~1000nm程度である。n側電極32は、n型クラッド層24からの紫外光を反射させて基板20の第2主面20bに向かわせる反射電極としても機能する。
n側電極32の一部は、第2領域W2の第2保護層38上にも形成される。n側電極32をn側開口40内のみならず、第2保護層38の上にも形成することで、反射電極の形成領域を広くし、より多くの紫外光を光取出面である基板20の第2主面20bに向けて反射させることができる。また、n側開口40の全体を被覆するようにn側電極32を形成することで、第2保護層38との組み合わせによる封止機能を高めることができる。
p側電極34は、第1p側開口48および第2p側開口42に設けられ、p型クラッド層30上に接するように形成される。p側電極34は、インジウム錫酸化物(ITO;Indium Tin Oxide)などの導電性酸化物で構成される。p側電極34は、金属電極であってもよく、例えば、ニッケル(Ni)/金(Au)の積層構造により形成されてもよい。
p側電極34の一部は、第1領域W1の第1保護層36上や第2保護層38にも形成される。第1p側開口48および第2p側開口42の全体を被覆するようにp側電極34を形成することで、第2保護層38との組み合わせによる封止機能を高めることができる。
つづいて、半導体発光素子10の製造方法について説明する。図2~図8は、半導体発光素子10の製造工程を概略的に示す図である。図2において、まず、基板20の第1主面20aの上にバッファ層22、n型クラッド層24、活性層26、電子ブロック層28、p型クラッド層30、第1保護層36が順に形成される。
基板20は、サファイア(Al)基板であり、AlGaN系半導体材料を形成するための成長基板である。例えば、サファイア基板の(0001)面上にバッファ層22が形成される。バッファ層22は、例えば、高温成長させたAlN(HT-AlN)層と、アンドープのAlGaN(u-AlGaN)層とを含む。n型クラッド層24、活性層26、電子ブロック層28およびp型クラッド層30は、AlGaN系半導体材料、AlN系半導体材料またはGaN系半導体材料で形成される層であり、有機金属化学気相成長(MOVPE)法や、分子線エピタキシ(MBE)法などの周知のエピタキシャル成長法を用いて形成できる。第1保護層36は、SiOまたはSiONで構成され、化学気相成長(CVD)法などの周知の技術を用いて形成できる。第1保護層36の厚みは、50nm以上であり、例えば100nm以上である。
次に、図3に示すように、第1保護層36の上にマスク12が形成され、マスク12が形成されていない露出領域13の第1保護層36、p型クラッド層30、電子ブロック層28、活性層26およびn型クラッド層24の一部が除去される。これにより、露出領域13にn型クラッド層24の第2上面24b(露出面)が形成される。n型クラッド層24の露出面を形成する工程では、ドライエッチング14により各層を除去できる。例えば、エッチングガスのプラズマ化による反応性イオンエッチングを用いることができ、例えば、誘導結合型プラズマ(ICP;Inductive Coupled Plasma)エッチングを用いることができる。
次に、図4に示すように、第1保護層36の上およびn型クラッド層24の第2上面24b上に別のマスク16が形成される。その後、マスク16が形成されていない外周領域17の第1保護層36、p型クラッド層30、電子ブロック層28、活性層26およびn型クラッド層24がドライエッチング18により除去される。外周領域17は、1枚の基板上に複数の発光素子を形成する場合の素子間の分離領域である。外周領域17において、バッファ層22が部分的に除去されてもよいし、バッファ層22が完全に除去されて基板20が露出してもよい。外周領域17において、基板20の一部が除去されて第1主面20aとは高さの異なる基板20の外周面20cが露出してもよい。
つづいて、マスク16を除去した後、図5に示すように、素子構造の上面の全体を被覆するように第2保護層38を形成する。第2保護層38は、Al、AlONまたはAlNで構成される。第1保護層36上と、n型クラッド層24の第2上面24b上と、n型クラッド層24、活性層26、電子ブロック層28およびp型クラッド層30の側面を被覆するように形成される。第1保護層36は、バッファ層22の側面を被覆してもよいし、基板20の側面の少なくとも一部を被覆してもよい。
第2保護層38は、活性層26の側面に接して活性層26を保護する。第2保護層38は、耐湿性が優れていることが好ましく、膜密度の高い緻密な構造であることが好ましい。例えば、第2保護層38を原子層堆積(ALD)法を用いて形成することにより、保護機能に優れた第2保護層38を形成できる。また、ALD法により第2保護層38を形成することで、保護機能に必要十分となる膜厚を小さくできる。第2保護層38の厚みは、50nm以下とすることができ、例えば、10nm~30nm程度とすることができる。
次に、図6に示すように、第2保護層38にn側開口40およびp側開口(第2p側開口)42を形成する。n側開口40は、n型クラッド層24の第2上面24b上の第2領域W2の一部領域に設けられ、第2p側開口42は、第1保護層36上の第1領域W1の一部領域に設けられる。n側開口40および第2p側開口42は、これらの開口領域以外にマスクを形成し、第2保護層38をドライエッチングすることにより形成できる。n側開口40および第2p側開口42は、第2保護層38を貫通するように形成される。したがって、n側開口40においてn型クラッド層24の第2上面24bが露出し、第2p側開口42において第1保護層36が露出する。
なお、第2p側開口42の形成時にp型クラッド層30が露出しないように第2保護層38を除去することが好ましい。したがって、第2p側開口42の形成後において、p型クラッド層30上に第1保護層36が残り、p型クラッド層30上の全体が第1保護層36により被覆された状態が維持されることが好ましい。
次に、図7に示すように、n側開口40にn側電極32を形成する。n側電極32は、n側開口40にて露出するn型クラッド層24の第2上面24b上にTi層を形成し、次にTi層上にAl層を形成することで形成できる。n側電極32のTi/Al層は、スパッタリング法により形成することが好ましい。これらの層を電子ビーム(EB)蒸着法で形成することもできるが、スパッタリング法を用いることで膜密度の低い金属層を形成でき、相対的に低いアニール温度で好適なコンタクト抵抗を実現できる。
n側電極32は、n側開口40の内側のみならず、n側開口40の外側に形成されてもい。つまり、n側電極32の一部は、第2領域W2の第2保護層38の上に形成されてもよい。n側電極32の形成領域をn側開口40よりも広くすることで、反射電極として機能するn側電極32の被覆面積を広くし、出力特性を向上させることができる。また、n側開口40の全体をn側電極32で被覆することができ、封止機能を高めることができる。
次に、n側電極32にアニール処理を施す。n側電極32のアニール処理は、Alの融点(約660℃)未満の温度で実行され、560℃以上650℃以下の温度でアニールすることが好ましい。Al層の膜密度を2.7g/cm未満とし、アニール温度を560℃以上650℃以下とすることで、n側電極32のコンタクト抵抗を0.1Ω・cm以下にすることができる。また、アニール温度を560℃以上650℃以下とすることで、アニール後のn側電極32の平坦性を高め、紫外光反射率を30%以上にすることができる。さらに、Alの融点未満の温度でアニールすることにより、1分以上のアニール処理、例えば、5分~30分程度のアニール処理をしても好適なコンタクト抵抗が得られる。一枚の基板上に複数の素子部分が形成される場合、アニール時間を長く(1分以上に)することでアニール時の基板内の温度均一性を高め、特性のばらつきの少ない半導体発光素子を複数同時形成できる。
次に、図8に示すように、第1領域W1の第1保護層36および第2保護層38上と、第2領域W2の第1保護層36およびn側電極32上とにわたるマスク44を形成する。マスク44は、第1領域W1の第2保護層38の第2p側開口42に対応する位置に開口46を有する。マスク44の開口46は、第1保護層36を貫通する第1p側開口48を形成するために設けられ、第2保護層38の第2p側開口42の内側に位置する。したがって、第2保護層38の第2p側開口42における側面は、マスク44により被覆される。
次に、図9に示すように、マスク44の開口46内の第1保護層36を除去し、第1保護層36に第1p側開口48を形成する。第1p側開口48は、第1保護層36を貫通するように形成され、第1p側開口48にてp型クラッド層30が露出するように第1保護層36が除去される。第1保護層36は、ウェットエッチングにより除去されることが好ましい。第1保護層36は、例えば、フッ化水素酸(HF)とフッ化アンモニウム(NHF)の混合液であるバッファードフッ酸(BHF)を用いて除去できる。第1保護層36をウェットエッチングすることで、ドライエッチングする場合に比べて、第1保護層36の除去後に露出するp型クラッド層30へのダメージ影響を低減できる。
つづいて、マスク44を除去した後、第1p側開口48および第2p側開口42内にp側電極34を形成する。p側電極34は、第1p側開口48にて露出するp型クラッド層30上に接するように設けられる。また、p側電極34の一部は、第2p側開口42にて露出する第1保護層36上にも形成され、第2保護層38上にも形成される。これにより、第1p側開口48および第2p側開口42の全体が第2保護層38により被覆される。以上の工程により、図1に示す半導体発光素子10ができあがる。
以下、本実施の形態の作用効果について、比較例を参照しながら説明する。図10は、比較例に係る半導体発光素子60の構成を概略的に示す。比較例では、上述の第2保護層38と同様の保護層58のみが設けられ、第1保護層36が設けられていない。比較例の保護層58は、第1領域W1のp型クラッド層30上と、第2領域W2のn型クラッド層24上と、n型クラッド層24、活性層26、電子ブロック層28およびp型クラッド層30の側面とに接するように設けられる。
比較例において、保護層58がシリコン(Si)を含む場合、つまり、SiO、SiON、窒化シリコン(SiN)などで構成される場合、半導体発光素子60の通電使用時に保護層58に含まれるSiが活性層26に拡散するおそれがある。活性層26にSiが拡散すると、活性層26を構成するAlGaN系半導体材料がn型化し、活性層26の出力特性の低下につながるおそれがある。また、窒化シリコンは、活性層26から出力される紫外光を吸収するため、光取出面である基板20の第2主面20bからの光出力の低下にもつながる。
比較例において、保護層58がAl、AlONまたはAlNで構成される場合、保護層58がSiを含まないため、半導体発光素子60の通電使用時に活性層26にSiが拡散する影響を防ぐことができる。しかしながら、アルミニウムの酸窒化物はウェットエッチングが困難であるため、p型クラッド層30を露出させるためのp側開口の形成時に保護層58をドライエッチングする必要がある。保護層58のみをドライエッチングにより除去することは事実上不可能であり、少なくとも部分的にp型クラッド層30の上面がドライエッチングされる。そうすると、p側電極34が接触するp型クラッド層30にダメージ影響が残り、p側電極34のコンタクト抵抗が増大しうる。そうすると、半導体発光素子60の光出力の低下につながる。
一方、本実施の形態によれば、活性層26の側面がAl、AlONまたはAlNで構成される第2保護層38で被覆されるため、活性層26にSiが拡散する影響を防ぐことができる。Al、AlONまたはAlNで構成される第2保護層38は、耐湿性に優れるため、活性層26を封止する機能を高めることもできる。また、p型クラッド層30上にSiOまたはSiONで構成される第1保護層36が設けられるため、第2保護層38をドライエッチング時に第1保護層36をストップ層として機能させることができる。これにより、p型クラッド層30の露出面がドライエッチングにより損傷するのを防ぐことができる。これにより、p側電極34のコンタクト抵抗の増大を防止し、半導体発光素子10の光出力を向上させることができる。
本実施の形態によれば、第1保護層36を低屈折率の材料であるSiO(屈折率1.4)とすることで、p型クラッド層30との屈折率差を大きくし、p型クラッド層30と第1保護層36の界面に入射する紫外光のより多くを全反射させることができる。これにより、活性層26から出力される紫外光のより多くを光取出面である基板20の第2主面20bに向かわせることができ、半導体発光素子10の光出力を向上させることができる。
以上、本発明を実施例にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
図11は、変形例に係る半導体発光素子10の構成を概略的に示す断面図である。本変形例では、第2保護層38により被覆される半導体層の側面50が傾斜したメサ面となっている点で上述の実施の形態と相違する。半導体層の側面50の傾斜角θは、例えば60度以下であり、例えば15度~50度程度とすることができる。本変形例によれば、活性層26のメサ面を傾斜させることにより、活性層26から水平方向に出射される紫外光を基板20の第2主面20bに向けて反射させることができ、光取出効率を高めることができる。
本変形例に係る半導体発光素子10を製造するためには、上述の図3および図4の工程で用いるマスク12,16の側面を傾斜させればよい。本変形例においても、第1保護層36の形成後に半導体層をエッチングしてメサ面を形成するため、第1保護層36にも傾斜した側面が形成される。
別の変形例では、上述の第1保護層36および第2保護層38とは別のさらなる保護層を備えてもよい。例えば、n側電極32、p側電極34および第2保護層38の上面および側面を被覆するような第3保護層がさらに設けられてもよい。第3保護層は、第1保護層36と同様の材料で構成されてもよいし、第2保護層38と同様の材料で構成されてもよい。第3保護層は、材料が異なる複数の層の積層構造であってもよい。
10…半導体発光素子、20…基板、24…n型クラッド層、26…活性層、28…電子ブロック層、30…p型クラッド層、32…n側電極、34…p側電極、36…第1保護層、38…第2保護層、40…n側開口、42…第2p側開口、48…第1p側開口、W1…第1領域、W2…第2領域。

Claims (4)

  1. 基板上に設けられるn型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型半導体層と、
    前記n型半導体層上の第1領域に設けられるAlGaN系半導体材料の活性層と、
    前記活性層上に設けられるp型AlGaN系半導体材料のp型半導体層と、
    前記p型半導体層上に接して設けられる第1保護層と、
    前記第1保護層上と、前記n型半導体層上の前記第1領域とは異なる第2領域と、前記活性層の側面とを被覆し、前記n型半導体層および前記活性層と接して設けられる第2保護層と、
    前記p型半導体層上の前記第1保護層および前記第2保護層を貫通するp側開口にて前記p型半導体層上に接して設けられるp側電極と、
    前記n型半導体層上の前記第2領域の前記第2保護層を貫通するn側開口にて前記n型半導体層上に接して設けられるn側電極と、
    前記n側電極、前記p側電極および前記第2保護層の上面および側面を被覆するように設けられる第3保護層と、を備えることを特徴とする半導体発光素子。
  2. 前記第1保護層は、前記活性層の側面を被覆せず、前記n型半導体層の前記第2領域を被覆しないことを特徴とする請求項1に記載の半導体発光素子。
  3. 前記第3保護層の材料は、前記第1保護層の材料と同じであり、
    前記第2保護層の材料は、前記第1保護層および前記第3保護層の材料よりも耐湿性に優れることを特徴とする請求項1に記載の半導体発光素子。
  4. 前記第1保護層および前記第3保護層の材料は、酸化シリコン(SiO)または酸窒化シリコン(SiON)であり、
    前記第2保護層の材料は、酸化アルミニウム(Al)、酸窒化アルミニウム(AlON)または窒化アルミニウム(AlN)であることを特徴とする請求項1から3のいずれか一項に記載の半導体発光素子。
JP2019138943A 2019-07-29 2019-07-29 半導体発光素子 Active JP7023899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019138943A JP7023899B2 (ja) 2019-07-29 2019-07-29 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019138943A JP7023899B2 (ja) 2019-07-29 2019-07-29 半導体発光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018102460A Division JP6570702B1 (ja) 2018-05-29 2018-05-29 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019208056A JP2019208056A (ja) 2019-12-05
JP7023899B2 true JP7023899B2 (ja) 2022-02-22

Family

ID=68767858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019138943A Active JP7023899B2 (ja) 2019-07-29 2019-07-29 半導体発光素子

Country Status (1)

Country Link
JP (1) JP7023899B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339121A (ja) 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP2009164423A (ja) 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP2009164506A (ja) 2008-01-10 2009-07-23 Rohm Co Ltd 半導体発光素子
WO2011135888A1 (ja) 2010-04-28 2011-11-03 三菱重工業株式会社 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US20180145224A1 (en) 2015-07-10 2018-05-24 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339121A (ja) 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP2009164423A (ja) 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP2009164506A (ja) 2008-01-10 2009-07-23 Rohm Co Ltd 半導体発光素子
WO2011135888A1 (ja) 2010-04-28 2011-11-03 三菱重工業株式会社 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US20180145224A1 (en) 2015-07-10 2018-05-24 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same

Also Published As

Publication number Publication date
JP2019208056A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP6570702B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6780083B1 (ja) 半導体発光素子
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US11652191B2 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202147639A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7023899B2 (ja) 半導体発光素子
JP7344937B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202209705A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2024054527A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7023899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150