TW202209705A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202209705A
TW202209705A TW110126705A TW110126705A TW202209705A TW 202209705 A TW202209705 A TW 202209705A TW 110126705 A TW110126705 A TW 110126705A TW 110126705 A TW110126705 A TW 110126705A TW 202209705 A TW202209705 A TW 202209705A
Authority
TW
Taiwan
Prior art keywords
layer
contact electrode
side contact
type semiconductor
emitting element
Prior art date
Application number
TW110126705A
Other languages
English (en)
Inventor
稲津哲彦
丹羽紀隆
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202209705A publication Critical patent/TW202209705A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題為提升半導體發光元件的光取出效率。半導體發光元件10係具備：n型半導體層24，係由n型AlGaN系半導體材料所構成；活性層26，係被設置於n型半導體層24上，且由AlGaN系半導體材料所構成；p型半導體層28，係被設置於活性層26上；以及p側接觸電極30，係包含：Rh層30a，係與p型半導體層28的上表面接觸，且厚度為10 nm以下；以及Al層30b，係與Rh層30a的上表面接觸，且厚度為20 nm以上。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
半導體發光元件係具有積層於基板上的n型半導體層、活性層以及p型半導體層，且於p型半導體層上設置有p側電極。在使用GaN、AlGaN等氮化物半導體之發光元件中，針對發光波長具有高反射效率的Rh、Pt等係被選擇為p側電極之材料(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-300063號。
[發明所欲解決之課題]
為了更加提升光取出(light extraction)效率，較佳為減低針對p型半導體層之p側電極的接觸電阻(contact resistance)並且更提高p側電極的紫外光反射率。
本發明係有鑑於這樣的課題而完成，將提升半導體發光元件的光取出效率作為目的。 [用以解決課題之手段]
本發明之一態樣的半導體發光元件係具備：n型半導體層，係由n型AlGaN系半導體材料所構成；活性層，係被設置於n型半導體層上，且由AlGaN系半導體材料所構成；p型半導體層，係被設置於活性層上；以及p側接觸電極(p-side contact electrode)，係包含：Rh層，係與p型半導體層的上表面接觸，且厚度為10 nm以下；以及Al層，係與Rh層的上表面接觸，且厚度為20 nm以上。
根據此態樣，藉由將Rh用於p側接觸電極中之與p型半導體層接觸的部分，能夠較佳地減低接觸電阻。進一步地，藉由組合厚度為10 nm以下的Rh層與厚度為20 nm以上的Al層，比起只使用Rh之情形更能提高針對紫外光的反射率。藉此，能夠實現光取出效率更高的半導體發光元件。
p側接觸電極針對自p型半導體層側射入的波長280 nm之紫外光的反射率可以是70%以上。
p側接觸電極之Rh層以及Al層的形成面積可以是p型半導體層之上表面的面積之80%以上。
p側接觸電極可進一步具有：Ti層，係被設置於Al層上，且厚度為10 nm以上。
前述半導體發光元件可進一步具備：保護層，係具有被設置於p側接觸電極上的p側墊開口(p-side pad opening)，在與p側墊開口不同的部位被覆p側接觸電極，且包含氧化物的介電體(dielectric)材料；以及p側墊電極(p-side pad electrode)，係被設置於保護層上，且在p側墊開口與p側接觸電極連接。
本發明之另一態樣是一種半導體發光元件的製造方法。該半導體發光元件的製造方法係具備以下步驟：在由n型AlGaN系半導體材料所構成的n型半導體層上形成由AlGaN系半導體材料所構成的活性層之步驟；在活性層上形成p型半導體層之步驟；將包含Rh層與Al層的p側接觸電極予以形成之步驟，其中前述Rh層係與p型半導體層的上表面接觸且厚度為10 nm以下，前述Al層係與Rh層的上表面接觸且厚度為20 nm以上；以及將p側接觸電極予以退火(anneal)之步驟。
根據此態樣，藉由將Rh用於p側接觸電極中之與p型半導體層接觸的部分，能夠較佳地減低接觸電阻。進一步地，藉由組合厚度為10 nm以下的Rh層與厚度為20 nm以上的Al層並且將p側接觸電極予以退火，比起只使用Rh之情形更能提高針對紫外光的反射率。藉此，能夠實現光取出效率更高的半導體發光元件。
p側接觸電極之退火溫度可以是500℃以上至650℃以下。 [發明功效]
根據本發明，能夠提升半導體發光元件的光取出效率。
以下，一邊參照圖式一邊詳細地說明用以實施本發明的形態。另外，在說明中對相同的要件附加相同的符號，且將重複的說明適宜省略。又，為了有助於理解說明，各圖式中的各構成要件之尺寸比與實際的發光元件之尺寸比不一定一致。
本實施形態是構成為發出中心波長λ為約360 nm以下的「深紫外光」之半導體發光元件，是所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外光發光二極體)晶片。為了輸出此種波長的深紫外光，使用有能帶隙(band gap)為約3.4 eV以上的氮化鋁鎵(AlGaN)系半導體材料。在本實施形態中，特別表示發出中心波長λ為約240 nm至320 nm的深紫外光之情形。
在本說明書中，「AlGaN系半導體材料」係指至少包含氮化鋁(AlN)以及氮化鎵(GaN)的半導體材料，包括含有氮化銦(InN)等其它的材料之半導體材料。因此，本說明書所提的「AlGaN系半導體材料」例如能夠以In1-x-y Alx Gay N(0＜x+y≤1，0＜x＜1，0＜y＜1)之組成表示，包含AlGaN或者是InAlGaN。以本說明書之「AlGaN系半導體材料」來說，例如AlN以及GaN各自的莫耳分率為1%以上，較佳為5%以上、10%以上或者是20%以上。
又，為了與不包含AlN的材料區別而有時稱作「GaN系半導體材料」。於「GaN系半導體材料」係含有GaN、InGaN。同樣地，為了與不包含GaN的材料區別而有時稱作「AlN系半導體材料」。於「AlN系半導體材料」係含有AlN、InAlN。
圖1是概略性地表示實施形態之半導體發光元件10的構成之剖視圖。半導體發光元件10係具備基板20、基層(base layer)22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、n側接觸電極32、保護層34、p側墊電極36p以及n側墊電極36n。
在圖1中，有將以箭頭A所示的方向稱作「上下方向」或「厚度方向」之情形。又，從基板20觀看，有將自基板20離開的方向稱作上側且將朝向基板20的方向稱作下側之情形。
基板20係具有：第一主表面20a；以及第二主表面20b，是第一主表面20a的相反側。第一主表面20a是用以使基層22至p型半導體層28的各層成長的結晶成長面。基板20係由對半導體發光元件10所發出的深紫外光具有透光性之材料所構成，例如由藍寶石(Al2 O3 )所構成。於第一主表面20a可形成有深度以及間距(pitch)為亞微粒(sub-micron)(1 μm以下)之微細的凹凸圖案(recessed pattern)(不圖示)。此種基板20也稱作圖案化藍寶石基板(PSS：Patterned Sapphire Substrate)。第二主表面20b是用以將活性層26所發出的深紫外光取出至外部的光取出面。基板20可由AlN所構成，也可由AlGaN所構成。基板20的第一主表面20a可由沒被圖案化的平坦面所構成。
基層22係被設置於基板20的第一主表面20a之上。基層22是用以形成n型半導體層24的基底層(樣板(template)層)。基層22例如是無摻雜(undoped)的AlN層，具體來說是高溫成長過的AlN(HT-AlN：High Temperature-AlN；高溫AlN)層。基層22可包含形成於AlN層上的無摻雜的AlGaN層。在基板20為AlN基板或者是AlGaN基板之情形下，基層22可僅由無摻雜的AlGaN層所構成。也就是說，基層22係包含無摻雜的AlN層以及AlGaN層的至少一方。
n型半導體層24係被設置於基層22之上。n型半導體層24是n型的AlGaN系半導體材料層，例如是摻雜有Si(矽)作為n型的雜質之AlGaN層。n型半導體層24係以使活性層26所發出的深紫外光透光的方式選擇組成比，例如形成為AlN的莫耳分率為25%以上，較佳為40%以上或者是50%以上。n型半導體層24係具有比活性層26所發出的深紫外光之波長還大的能帶隙，例如形成為能帶隙為4.3 eV以上。n型半導體層24較佳為形成為AlN的莫耳分率為80%以下，也就是說能帶隙為5.5 eV以下，更期望為形成為AlN的莫耳分率為70%以下(也就是說能帶隙為5.2 eV以下)。n型半導體層24係具有1 μm至3 μm左右的厚度，例如具有2 μm左右的厚度。
n型半導體層24係形成為作為雜質的Si之濃度為1×1018 ／cm3 以上至5×1019 ／cm3 以下。n型半導體層24較佳為形成為Si濃度是5×1018 ／cm3 以上至3×1019 ／cm3 以下，更佳為形成為7×1018 ／cm3 以上至2×1019 ／cm3 以下。在一實施例中，n型半導體層24的Si濃度為1×1019 ／cm3 前後，具體來說是8×1018 ／cm3 以上至1.5×1019 ／cm3 以下的範圍。
n型半導體層24係具有第一上表面24a與第二上表面24b。第一上表面24a是形成有活性層26的部分。第二上表面24b是未形成有活性層26的部分。第一上表面24a以及第二上表面24b係高度互不相同，從基板20至第一上表面24a為止的高度係比從基板20至第二上表面24b為止的高度還大。在此，將第一上表面24a所在的區域定義為「第一區域W1」，將第二上表面24b所在的區域定義為「第二區域W2」。第二區域W2係與第一區域W1鄰接。
活性層26係被設置於n型半導體層24的第一上表面24a之上。活性層26係由AlGaN系半導體材料所構成，被夾在n型半導體層24與p型半導體層28之間而形成雙異質構造(double hetero structure)。活性層26係為了輸出波長355 nm以下的深紫外光而構成為能帶隙為3.4 eV以上，例如以能夠輸出波長320 nm以下之深紫外光的方式選擇AlN組成比。
活性層26係具有例如單層或者是多層的量子井(quantum well)構造，且由障壁層與井層之積層體所構成，該障壁層係由無摻雜的AlGaN系半導體材料所形成，該井層係由無摻雜的AlGaN系半導體材料所形成。活性層26例如包含：第一障壁層，係與n型半導體層24直接接觸；以及第一井層，係被設置於第一障壁層之上。可於第一障壁層與第一井層之間追加設置井層以及障壁層之一以上的對(pair)。障壁層以及井層係具有1 nm至20 nm左右的厚度，例如具有2 nm至10 nm左右的厚度。
活性層26可進一步包含與p型半導體層28直接接觸的電子阻擋層(electron blocking layer)。電子阻擋層是無摻雜的AlGaN系半導體材料層，例如形成為AlN的莫耳分率為40%以上，較佳為50%以上。電子阻擋層可形成為AlN的莫耳分率為80%以上，也可由實質上不含有GaN的AlN系半導體材料所形成。電子阻擋層係具有1 nm至10 nm左右的厚度，例如具有2 nm至5 nm左右的厚度。
p型半導體層28係形成於活性層26之上。p型半導體層28是p型的AlGaN系半導體材料層或p型的GaN系半導體材料層，例如是摻雜有鎂(Mg)作為p型之雜質的AlGaN層或GaN層。p型半導體層28係具有p型第一包覆層(p-type first clad layer)28a、p型第二包覆層28b以及p型接觸層28c。p型第一包覆層28a、p型第二包覆層28b以及p型接觸層28c係構成為各自AlN比率不同。
p型第一包覆層28a是AlN比率相對高的p型AlGaN層，以使活性層26所發出的深紫外光透光的方式選擇組成比。p型第一包覆層28a係形成為例如AlN的莫耳分率為40%以上，較佳為50%以上或60%以上。p型第一包覆層28a的AlN比率係例如與n型半導體層24的AlN比率同等程度，或比n型半導體層24的AlN比率還大。p型第一包覆層28a的AlN比率可以是70%以上或80%以上。p型第一包覆層28a係具有10 nm至100 nm左右的厚度，例如具有15 nm至70 nm左右的厚度。
p型第二包覆層28b是AlN比率為中等程度的p型AlGaN層，AlN比率比p型第一包覆層28a還低，AlN比率比p型接觸層28c還高。p型第二包覆層28b係形成為例如AlN的莫耳分率為25%以上，較佳為40%以上或50%以上。p型第二包覆層28b的AlN比率係形成為例如為n型半導體層24的AlN比率之±10%左右。p型第二包覆層28b係具有5 nm至250 nm左右之厚度，例如具有10 nm至150 nm左右之厚度。另外，也可不設置p型第二包覆層28b。
p型接觸層28c是AlN比率相對低的p型AlGaN層或p型GaN層。為了得到與p側接觸電極30之良好的歐姆接觸(ohmic contact)，p型接觸層28c係構成為AlN比率為20%以下，較佳為形成為AlN比率是10%以下、5%以下或者是0%。也就是說，p型接觸層28c可由實質上不包含AlN的p型GaN系半導體材料所形成。結果，p型接觸層28c可吸收活性層26所發出的深紫外光。為了使活性層26所發出的深紫外光之吸收量小，p型接觸層28c較佳為形成得薄。p型第二包覆層28b係具有5 nm至30 nm左右的厚度，例如具有10 nm至20 nm左右的厚度。
p側接觸電極30係被設置於p型半導體層28之上。p側接觸電極30係能夠與p型半導體層28(具體來說是p型接觸層28c)歐姆接觸，且由針對活性層26所發出的深紫外光之反射率高的材料所構成。p側接觸電極30係包含Rh(銠)層30a、Al(鋁)層30b、Ti(鈦)層30c以及TiN(氮化鈦)層30d。
Rh層30a係被設置成與p型半導體層28之上表面直接接觸。為了提高p側接觸電極30之紫外光反射率，Rh層30a較佳為厚度設小。Rh層30a之厚度較佳為設為10 nm以下，更佳為設為5 nm以下。Al層30b係被設置成與Rh層30a之上表面直接接觸。為了提高p側接觸電極30之紫外光反射率，Al層30b較佳為厚度設大。Al層30b之厚度較佳為設為20 nm以上，更佳為設為100 nm以上。
Ti層30c係被設置成與Al層30b之上表面直接接觸。Ti層30c是為了防止Al層30b之氧化而被設置。Ti層30c之厚度較佳為設為10 nm以上，較佳為設為25 nm以上。藉由將Ti層30c之厚度設為10 nm以上，能夠較佳地防止伴隨半導體發光元件10之使用的Al層30b之氧化，能夠防止p側接觸電極30之反射率以及平坦度低落。Ti層30c之厚度例如為10 nm至50 nm左右。
TiN層30d係被設置於Ti層30c之上。TiN層30d係由具有導電性的TiN所構成。TiN層30d之電阻率為1×10-5 Ω･m以下，例如為4×10-7 Ω･m左右。TiN層30d的厚度為5 nm以上，例如為10 nm至100 nm左右。藉由設置TiN層30d，能夠提高p側接觸電極30與保護層34之接著性。另外，TiN層30d非必要，也可不設置TiN層30d。
關於p側接觸電極30，將Rh層30a之厚度設為10 nm以下且將Al層30b之厚度設為20 nm以上，藉此能夠得到1×10-2 Ω･cm2 以下(例如1×10-4 Ω･cm2 以下)的接觸電阻以及針對波長280 nm之紫外光70%以上(例如71%至81%左右)的反射率。另外，在本說明書中，也將p側接觸電極30針對自p型半導體層28側射入的波長280 nm之紫外光的反射率稱作「第一反射率R1」。
p側接觸電極30係形成於第一區域W1之內側。在此，將形成有p側接觸電極30之區域定義為「第三區域W3」。p側接觸電極30係構成為：遍及第三區域W3的整體地與p型半導體層28歐姆接觸，且遍及第三區域W3的整體地針對深紫外光為高反射率。構成p側接觸電極30之各層(Rh層30a至TiN層30d)較佳為構成為厚度遍及第三區域W3的整體地均勻。藉此，在第三區域W3之整體中，p側接觸電極30係能夠作為使來自活性層26之紫外光反射並朝向基板20之第二主表面20b的高效率之反射電極而發揮功能，並且能夠作為低電阻之接觸電極而發揮功能。另外，以p側接觸電極30來說，較佳為不包含會成為紫外光反射率低落之主要因素的金(Au)。
n側接觸電極32係被設置於n型半導體層24的第二上表面24b之上。n側接觸電極32係被設置於與設置有活性層26之第一區域W1不同的第二區域W2。n側接觸電極32係能夠與n型半導體層24歐姆接觸，且由針對活性層26所發出的深紫外光之反射率高的材料所構成。n側接觸電極32係具有第一Ti層32a、Al層32b、第二Ti層32c以及TiN層32d。
第一Ti層32a係被設置成與n型半導體層24之第二上表面24b直接接觸。第一Ti層32a之厚度為1 nm至10 nm左右，較佳為5 nm以下，更佳為1 nm至2 nm。藉由使第一Ti層32a之厚度變小，能夠將從n型半導體層24觀看時的n側接觸電極32之紫外光反射率提高。Al層32b係被設置成與第一Ti層32a之上表面直接接觸。為了提高n側接觸電極32之紫外光反射率，Al層32b較佳為厚度設大。Al層32b之厚度較佳為設為100 nm以上，更佳為設為200 nm以上。Al層32b之厚度為例如200 nm至600 nm左右。
第二Ti層32c係被設置成與Al層32b之上表面直接接觸。第二Ti層32c是為了防止Al層32b之氧化而被設置。第二Ti層32c之厚度較佳為設為10 nm以上，較佳為設為25 nm以上。Ti層30c之厚度為例如25 nm至50 nm左右。
TiN層32d係被設置於第二Ti層32c之上。TiN層32d係由具有導電性的TiN所構成。TiN層32d之電阻率為1×10-5 Ω･m以下，例如為4×10-7 Ω･m左右。TiN層32d的厚度為5 nm以上，例如為10 nm至100 nm左右。藉由設置TiN層32d，能夠提高n側接觸電極32與保護層34之接著性。另外，TiN層32d非必要，也可不設置TiN層32d。
關於n側接觸電極32，將第一Ti層32a之厚度設為10 nm以下且將Al層32b之厚度設為100 nm以上，藉此能夠得到1×10-2 Ω･cm2 以下(例如1×10-3 Ω･cm2 以下)的接觸電阻以及針對波長280 nm之紫外光80%以上(例如85%至90%左右)的反射率。另外，在本說明書中，也將n側接觸電極32針對自n型半導體層24側射入的波長280 nm之紫外光的反射率稱作「第二反射率R2」。
n側接觸電極32係形成於第二區域W2之內側。在此，將形成有n側接觸電極32之區域定義為「第4區域W4」。構成n側接觸電極32之各層(第一Ti層32a至TiN層32d)較佳為構成為厚度遍及第4區域W4的整體地均勻。藉此，在第4區域W4之整體中，n側接觸電極32係能夠作為使來自活性層26之紫外光反射並朝向基板20之第二主表面20b的高效率之反射電極而發揮功能，並且能夠作為低電阻之接觸電極而發揮功能。另外，以n側接觸電極32來說，較佳為不包含會成為紫外光反射率低落之主要因素的金(Au)。
保護層34係被設置成將活性層26以及p型半導體層28之側面(也稱台面(mesa surface)40)予以被覆。保護層34係在與p側接觸電極30之上的p側墊開口38p不同的部位被覆p側接觸電極30之上表面以及側面。保護層34係在與n側接觸電極32之上的n側墊開口38n不同的部位被覆n側接觸電極32之上表面以及側面。
保護層34係由氧化矽(SiO2 )、氮氧化矽(SiON)或氧化鋁(Al2 O3 )等氧化物的介電體材料所構成。保護層34也可由氮化矽(SiN)、氮化鋁(AlN)等氮化物的介電體材料所構成，也可由氧化物層與氧化物層之積層構造所構成。關於保護層34，與p側接觸電極30或n側接觸電極32直接接觸的部分可由氧化物層所構成，也可至少包含氧化物之介電體材料。保護層34之厚度為例如100 nm以上，例如500 nm至2000 nm左右。藉由將保護層34之厚度設大，能夠將形成於n型半導體層24之上的各層之表面較佳地被覆而保護。保護層34係由比活性層26、p型半導體層28更低折射率之材料所構成。關於保護層34，與活性層26、p型半導體層28直接接觸的部分也可由氧化物層所構成。SiO2 、Al2 O3 等氧化物係具有比SiN、AlN等氮化物更低的折射率。藉著保護層34包含氧化物層，能夠放大保護層34相對於活性層26或p型半導體層28之折射率差，能夠在活性層26或p型半導體層28與保護層34的界面上使紫外光有效率地全反射。
活性層26以及p型半導體層28之側面(台面40)在圖1中雖表示成與基板20垂直，不過台面40也可相對於基板20以預定的傾斜角傾斜。台面40之傾斜角為15度以上至50度以下，例如為20度以上至40度以下。台面40之傾斜角θ較佳為θ＜{π／2+sin-1 (1／n)}／2，其中n是活性層26之折射率。藉由將台面40之傾斜角θ設為此種值，能夠防止紫外光在基板20之第二主表面20b全反射之情形，能夠防止紫外光不向基板20的外部射出之情形。
p側墊電極36p以及n側墊電極36n是在將半導體發光元件10實際安裝到封裝基板(package substrate)等的時候被壓焊接合(bonding junction)的部分。p側墊電極36p係被設置於保護層34之上，在p側墊開口38p中與p側接觸電極30電性連接。n側墊電極36n係被設置於保護層34之上，在n側墊開口38n中與n側接觸電極32電性連接。
從抗腐蝕性的觀點出發，p側墊電極36p以及n側墊電極36n係構成為包含Au，例如由Ni／Au、Ti／Au或Ti／Pt／Au之積層構造所構成。在p側墊電極36p以及n側墊電極36n是由金錫(AuSn)所接合之情形下，p側墊電極36p以及n側墊電極36n可包含作為金屬接合材的AuSn層。
圖2是概略性地表示實施形態之半導體發光元件10的構成之俯視圖。上述的圖1係表示圖2的B-B線剖面。半導體發光元件10的外形係由基板20的外周所劃定，是長方形或正方形。在圖2的俯視下半導體發光元件10所占的區域W之面積S0(也稱作整體面積)係與基板20之第一主表面20a或第二主表面20b的面積相同。第一區域W1是形成有活性層26以及p型半導體層28之區域。第一區域W1的面積是整體面積S0之55%至65%左右。第二區域W2是未形成有活性層26以及p型半導體層28之區域，是第一區域W1以外的區域。第二區域W2的面積是整體面積S0之35%至45%左右。
第三區域W3是形成有p側接觸電極30的區域，是比第一區域W1還稍小的區域。p側接觸電極30所占的第三區域W3的面積(也稱作第一面積S1)是整體面積S0之45%至50%左右，第一區域W1(也就是p型半導體層28之上表面)的面積之80%以上或90%以上。n側接觸電極32所占的第4區域W4是形成有n側接觸電極32之區域，是比第二區域W2還小的區域。第4區域W4的面積(也稱作第二面積S2)是整體面積S0之25%至30%左右。因此，p側接觸電極30所占的第一面積S1(45%至50%)係比n側接觸電極32所占的第二面積S2(25%至30%)還大(也就是S1＞S2)。例如第一面積S1係構成為第二面積S2之1.5倍以上。又，p側接觸電極30以及n側接觸電極32所占的面積也就是第一面積S1與第二面積S2的和(S1+S2)為整體面積S0之70%至80%。
在圖2所示之例中，形成有p側接觸電極30的第三區域W3以及形成有n側接觸電極32的第4區域W4是用曲線對四個角做了倒角(chamfering)而成的長方形。另外，第三區域W3以及第4區域W4的形狀不限於用曲線對四個角做了倒角而成的長方形，可具有任意的形狀。例如也可構成為第三區域W3以及第4區域W4形成為櫛齒狀且各自的櫛齒互相嵌插。
根據本實施形態，針對半導體發光元件10之整體面積S0，能夠將p側接觸電極30以及n側接觸電極32作為反射電極之反射效率設為60%以上。在本說明書中，元件整體之反射效率Rt係能夠定義為Rt=(S1／S0)×R1+(S2／S0)×R2。於上已述，將基板20的主表面之整體面積設為S0，將p型半導體層28上的p側接觸電極30之形成面積(第一面積)設為S1，將n型半導體層24上的n側接觸電極32之形成面積(第二面積)設為S2，將p側接觸電極30針對自p型半導體層28側射入的波長280 nm之紫外光的反射率(第一反射率)設為R1，將n側接觸電極32針對自n型半導體層24側射入的波長280 nm之紫外光的反射率(第二反射率)設為R2。
根據一實施例，p側接觸電極30係由厚度5 nm／100 nm／25 nm／25 nm之Rh／Al／Ti／TiN所構成，n側接觸電極32係由厚度2 nm／600 nm／25 nm／25 nm之Ti／Al／Ti／TiN所構成。在本實施例中，第一反射率R1為約81%，第二反射率R2為約89%。因此，第一反射率R1以及第二反射率R2皆為80%以上，第一反射率R1為第二反射率R2以下(也就是R1≤R2)。在本實施例中，將第一面積S1設為46%以上且將第二面積S2設為26%以上，藉此元件整體之反射效率Rt為60%以上。例如在將第一面積S1設為47%且將第二面積S2設為27%之情形下，元件整體之反射效率Rt為62%。
圖3是表示p側接觸電極30之反射率的圖表。圖3係表示將Rh層30a之厚度設為(a)5 nm、(b)10 nm、(c)20 nm或(d)100 nm之情形下的p側接觸電極30針對波長280 nm之紫外光的反射率。(a)至(c)係表示在積層了100 nm厚的Al層30b之情形下的反射率，(d)係表示不積層Al層30b的Rh層單層之反射率。在圖3中表示針對p側接觸電極30的退火處理前之反射率與退火處理後之反射率。在圖3之例中，在氮氛圍(nitrogen atmosphere)中以600℃的退火溫度對p側接觸電極30施予1分鐘的退火處理。
如圖3所示，在退火處理前的條件下傾向於Rh層30a之厚度越小則紫外光反射率越高，但在(a)至(d)之任一條件下反射率都不滿70%。在退火處理前，Rh層單層的反射率差不多是66%。在退火處理後之條件下，反射率視Rh層30a之厚度而大大地變化。特別是，在Rh層30a之厚度為10 nm以下的(a)以及(b)之條件下，反射率為70%以上，得到在(a)之條件下為81%而在(b)之條件下為73%的反射率。(a)以及(b)的反射率比起(d)的Rh層單層之反射率66%高5%以上。這被推定為原因是Rh層30a與Al層30b之材料因退火處理而混合，藉此紫外光反射率比起Rh層單層提升了。另一方面，在Rh層30a之厚度為20 nm的(c)之條件下，反射率因退火處理而低落，變為不滿50%。這被推定為原因是Rh層30a與Al層30b之界面因退火處理而亂掉而形成有高度大的凹凸。
根據圖3可知，藉由將Rh層30a之厚度設為10 nm以下來對p側接觸電極30施予退火處理，能夠將p側接觸電極30針對波長280 nm之紫外光的反射率設為70%以上。特別是，藉由將Rh層30a之厚度設為5 nm以下來對p側接觸電極30施予退火處理，能夠將p側接觸電極30針對波長280 nm之紫外光的反射率設為80%以上。
圖4是概略性地表示反射電極之功能的圖，且例示屬於朝向基板20之第二主表面20b射出的紫外光之光線的第一光線L1、第二光線L2、第三光線L3。第一光線L1係表示在p側接觸電極30反射後朝向基板20之第二主表面20b之情形。藉由將p側接觸電極30之第一面積S1以及第一反射率R1設大，能夠將如第一光線L1般在p側接觸電極30反射後向外部射出的紫外光之強度予以提高。第二光線L2係表示在n側接觸電極32反射後朝向基板20之第二主表面20b之情形。藉由將n側接觸電極32之第二面積S2以及第二反射率R2設大，能夠將如第二光線L2般在n側接觸電極32反射後向外部射出的紫外光之強度予以提高。第三光線L3係表示在活性層26或p型半導體層28之台面40反射後朝向基板20之第二主表面20b之情形。藉由設置低折射率的保護層34，能夠提高在台面40全反射的紫外光之比例，能夠將如第三光線L3般在台面40反射後向外部射出的紫外光之強度予以提高。
雖然圖示的第一光線L1至第三光線L3係表示在p側接觸電極30、n側接觸電極32或台面40僅反射1次之情形，但也存在著在半導體發光元件10的內部進行複數次反射後向外部射出的紫外光。又，也存在著在p側接觸電極30以及n側接觸電極32之雙方反射後向外部射出的紫外光。根據本實施形態，定義元件整體之反射效率Rt，將半導體發光元件10構成為反射效率Rt為60%以上，藉此能夠較佳地提高從基板20之第二主表面20b射出的紫外光之強度。如此，根據本實施形態，能夠提高半導體發光元件10的光取出效率。
又，在本實施形態中，藉由將p側接觸電極30所占的第一面積S1設得比n側接觸電極32所占的第二面積S2還大，能夠將設置有活性層26之第一區域W1的面積設大。藉由將活性層26所占的第一區域W1之面積比例設大，能夠提高基板20之每單位面積的發光效率，能夠提高半導體發光元件10的光取出效率。
在本實施形態中，藉由將p型接觸層28c之厚度設小，能夠減低p型接觸層28c所致的紫外光之吸收量。也就是說，如以第一光線L1所示般，能夠使在p型接觸層28c往復地透光而於p側接觸電極30反射的紫外光之衰減量變小。藉此，能夠提高半導體發光元件10的光取出效率。
接下來，對半導體發光元件10的製造方法做說明。圖5至圖10是概略性地表示半導體發光元件10之製造步驟的圖。在圖5中，首先，於基板20的第一主表面20a之上依序形成基層22、n型半導體層24、活性層26、p型半導體層28(p型第一包覆層28a、p型第二包覆層28b以及p型接觸層28c)。
基板20是例如圖案化藍寶石基板。基層22係包含例如HT-AlN層與無摻雜的AlGaN層。n型半導體層24、活性層26以及p型半導體層28是由AlGaN系半導體材料、AlN系半導體材料或者是GaN系半導體材料所構成的半導體層，能夠用有機金屬化學氣相磊晶成長(MOVPE：Metal Organic Vapor Phase Epitaxy)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法等周知的磊晶成長法來形成。
接下來，在p型半導體層28上的第一區域W1形成遮罩50。遮罩50是用以形成活性層26以及p型半導體層28之側面(台面40)的蝕刻遮罩(etching mask)。遮罩50係能夠用周知的微影(lithography)技術來形成。遮罩50可形成為遮罩50之側面傾斜。遮罩50的側面之傾斜角係被設定成：在後續的蝕刻步驟中形成有以預定之傾斜角θ傾斜的台面40。
接下來，如圖6所示，從遮罩50之上將p型半導體層28以及活性層26蝕刻，且使位於與遮罩50不重疊的第二區域W2之n型半導體層24露出。藉由該蝕刻步驟而形成有台面40且形成有n型半導體層24之第二上表面24b。在圖6的蝕刻步驟中，能夠運用使用了氯系之蝕刻氣體的反應性離子蝕刻，能夠使用感應耦合型電漿(ICP：Inductively Coupled Plasma)蝕刻。例如，能夠使用氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )等包含氯(Cl)的反應性氣體作為蝕刻氣體。另外，也可以使反應性氣體與惰性氣體組合而做乾式蝕刻(dry etching)，也可以使氬(Ar)等稀有氣體混合於氯系氣體。在台面40以及第二上表面24b的形成後，遮罩50被去除。
接下來，如圖7所示，形成在第三區域W3具有開口42的遮罩52，且在p型半導體層28之上的第三區域W3形成p側接觸電極30。遮罩52係能夠使用例如周知的光微影(photolithography)技術來形成。能夠藉由將Rh層30a、Al層30b、Ti層30c以及TiN層30d依序積層來形成p側接觸電極30。構成p側接觸電極30之各層(Rh層30a至TiN層30d)係能夠以濺鍍(sputtering)法形成。較佳為緊接在台面40的形成後在p型半導體層28之上形成p側接觸電極30。換句話說，較佳為在n側接觸電極32之形成前形成p側接觸電極30。藉此，能夠在p型半導體層28與p側接觸電極30之間實現良好的歐姆接觸。
接下來，在去除了遮罩52後，對p側接觸電極30施予退火處理。p側接觸電極30之退火處理係以不滿Al的熔點(約660℃)的溫度執行，例如以500℃以上至650℃以下，較佳為550℃以上至625℃以下的溫度執行。藉由對p側接觸電極30做退火處理，能夠將p側接觸電極30之接觸電阻設為1×10-2 Ω･cm2 以下(例如1×10-4 Ω･cm2 以下)，能夠將針對波長280 nm之紫外光的反射率設為70%以上(例如71%至81%左右)。
接下來，如圖8所示，形成在第4區域W4具有開口44的遮罩54，且在n型半導體層24的第二上表面24b之上的第4區域W4形成n側接觸電極32。遮罩54係能夠使用例如周知的光微影技術來形成。能夠藉由將第一Ti層32a、Al層32b、第二Ti層32c以及TiN層32d依序積層來形成n側接觸電極32。構成n側接觸電極32之各層(第一Ti層32a至TiN層32d)係能夠以濺鍍法形成。
接下來，在去除了遮罩54後，對n側接觸電極32施予退火處理。n側接觸電極32之退火處理係以不滿Al的熔點(約660℃)的溫度執行，例如以500℃以上至650℃以下，較佳為550℃以上至625℃以下的溫度執行。藉由做退火處理，能夠將n側接觸電極32之接觸電阻設為1×10-2 Ω･cm2 以下。又，藉由將退火溫度設為560℃以上至650℃以下，能夠提高退火處理後的n側接觸電極32之平坦度，能夠將紫外光反射率設為80%以上(例如90%左右)。
接下來，如圖9所示，形成保護層34。保護層34係形成為將元件構造之上表面的整體予以被覆。保護層34係被設置成：被覆p側接觸電極30以及n側接觸電極32各自的上表面以及側面，並且將包含活性層26以及p型半導體層28的台面40之露出面予以被覆。保護層34係被設置成被覆n型半導體層24之第二上表面24b的至少一部分。
接下來，如圖10所示，形成具有開口46p、46n的遮罩56，且將未設有遮罩56的部位之保護層34去除。遮罩56係能夠使用例如周知的光微影技術來形成。遮罩56的開口46p、46n係分別位於p側接觸電極30以及n側接觸電極32之上。保護層34係能夠使用六氟乙烷(C2 F6 )等CF系的蝕刻氣體來做乾式蝕刻。藉由該蝕刻步驟，形成有p側接觸電極30露出的p側墊開口38p以及n側接觸電極32露出的n側墊開口38n。
在圖10之乾式蝕刻步驟中，p側接觸電極30之TiN層30d以及n側接觸電極32之TiN層32d係作為蝕刻停止(etching-stop)層而發揮功能。以TiN來說，與用以去除保護層34之氟系的蝕刻氣體之間的反應性低，蝕刻所致的副產物不易產生。因此，能夠在保護層34之蝕刻步驟中防止針對p側接觸電極30以及n側接觸電極32的損傷。結果，能夠高品質地維持p側墊開口38p中的p側接觸電極30之露出面以及n側墊開口38n中的n側接觸電極32之露出面。
接下來，以堵塞p側墊開口38p之方式形成p側墊電極36p，且以堵塞n側墊開口38n之方式形成n側墊電極36n。例如能夠堆積Ni層或Ti層且在Ni層或Ti層之上堆積Au層來形成p側墊電極36p以及n側墊電極36n。也可在Au層之上進一步地設置其它的金屬層，例如也可形成Sn層、AuSn層或Sn／Au之積層構造。p側墊電極36p以及n側墊電極36n係可利用遮罩56來形成，也可利用與遮罩56不同的阻劑遮罩(resist mask)來形成。在p側墊電極36p以及n側墊電極36n之形成後，去除遮罩56或其它的阻劑遮罩。
藉由以上的步驟，完成圖1所示之半導體發光元件10。根據本實施形態，針對p側接觸電極30以及n側接觸電極32的每一個，能夠兼顧較佳的接觸電阻以及紫外光反射率，能夠提升光取出效率。根據本實施形態，使用將厚度為10 nm以下的Rh層30a與厚度為20 nm以上的Al層30b組合而成的p側接觸電極30，藉此比起在將p側接觸電極30設成僅有Rh層之情形更能較佳地提高反射率。特別是，藉由將Rh層30a之厚度設為5 nm以下，能夠使p側接觸電極30之反射率在80%以上，比起以Rh層單層構成p側接觸電極30之情形，能夠使光取出效率提升約8%。
以上，基於實施例說明了本發明。所屬技術領域中具有通常知識者應當理解，本發明並不限於上述之實施形態，能夠做各種設計變更，能夠有各種變形例，且此種變形例亦屬本發明之範圍。
10:半導體發光元件 20:基板 20a:第一主表面 20b:第二主表面 22:基層 24:n型半導體層 24a:第一上表面 24b:第二上表面 26:活性層 28:p型半導體層 28a:p型第一包覆層 28b:p型第二包覆層 28c:p型接觸層 30:p側接觸電極 30a:Rh層 30b,32b:Al層 30c:Ti層 30d,32d:TiN層 32:n側接觸電極 32a:第一Ti層 32c:第二Ti層 34:保護層 36n:n側墊電極 36p:p側墊電極 38n:n側墊開口 38p:p側墊開口 40:台面 42,44,46n,46p:開口 50,52,54,56:遮罩 L1:第一光線 L2:第二光線 L3:第三光線 W:區域 W1:第一區域 W2:第二區域 W3:第三區域 W4:第四區域
[圖1]是概略性地表示實施形態之半導體發光元件的構成之剖視圖。 [圖2]是概略性地表示實施形態之半導體發光元件的構成之俯視圖。 [圖3]是表示p側接觸電極之反射率的圖表(graph)。 [圖4]是概略性地表示反射電極之功能的圖。 [圖5]是概略性地表示半導體發光元件之製造步驟的圖。 [圖6]是概略性地表示半導體發光元件之製造步驟的圖。 [圖7]是概略性地表示半導體發光元件之製造步驟的圖。 [圖8]是概略性地表示半導體發光元件之製造步驟的圖。 [圖9]是概略性地表示半導體發光元件之製造步驟的圖。 [圖10]是概略性地表示半導體發光元件之製造步驟的圖。
10:半導體發光元件
20:基板
20a:第一主表面
20b:第二主表面
22:基層
24:n型半導體層
24a:第一上表面
24b:第二上表面
26:活性層
28:p型半導體層
28a:p型第一包覆層
28b:p型第二包覆層
28c:p型接觸層
30:p側接觸電極
30a:Rh層
30b,32b:Al層
30c:Ti層
30d,32d:TiN層
32:n側接觸電極
32a:第一Ti層
32c:第二Ti層
34:保護層
36n:n側墊電極
36p:p側墊電極
38n:n側墊開口
38p:p側墊開口
40:台面
W1:第一區域
W2:第二區域
W3:第三區域
W4:第四區域

Claims (7)

  1. 一種半導體發光元件，係具備： n型半導體層，係由n型AlGaN系半導體材料所構成； 活性層，係被設置於前述n型半導體層上，且由AlGaN系半導體材料所構成； p型半導體層，係被設置於前述活性層上；以及 p側接觸電極，係包含： Rh層，係與前述p型半導體層的上表面接觸，且厚度為10 nm以下；以及 Al層，係與前述Rh層的上表面接觸，且厚度為20 nm以上。
  2. 如請求項1所記載之半導體發光元件，其中前述p側接觸電極針對自前述p型半導體層側射入的波長280 nm之紫外光的反射率為70%以上。
  3. 如請求項1或2所記載之半導體發光元件，其中前述p側接觸電極之前述Rh層以及前述Al層的形成面積為前述p型半導體層之上表面的面積之80%以上。
  4. 如請求項1或2中任一項所記載之半導體發光元件，其中前述p側接觸電極係進一步包含：Ti層，係被設置於前述Al層上，且厚度為10 nm以上。
  5. 如請求項4所記載之半導體發光元件，其中前述半導體發光元件係進一步具備： 保護層，係具有被設置於前述p側接觸電極上的p側墊開口，在與前述p側墊開口不同的部位被覆前述p側接觸電極，且包含氧化物的介電體材料；以及 p側墊電極，係被設置於前述保護層上，且在前述p側墊開口與前述p側接觸電極連接。
  6. 一種半導體發光元件的製造方法，係具備以下步驟： 在由n型AlGaN系半導體材料所構成的n型半導體層上形成由AlGaN系半導體材料所構成的活性層之步驟； 在前述活性層上形成p型半導體層之步驟； 將包含Rh層與Al層的p側接觸電極予以形成之步驟，前述Rh層係與前述p型半導體層的上表面接觸且厚度為10 nm以下，前述Al層係與前述Rh層的上表面接觸且厚度為20 nm以上；以及 將前述p側接觸電極予以退火之步驟。
  7. 如請求項6所記載之半導體發光元件的製造方法，其中前述p側接觸電極之退火溫度為500℃以上至650℃以下。
TW110126705A 2020-08-07 2021-07-21 半導體發光元件以及半導體發光元件的製造方法 TW202209705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-135287 2020-08-07
JP2020135287A JP6837593B1 (ja) 2020-08-07 2020-08-07 半導体発光素子および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
TW202209705A true TW202209705A (zh) 2022-03-01

Family

ID=74673651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126705A TW202209705A (zh) 2020-08-07 2021-07-21 半導體發光元件以及半導體發光元件的製造方法

Country Status (3)

Country Link
US (1) US20220045243A1 (zh)
JP (1) JP6837593B1 (zh)
TW (1) TW202209705A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901241B2 (ja) * 2006-02-27 2012-03-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
CN102124574B (zh) * 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
JP2016058533A (ja) * 2014-09-09 2016-04-21 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法
JP6299540B2 (ja) * 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN107123594B (zh) * 2017-05-10 2019-11-26 湘能华磊光电股份有限公司 Led电极制作方法、led电极和led芯片
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20220045243A1 (en) 2022-02-10
JP6837593B1 (ja) 2021-03-03
JP2022030948A (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US11705538B2 (en) Semiconductor light emitting element
TWI741638B (zh) 半導體發光元件
US11777060B2 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US11217728B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US11769860B2 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US20220013690A1 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
TW202147638A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202228308A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202209705A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI825869B (zh) 半導體發光元件
JP7023899B2 (ja) 半導体発光素子
US20200266320A1 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法