TW202315159A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202315159A
TW202315159A TW111127697A TW111127697A TW202315159A TW 202315159 A TW202315159 A TW 202315159A TW 111127697 A TW111127697 A TW 111127697A TW 111127697 A TW111127697 A TW 111127697A TW 202315159 A TW202315159 A TW 202315159A
Authority
TW
Taiwan
Prior art keywords
layer
contact electrode
side contact
current diffusion
type semiconductor
Prior art date
Application number
TW111127697A
Other languages
English (en)
Other versions
TWI845993B (zh
Inventor
丹羽紀隆
稲津哲彦
相田晴久
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202315159A publication Critical patent/TW202315159A/zh
Application granted granted Critical
Publication of TWI845993B publication Critical patent/TWI845993B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題在於提高半導體發光元件的可靠性。半導體發光元件10係具備：n型半導體層24，係由n型AlGaN系半導體材料所構成；活性層26，係設置於n型半導體層24上，且由AlGaN系半導體材料所構成；p型半導體層28，係設置於活性層26上；p側接觸電極30，係包含與p型半導體層28的上表面28a接觸之Rh層；以及p側電流擴散層34，係與p側接觸電極30的上表面30a以及側面30b接觸，且包含依序層疊之TiN層、Ti層、Rh層以及TiN層。p側接觸電極30所包含之Rh層的膜密度係大於p側電流擴散層34所包含之Rh層的膜密度。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
半導體發光元件係具有層疊於基板上之n型半導體層、活性層以及p型半導體層。於p型半導體層上設置有p側接觸電極，於p側接觸電極上設置有介電體層。於輸出深紫外光之發光元件中，相對於發光波長具有高反射率之銠(Rh)有時被用於p側接觸電極(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利6839320號公報。
[發明所欲解決之課題]
Rh係因與介電體材料之間的接著性低，故存在因介電體層的剝離導致元件可靠性降低之可能性。而且，存在下述可能性：當去除p側接觸電極上的介電體層並形成連接開口時，在連接開口處露出之p側接觸電極產生伴隨該介電體層的去除之損傷，從而p側接觸電極的反射特性降低。
本發明係有鑒於這種課題而完成，目的在於提供一種提高半導體發光元件的可靠性之技術。 [用以解決課題之手段]
本發明的一個態樣的半導體發光元件係具備：n型半導體層，係由n型AlGaN(氮化鋁鎵)系半導體材料所構成；活性層，係設置於n型半導體層上，且由AlGaN系半導體材料所構成；p型半導體層，係設置於活性層上；p側接觸電極，係包含與p型半導體層的上表面接觸之Rh層；以及p側電流擴散層，係與p側接觸電極的上表面以及側面接觸，且包含依序層疊之TiN(氮化鈦)層、Ti(鈦)層、Rh層以及TiN層。p側接觸電極所包含之Rh層的膜密度為12g/cm 3以上，p側電流擴散層所包含之Rh層的膜密度為12g/cm 3以上。
本發明的另一個態樣係半導體發光元件的製造方法。該半導體發光元件的製造方法係具備下述工序：於由n型AlGaN系半導體材料所構成之n型半導體層上形成由AlGaN系半導體材料所構成之活性層；於活性層上形成p型半導體層；藉由蒸鍍法形成p側接觸電極，該p側接觸電極係包含與p型半導體層的上表面接觸之Rh層；將p側接觸電極以500℃以上至650℃以下的溫度退火；藉由濺鍍法形成p側電流擴散層，該p側電流擴散層係與p側接觸電極的上表面以及側面接觸且包含依序層疊之TiN層、Ti層、Rh層以及TiN層；以及以200℃以上至400℃以下的溫度加熱p側電流擴散層。 [發明功效]
根據本發明，能夠提高半導體發光元件的可靠性。
以下，參照圖式對用以實施本發明之形態進行詳細說明。另外，說明中對相同的要素附上相同的符號，並適當省略重複之說明。而且，為了有助於理解說明，各圖式中之各構成要素的尺寸比不必與實際的發光元件的尺寸比一致。
本實施形態之半導體發光元件係構成為發出中心波長λ約成為360nm以下之「深紫外光」，且為所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外光發光二極體)晶片。因輸出這種波長的深紫外光，故使用帶隙(bandgap)約3.4eV以上的氮化鋁鎵(AlGaN)系半導體材料。本實施形態中，尤其顯示發出中心波長λ約240nm至320nm的深紫外光之情形。
本說明書中，「AlGaN系半導體材料」是指至少包含氮化鋁(AlN)以及氮化鎵(GaN)之半導體材料，包含含有氮化銦(InN)等其他材料之半導體材料。因此，本說明書中提及的「AlGaN系半導體材料」例如能夠由In 1-x-yAl xGa yN(0＜x＋y≦1，0＜x＜1，0＜y＜1)的組成來顯示，且包含AlGaN或者InAlGaN(氮化鋁銦鎵)。本說明書的「AlGaN系半導體材料」係例如為AlN(氮化鋁)以及GaN(氮化鎵)的各自的莫耳分率為1%以上，較佳為5%以上、10%以上或者20%以上。
而且，為了與不含AlN之材料加以區分，有時稱作「GaN系半導體材料」。「GaN系半導體材料」中包含GaN或者InGaN(氮化銦鎵)。同樣地，為了與不含GaN之材料加以區分，有時稱作「AlN系半導體材料」。「AlN系半導體材料」中包含AlN或者InAlN(氮化鋁銦)。
圖1係概略性地顯示實施形態的半導體發光元件10的構成之剖視圖。半導體發光元件10係具備基板20、基底層22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、n側接觸電極32、p側電流擴散層34、n側電流擴散層36、保護層38、p側墊電極40以及n側墊電極42。
圖1中，有時將箭頭A所示之方向稱為「上下方向」或者「厚度方向」。而且，從基板20觀察時，有時將離開基板20之方向稱作上側，將朝向基板20之方向稱作下側。
基板20係具有第一主表面20a以及與第一主表面20a為相反側之第二主表面20b。第一主表面20a為結晶成長面，用以使從基底層22到p型半導體層28為止的各層成長。基板20係由相對於半導體發光元件10所發出之深紫外光具有透光性之材料所構成，例如由藍寶石(Al 2O 3)所構成。於第一主表面20a形成有深度以及間距為次微米(1μm以下)之微細凹凸圖案。這種基板20被稱作圖案化藍寶石基板(PSS；Patterned Sapphire Substrate)。第二主表面20b為光提取面，用以將活性層26所發出之深紫外光提取至外部。基板20亦可由AlN所構成，亦可由AlGaN所構成。基板20亦可為第一主表面20a由未經圖案化之平坦面所構成的通常的基板。
基底層22係設置於基板20的第一主表面20a上。基底層22為底層(模板(template)層)，用以形成n型半導體層24。基底層22係例如為未摻雜的AlN層，具體而言為經高溫成長之AlN((HT-AlN；High Temperature-AlN；高溫氮化鋁))層。基底層22亦可進一步地包含形成於AlN層上之未摻雜的AlGaN層。於基板20為AlN基板或者AlGaN基板之情形下，基底層22亦可僅由未摻雜的AlGaN層所構成。亦即，基底層22係包含未摻雜的AlN層以及AlGaN層的至少一者。
n型半導體層24係設置於基底層22的上表面22a。n型半導體層24係由n型的AlGaN系半導體材料所構成，例如摻雜Si作為n型的雜質。n型半導體層24係以使活性層26所發出之深紫外光透過的方式選擇組成比，例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。n型半導體層24係具有較活性層26所發出之深紫外光的波長更大之帶隙，例如構成為帶隙為4.3eV以上。n型半導體層24係較佳為構成為AlN的莫耳分率為80%以下，亦即帶隙為5.5eV以下，更理想為構成為AlN的莫耳分率為70%以下(亦即帶隙為5.2eV以下)。n型半導體層24係具有1μm以上至3μm以下的厚度，例如具有2μm左右的厚度。
n型半導體層24係構成為作為雜質之Si的濃度為1×10 18/cm 3以上至5×10 19/cm 3以下。n型半導體層24係較佳為構成為Si濃度為5×10 18/cm 3以上至3×10 19/cm 3以下，更佳為構成為7×10 18/cm 3以上至2×10 19/cm 3以下。在一個實施例中，n型半導體層24的Si濃度為1×10 19/cm 3左右，具體而言為8×10 18/cm 3以上至1.5×10 19/cm 3以下的範圍。
n型半導體層24係具有第一上表面24a以及第二上表面24b。第一上表面24a為形成有活性層26之部分，第二上表面24b為未形成有活性層26之部分。
活性層26係設置於n型半導體層24的第一上表面24a。活性層26係由AlGaN系半導體材料所構成，且夾在n型半導體層24與p型半導體層28之間而形成雙異質(double hetero)構造。活性層26係構成為帶隙為3.4eV以上以輸出波長355nm以下的深紫外光，例如以能夠輸出波長320nm以下的深紫外光的方式選擇AlN組成比。
活性層26係例如具有單層或者多層的量子井構造，且包含：障壁層，係由未摻雜的AlGaN系半導體材料所構成；以及井層，係由未摻雜的AlGaN系半導體材料所構成。活性層26係例如包含：第一障壁層，係與n型半導體層24直接接觸；以及第一井層，係設置於第一障壁層上。亦可於第一井層與p型半導體層28之間追加地設置有一對以上的障壁層以及井層。障壁層以及井層係分別具有1nm以上至20nm以下的厚度，例如具有2nm以上至10nm以下的厚度。
亦可於活性層26與p型半導體層28之間進一步地設置電子阻擋層(electron blocking layer)。電子阻擋層係由未摻雜的AlGaN系半導體材料所構成，例如構成為AlN的莫耳分率為40%以上，較佳為50%以上。電子阻擋層亦可構成為AlN的莫耳分率為80%以上，亦可由不含GaN之AlN系半導體材料所構成。電子阻擋層係具有1nm以上至10nm以下的厚度，例如具有2nm以上至5nm以下的厚度。
p型半導體層28係形成於活性層26上。p型半導體層28為p型的AlGaN系半導體材料層或者p型的GaN系半導體材料層，例如為摻雜鎂(Mg)作為p型的雜質之AlGaN層或者GaN層。p型半導體層28係例如具有20nm以上至400nm以下的厚度。
p型半導體層28亦可由複數層所構成。p型半導體層28例如亦可具有p型包覆層以及p型接觸層。p型包覆層為AlN比率較p型接觸層高之p型AlGaN層，且以與活性層26直接接觸的方式設置。p型接觸層為AlN比率較p型包覆層低之p型AlGaN層或者p型GaN層。p型接觸層係設置於p型包覆層上，且以與p側接觸電極30直接接觸的方式設置。p型包覆層亦可具有p型第一包覆層以及p側第二包覆層。
p型第一包覆層係以使活性層26所發出之深紫外光透過之方式選擇組成比。p型第一包覆層係例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。p型第一包覆層的AlN比率係例如與n型半導體層24的AlN比率為相同程度，或者大於n型半導體層24的AlN比率。p型包覆層的AlN比率亦可為70%以上或者80%以上。p型第一包覆層係具有10nm以上至100nm以下的厚度，例如具有15nm以上至70nm以下的厚度。
p型第二包覆層係設置於p型第一包覆層上。p型第二包覆層為AlN比率為中等程度的p型AlGaN層，AlN比率較p型第一包覆層低且AlN比率較p型接觸層高。p型第二包覆層係例如形成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。p型第二包覆層的AlN比率係例如形成為n型半導體層24的AlN比率的±10%左右。p型第二包覆層係具有5nm以上至250nm以下的厚度，例如具有10nm以上至150nm以下的厚度。另外，亦可不設置p型第二包覆層，p型包覆層亦可僅由p型第一包覆層所構成。
p型接觸層為AlN比率相對較低的p型AlGaN層或者p型GaN層。p型接觸層係構成為AlN比率為20%以下，以獲得與p側接觸電極30良好之歐姆接觸，較佳為形成為AlN比率為10%以下、5%以下或者0%。亦即，p型接觸層係可由實質性地不含AlN之p型GaN系半導體材料所形成。結果，p型接觸層係可吸收活性層26所發出之深紫外光。p型接觸層係較佳為形成得較薄以減小活性層26所發出之深紫外光的吸收量。p型接觸層係具有5nm以上至30nm以下的厚度，例如具有10nm以上至20nm以下的厚度。
p側接觸電極30係設置於p型半導體層28的上表面28a。p側接觸電極30係可與p型半導體層28(例如p型接觸層)歐姆接觸，且由相對於活性層26所發出之深紫外光之反射率高的材料所構成。p側接觸電極30係包含與p型半導體層28的上表面28a直接接觸之Rh層。p側接觸電極30係例如僅由Rh層所構成。p側接觸電極30所包含之Rh層的厚度為50nm以上至200nm以下，例如為70nm以上至150nm以下。
p側接觸電極30所包含之Rh層的膜密度為12.0g/cm 3以上，例如為12.2g/cm 3以上至12.5g/cm 3以下。藉由增大p側接觸電極30所包含之Rh層的膜密度，能夠提高作為反射電極的功能。藉由將Rh層的膜密度設為12g/cm 3以上，相對於波長280nm的紫外光獲得65%以上的反射率。作為一例，p側接觸電極30所包含之Rh層係具有12.42g/cm 3的膜密度，相對於波長280nm的紫外光具有66.8%的反射率。而且，p側接觸電極30所包含之Rh層的Ar(氬)濃度為1×10 16/cm 3以上且小於1×10 18/cm 3。藉由降低p側接觸電極30所包含之Rh層的Ar濃度，能夠提升Rh層的膜質，且提高作為反射電極的功能。
n側接觸電極32係設置於n型半導體層24的第二上表面24b。n側接觸電極32係包含依序層疊之第一Ti層、Al層、第二Ti層以及TiN層。n側接觸電極32的構成的詳細情況將稍後參照圖3另外敘述。
p側電流擴散層34係設置成與p側接觸電極30的上表面30a以及側面30b直接接觸，且被覆整個p側接觸電極30。p側電流擴散層34係包含依序層疊之TiN層、Ti層、Rh層以及TiN層。p側電流擴散層34的構成的詳細情況將稍後參照圖2另外敘述。
n側電流擴散層36係設置成被覆n側接觸電極32的上表面32a以及側面32b。n側電流擴散層36係具有與p側電流擴散層34相同的構成，且包含依序層疊之TiN層、Ti層、Rh層以及TiN層。n側電流擴散層36的構成的詳細情況將稍後參照圖3另外敘述。
保護層38係具有設置於p側電流擴散層34上之p側墊開口38p以及設置於n側電流擴散層36上之n側墊開口38n，且在與p側墊開口38p不同之部位處被覆p側電流擴散層34，並在與n側墊開口38n不同之部位處被覆n側電流擴散層36。保護層38係設置成被覆整個元件上部，且設置成被覆基底層22的上表面22a、n型半導體層24的第二上表面24b與側面24c、活性層26的側面26b、p型半導體層28的上表面28a與側面28b、p側電流擴散層34以及n側電流擴散層36。
保護層38係包含第一介電體層44、第二介電體層46以及第三介電體層48。第一介電體層44、第二介電體層46以及第三介電體層48係分別由不實質性地吸收活性層26所發出之深紫外光之材料所構成，且由相對於活性層26所發出之深紫外光的波長之透過率為80%以上之材料所構成。作為這種材料，可列舉氧化矽(SiO 2)、氧化鋁(Al 2O 3)、氧化鉿(HfO 2)等氧化物材料。
第一介電體層44係與基底層22、n型半導體層24、活性層26、p型半導體層28、p側電流擴散層34以及n側電流擴散層36直接接觸。第一介電體層44係由第一氧化物材料所構成，且由SiO 2、Al 2O 3或者HfO 2構成。第一介電體層44較佳為由SiO 2構成。第一介電體層44的厚度為300nm以上至1500nm以下，例如為600nm以上至1000nm以下。
第二介電體層46係設置於第一介電體層44上，且設置成被覆整個第一介電體層44。第二介電體層46係由與構成第一介電體層44之第一氧化物材料不同之第二氧化物材料所構成，且由SiO 2、Al 2O 3或者HfO 2所構成。第二介電體層46較佳為由Al 2O 3所構成。藉由使第二介電體層46的材料與第一介電體層44的材料不同，能夠堵住可能產生於第一介電體層44之針孔(pinhole)，從而能夠提高密封性。第二介電體層46的厚度為10nm以上至100nm以下，例如為20nm以上至50nm以下。
第三介電體層48係設置於第二介電體層46上，且設置成被覆整個第二介電體層46。第三介電體層48係由與構成第二介電體層46之第二氧化物材料不同之第三氧化物材料所構成，較佳為由SiO 2所構成。藉由使第三介電體層48的材料與第二介電體層46的材料不同，能夠堵住可能產生於第二介電體層46之針孔，從而能夠提高密封性。第三介電體層48的厚度為10nm以上至100nm以下，例如為20nm以上至50nm以下。
p側墊電極40係設置於p側電流擴散層34上，且在p側墊開口38p處與p側電流擴散層34連接。p側墊電極40係設置成堵住p側墊開口38p，且在p側墊開口38p的外側處重疊於保護層38上。p側墊電極40係經由p側電流擴散層34而與p側接觸電極30電性連接。
n側墊電極42係設置於n側電流擴散層36上，且在n側墊開口38n處與n側電流擴散層36連接。n側墊電極42係設置成堵住n側墊開口38n，且在n側墊開口38n的外側處重疊於保護層3之上。n側墊電極42係經由n側電流擴散層36而與n側接觸電極32電性連接。
p側墊電極40以及n側墊電極42為於將半導體發光元件10安裝於封裝基板等時接合之部分。p側墊電極40以及n側墊電極42係例如包含Ni/Au、Ti/Au或者Ti/Pt/Au的層疊構造。p側墊電極40以及n側墊電極42各自的厚度為100nm以上，例如為200nm以上至1000nm以下。
圖2係概略性地顯示p側接觸電極30以及p側電流擴散層34的構成。p側接觸電極30係由Rh層所構成。p側電流擴散層34係包含第一TiN層50、多層金屬膜52以及第二TiN層54。p側電流擴散層34亦可進一步地包含Ti層56以及Au層58。
p側電流擴散層34的第一TiN層50係與p側接觸電極30的Rh層直接接觸。p側電流擴散層34的多層金屬膜52係設置於第一TiN層50上。p側電流擴散層34的第二TiN54層係設置於多層金屬膜52上。第一TiN層50以及第二TiN層54係由具有導電性的TiN所構成。第一TiN層50以及第二TiN層54各自的厚度為10nm以上至200nm以下，例如為50nm以上至150nm以下。
p側電流擴散層34的多層金屬膜52係包含Ti層52a以及Rh層52b。多層金屬膜52亦可具有交替層疊之複數個Ti層52a以及複數個Rh層52b。Ti層52a以及Rh層52b各自的厚度為10nm以上至200nm以下，例如為20nm以上至150nm以下。p側電流擴散層34所包含之Rh層52b的膜密度為12.0g/cm 3以上，例如為12.2g/cm 3以上且小於12.5g/cm 3。p側接觸電極30所包含之Rh層的膜密度亦可大於Rh層52b的膜密度。作為一例，p側電流擴散層34所包含之Rh層52b係具有12.37g/cm 3的膜密度，且相對於波長280nm的紫外光具有66.0%的反射率。p側電流擴散層34所包含之Rh層52b的Ar濃度係大於p側接觸電極30所包含之Rh層的Ar濃度。Rh層52b的Ar濃度係例如為1×10 18/cm 3以上至5×10 20/cm 3以下。
p側電流擴散層34的Ti層56係設置於第二TiN層54上。Ti層56的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。p側電流擴散層34的Au層58係設置於Ti層56上。Au層58的厚度為100nm以上至500nm以下，例如為150nm以上至300nm以下。
圖3係概略性地顯示n側接觸電極32以及n側電流擴散層36的構成。n側接觸電極32係包含第一Ti層60、Al層62、第二Ti層64以及TiN層66。n側電流擴散層36係包含第一TiN層68、多層金屬膜70以及第二TiN層72。n側電流擴散層36亦可進一步地包含Ti層74以及Au層76。
n側接觸電極32的第一Ti層60係與n型半導體層24的第二上表面24b直接接觸。第一Ti層60的厚度為1nm以上至10nm以下，較佳為5nm以下或者2nm以下。n側接觸電極32的Al層62係設置於第一Ti層60上，且與第一Ti層60直接接觸。Al層62的厚度為200nm以上，例如為300nm以上至1000nm以下。n側接觸電極32的第二Ti層64係設置於Al層62上，且與Al層62直接接觸。第二Ti層64的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。n側接觸電極32的TiN層66係設置於第二Ti層64上，且與第二Ti層64直接接觸。TiN層66係由具有導電性的TiN所構成。TiN層66的厚度為5nm以上至100nm以下，例如為10nm以上至50nm以下。
n側電流擴散層36的第一TiN層68係與n側接觸電極32的上表面32a以及側面32b直接接觸。n側電流擴散層36的多層金屬膜70係設置於第一TiN層68上。n側電流擴散層36的第二TiN層72係設置於多層金屬膜70上。第一TiN層68以及第二TiN層72係由具有導電性的TiN所構成。第一TiN層68以及第二TiN層72各自的厚度為10nm以上至200nm以下，例如為50nm以上至150nm以下。
n側電流擴散層36的多層金屬膜70係與p側電流擴散層34的多層金屬膜52同樣地由Ti層70a以及Rh層70b所構成。多層金屬膜70亦可具有交替層疊之複數個Ti層70a以及複數個Rh層70b。多層金屬膜70所包含之Ti層70a以及Rh層70b各自的厚度為10nm以上至200nm以下，例如為20nm以上至150nm以下。n側電流擴散層36所包含之Rh層70b的膜密度以及Ar濃度係分別與p側電流擴散層34所包含之Rh層52b的膜密度以及Ar濃度相同。Rh層70b的膜密度為12.0g/cm 3以上，例如為12.2g/cm 3以上且小於12.5g/cm 3。Rh層70b的Ar濃度為1×10 18/cm 3以上且小於1×10 21/cm 3。
n側電流擴散層36的Ti層74係設置於第二TiN72層上。Ti層74的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。n側電流擴散層36的Au層76係設置於Ti層74上。Au層76的厚度為100nm以上至500nm以下，例如為150nm以上至300nm以下。
接著，對半導體發光元件10的製造方法進行說明。圖4至圖9係概略性地顯示半導體發光元件10的製造工序之圖。首先，在圖4中，於基板20的第一主表面20a上依序形成基底層22、n型半導體層24、活性層26以及p型半導體層28。
基板20係例如為圖案化藍寶石基板。基底層22係例如包含HT-AlN層以及未摻雜的AlGaN層。n型半導體層24、活性層26以及p型半導體層28為由AlGaN系半導體材料、AlN系半導體材料或者GaN系半導體材料所構成之半導體層，且能夠使用有機金屬化學氣相成長(MOVPE；Metal Organic Vapor Phase Epitaxy；金屬有機物氣相磊晶)法或者分子束磊晶(MBE；Molecular Beam Epitaxy)法等周知的磊晶成長法來形成。
接著，如圖4所示，例如使用公知的微影技術，於p型半導體層28的上表面28a形成遮罩80。在形成了遮罩80之狀態下，藉由乾式蝕刻等去除位於不與遮罩80重疊的區域之p型半導體層28以及活性層26，從而使n型半導體層24的第二上表面24b露出。藉由該蝕刻工序，形成p型半導體層28的側面28b、活性層26的側面26b以及n型半導體層24的第二上表面24b。然後，去除遮罩80。
接下來，如圖5所示，例如使用公知的微影技術，於p型半導體層28的上表面28a形成p側接觸電極30。p側接觸電極30係包含與p型半導體層28的上表面28a直接接觸之Rh層。p側接觸電極30的Rh層係藉由蒸鍍法以100℃以下的溫度所形成。與使用濺鍍法之情形相比，藉由蒸鍍法形成Rh層，能夠抑制對於p型半導體層28的上表面28a之損傷，從而能夠提高p側接觸電極30的接觸電阻。
p側接觸電極30形成後，將p側接觸電極30予以退火。p側接觸電極30係例如使用RTA(Rapid Thermal Annealing；快速熱退火)法，以500℃以上至650℃以下的溫度退火。藉由p側接觸電極30的退火處理，p側接觸電極30的接觸電阻降低，並且p側接觸電極30所包含之Rh層的膜密度係增加至12.0g/cm 3以上。藉由蒸鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12.0g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。而且，藉由蒸鍍法以100℃以下的溫度所形成之Rh層對於波長280nm之反射率係小於65%，例如為60%至61%左右。另一方面，退火處理後之p側接觸電極30的Rh層的膜密度係例如為12.2g/cm 3以上至12.5g/cm 3以下。退火處理後之p側接觸電極30的Rh層對於波長280nm之反射率為65%以上，例如為66.8%。
接下來，如圖6所示，例如使用公知的微影技術，於n型半導體層24的第二上表面24b形成n側接觸電極32。n側接觸電極32係與n型半導體層24的第二上表面24b接觸，且包含依序層疊之第一Ti層60、Al層62、第二Ti層64以及TiN層66(參照圖3)。構成n側接觸電極32之第一Ti層60、Al層62、第二Ti層64以及TiN層66係藉由濺鍍法所形成。
n側接觸電極32形成後，將n側接觸電極32予以退火。n側接觸電極32係例如使用RTA法以500℃以上至650℃以下的溫度退火。藉由n側接觸電極32的退火處理，n側接觸電極32的接觸電阻係降低。
接下來，如圖7所示，例如使用公知的微影技術，以被覆p側接觸電極30的上表面30a以及側面30b的方式形成p側電流擴散層34，以被覆n側接觸電極32的上表面32a以及側面32b的方式形成n側電流擴散層36。p側電流擴散層34以及n側電流擴散層36係能夠使用利用了Ar氣體之濺鍍法以100℃以下的溫度同時形成。另外，亦可分別形成p側電流擴散層34以及n側電流擴散層36。如圖2以及圖3所示，首先，形成第一TiN層50、68，於第一TiN層50、68上形成包含Ti層52a、70a以及Rh層52b、70b之多層金屬膜52、70，於多層金屬膜52、70上形成第二TiN層54、72。亦可於第二TiN層54、72上進一步地形成Ti層56、74以及Au層58、76。藉由濺鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12.0g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。藉由濺鍍法以100℃以下的溫度所形成之Rh層對於波長280nm之反射率係小於65%，例如為60%至61%左右。
接下來，如圖8所示，例如使用公知的微影技術，於n型半導體層24、活性層26、p型半導體層28、p側電流擴散層34以及n側電流擴散層36上形成遮罩82。在形成了遮罩82之狀態下，藉由乾式蝕刻等去除位於不與遮罩82重疊的區域之n型半導體層24，從而使基底層22的上表面22a露出。藉由該蝕刻工序，形成n型半導體層24的側面24c。然後，去除遮罩82。
接下來，如圖9所示，以被覆元件構造的整個上表面之方式形成保護層38。首先，形成由第一氧化物材料所構成之第一介電體層44。第一介電體層44係能夠由SiO 2所構成，能夠使用電漿激發化學氣相成長(PECVD；Plasma Enhanced Chemical Vapor Deposition；電漿增強化學氣相沉積)來形成。第一介電體層44係設置成被覆基底層22的上表面22b、n型半導體層24的第二上表面24b與側面24c、活性層26的側面26c、p型半導體層28的上表面28a與側面28c、p側電流擴散層34以及n側電流擴散層36。
接著，於第一介電體層44上形成由第二氧化物材料所構成之第二介電體層46。第二介電體層46係以被覆第一介電體層44的整個上表面之方式形成。第二介電體層46係能夠由Al 2O 3所構成，且能夠使用原子層沉積(ALD；Atomic Layer Deposition)法來形成。藉由使用ALD法，能夠形成緻密且膜密度高之介電體膜。然後，於第二介電體層46上形成由SiO 2所構成之第三介電體層48。第三介電體層48係以被覆第二介電體層46的整個上表面之方式來形成。第三介電體層48係能夠使用ALD法來形成。
於形成保護層38之工序中，p側電流擴散層34以及n側電流擴散層36係以200℃以上至400℃以下的溫度被加熱。p側電流擴散層34以及n側電流擴散層36所包含之Rh層52b、70b的膜密度係藉由以200℃以上至400℃以下的溫度被加熱，從而增加至12.0g/cm 3以上。藉由濺鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12.0g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。而且，藉由濺鍍法以100℃以下的溫度所形成之Rh層52b、70b對於波長280nm的紫外光之反射率係小於65%，例如為60%至61%左右。另一方面，以200℃以上至400℃以下的溫度加熱後的Rh層52b、70b係例如具有12.2g/cm 3以上且小於12.5g/cm 3的膜密度，相對於波長280nm的紫外光具有65%以上(例如66%)的反射率。
另外，當以500℃以上至650℃以下的溫度將藉由濺鍍法以100℃以下的溫度所形成之Rh層退火時，退火處理後的Rh層的膜密度係小於12.0g/cm 3。因此，p側接觸電極30以及n側接觸電極32的退火處理係較佳為於p側電流擴散層34以及n側電流擴散層36形成前進行。
接下來，如圖1所示，例如使用公知的微影技術，藉由乾式蝕刻等局部地去除保護層38，從而形成p側墊開口38p以及n側墊開口38n。p側墊開口38p以及n側墊開口38n係以貫通構成保護層38之第一介電體層44、第二介電體層46以及第三介電體層48的方式來形成，於p側墊開口38p中p側電流擴散層34係露出，於n側墊開口38n中n側電流擴散層36係露出。接著，以堵住p側墊開口38p的方式形成在p側墊開口38p處與p側電流擴散層34連接之p側墊電極40，以堵住n側墊開口38n的方式形成在n側墊開口38n處與n側電流擴散層36連接之n側墊電極42。p側墊電極40以及n側墊電極42係能夠同時形成，但亦可分別形成。
根據以上的工序，完成圖1所示之半導體發光元件10。
根據本實施形態，藉由p側電流擴散層34被覆包含Rh層之p側接觸電極30的上表面30a以及側面30b，且形成與p側電流擴散層34接觸之保護層38，藉此能夠提高保護層38對於p側接觸電極30之接著性。
根據本實施形態，當於保護層38形成p側墊開口38p時，能夠將p側電流擴散層34所包含之Rh層作為蝕刻終止層來使用。藉此，能夠防止對p側接觸電極30所包含之Rh層的損傷，從而能夠防止p側接觸電極30的反射特性的降低。
根據本實施形態，因p側接觸電極30所包含之Rh層的膜密度為12g/cm 3以上，故能夠使p側接觸電極30所包含之Rh層緻密從而提高對於紫外光之反射率。而且，因p側電流擴散層34所包含之Rh層52b的膜密度亦為12g/cm 3以上，故能夠使p側電流擴散層所包含之Rh層緻密從而提高p側電流擴散層之密封性。
根據本實施形態，藉由使p側接觸電極30所包含之Rh層的膜密度大於p側電流擴散層34所包含之Rh層52b的膜密度，例如設為12.4g/cm 3以上，能夠使p側接觸電極30所包含之Rh層更緻密從而進一步提高對於紫外光之反射率。
根據本實施形態，p側接觸電極30所包含之Rh層的Ar濃度係小於p側電流擴散層34所包含之Rh層52b的Ar濃度且小於1×10 18/cm 3，因此能夠提高p側接觸電極30所包含之Rh層的膜質。藉此，能夠使p側接觸電極30作為高效率的反射電極發揮功能。
根據本實施形態，p側電流擴散層34係包含Rh層52b，藉此能夠提高p側接觸電極30的密封性。同樣地，n側電流擴散層36係包含Rh層70b，藉此能夠提高n側接觸電極32的密封性。而且，因p側電流擴散層34以及n側電流擴散層36所包含之Rh層52b、70b的膜密度為12.0g/cm 3以上，故能夠使p側電流擴散層34以及n側電流擴散層36所包含之Rh層52b、70b緻密從而進一步提高密封性。
根據本實施形態，藉由利用蒸鍍法形成p側接觸電極30所包含之Rh層，從而與濺鍍法相比能夠抑制Rh層形成時的p型半導體層28的上表面28a的損傷，從而進一步降低p側接觸電極30的接觸電阻。另一方面，藉由利用濺鍍法形成p側電流擴散層34所包含之Rh層52b，從而與蒸鍍法相比能夠提高對於p側接觸電極30之接著性，從而能夠抑制p側電流擴散層34的剝離。
根據本實施形態，藉由利用蒸鍍法形成p側接觸電極30所包含之Rh層，從而能夠防止濺鍍法中所使用之Ar氣體的混入，從而與濺鍍法相比能夠提高Rh層的膜質。
根據本實施形態，藉由將p側接觸電極30以500℃以上至650℃以下的溫度退火，從而與退火處理前相比能夠降低p側接觸電極30的接觸電阻，並且提高p側接觸電極30所包含之Rh層的膜密度。
根據本實施形態，藉由以200℃以上至400℃以下的溫度加熱p側電流擴散層34以及n側電流擴散層36，從而與加熱處理前相比能夠提高p側電流擴散層34以及n側電流擴散層36所包含之Rh層52b、70b的膜密度。藉此，能夠提高p側電流擴散層34以及n側電流擴散層36的密封性。
以上，基於實施形態說明了本發明。所屬技術領域中具有通常知識者應理解，本發明不限於上述實施形態，可進行各種設計變更，能夠有各種變化例，且這些變化例亦在本發明的範圍內。
以下，對本發明的幾個態樣進行說明。
本發明的第一態樣為半導體發光元件，係具備：n型半導體層，係由n型AlGaN系半導體材料所構成；活性層，係設置於前述n型半導體層上，且由AlGaN系半導體材料所構成；p型半導體層，係設置於前述活性層上；p側接觸電極，係包含與前述p型半導體層的上表面接觸之Rh層；以及p側電流擴散層，係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之TiN層、Ti層、Rh層以及TiN層；前述p側接觸電極所包含之前述Rh層的膜密度為12g/cm 3以上；前述p側電流擴散層所包含之前述Rh層的膜密度為12g/cm 3以上。根據第一態樣，藉由包含Rh層之p側電流擴散層被覆包含Rh層之p側接觸電極的上表面以及側面，藉此能夠提高p側接觸電極的密封性。而且，能夠使p側接觸電極所包含之Rh層緻密從而提高對於紫外光之反射率，並且能夠使p側電流擴散層所包含之Rh層緻密從而提高p側電流擴散層之密封性。
本發明的第二態樣係如第一態樣所記載之半導體發光元件，其中前述p側接觸電極所包含之前述Rh層的膜密度係大於前述p側電流擴散層所包含之前述Rh層的膜密度。根據第二態樣，能夠使p側接觸電極所包含之Rh層更緻密從而進一步提高對於紫外光之反射率。
本發明的第三態樣係如第一態樣或第二態樣所記載之半導體發光元件，其中前述p側接觸電極所包含之前述Rh層的Ar濃度係小於前述p側電流擴散層所包含之前述Rh層的Ar濃度。根據第三態樣，藉由減小Ar濃度，能夠提高p側接觸電極的膜質，從而能夠使p側接觸電極作為高效率的反射電極發揮功能。
本發明的第四態樣係如第三態樣所記載之半導體發光元件，其中前述p側接觸電極所包含之前述Rh層的Ar濃度係小於1×10 18/cm 3；前述p側電流擴散層所包含之前述Rh層的Ar濃度為1×10 18/cm 3以上。根據第四態樣，能夠提高p側接觸電極的膜質，從而能夠使p側接觸電極作為高效率的反射電極發揮功能。
本發明的第五態樣為半導體發光元件的製造方法，係具備下述工序：於由n型AlGaN系半導體材料所構成之n型半導體層上形成由AlGaN系半導體材料所構成之活性層；於前述活性層上形成p型半導體層；藉由蒸鍍法形成p側接觸電極，前述p側接觸電極係包含與前述p型半導體層的上表面接觸之Rh層；以500℃以上至650℃以下的溫度將前述p側接觸電極予以退火；藉由濺鍍法形成p側電流擴散層，前述p側電流擴散層係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之TiN層、Ti層、Rh層以及TiN層；以及以200℃以上至400℃以下的溫度加熱前述p側電流擴散層。根據第五態樣，藉由蒸鍍法形成p側接觸電極所包含之Rh層，藉此與濺鍍法相比能夠抑制Rh層形成時的p型半導體層的上表面的損傷，從而進一步降低p側接觸電極的接觸電阻。另一方面，藉由利用濺鍍法形成p側電流擴散層所包含之Rh層，從而與蒸鍍法相比能夠提高對於p側接觸電極之接著性，從而能夠抑制p側電流擴散層的剝離。而且，藉由以500℃以上至650℃以下的溫度將p側接觸電極予以退火，與退火處理前相比能夠降低p側接觸電極的接觸電阻，並且能夠提高p側接觸電極的膜密度。進一步地，藉由以200℃以上至400℃以下的溫度加熱p側電流擴散層，與加熱處理前相比能夠提高p側電流擴散層所包含之Rh層的膜密度。藉此，能夠提高p側電流擴散層的密封性。
10:半導體發光元件 20:基板 20a:第一主表面 20b:第二主表面 22:基底層 22a,28a,30a,32a:上表面 24:n型半導體層 24a:第一上表面 24b:第二上表面 24c,26b,28b,30b,32b:側面 26:活性層 28:p型半導體層 30:p側接觸電極 32:n側接觸電極 34:p側電流擴散層 36:n側電流擴散層 38:保護層 38n:n側墊開口 38p:p側墊開口 40:p側墊電極 42:n側墊電極 44:第一介電體層 46:第二介電體層 48:第三介電體層 50,68:第一TiN層 52,70:多層金屬膜 52a,56,70a,74:Ti層 52b,70b:Rh層 54,72:第二TiN層 58,76:Au層 60:第一Ti層 62:Al層 64:第二Ti層 66:TiN層 80,82:遮罩 A:箭頭
[圖1]係概略性地顯示實施形態的半導體發光元件的構成之剖視圖。 [圖2]係概略性地顯示p側接觸電極以及p側電流擴散層的構成之剖視圖。 [圖3]係概略性地顯示n側接觸電極以及n側電流擴散層的構成之剖視圖。 [圖4]係概略性地顯示半導體發光元件的製造工序之圖。 [圖5]係概略性地顯示半導體發光元件的製造工序之圖。 [圖6]係概略性地顯示半導體發光元件的製造工序之圖。 [圖7]係概略性地顯示半導體發光元件的製造工序之圖。 [圖8]係概略性地顯示半導體發光元件的製造工序之圖。 [圖9]係概略性地顯示半導體發光元件的製造工序之圖。
10:半導體發光元件
20:基板
20a:第一主表面
20b:第二主表面
22:基底層
22a,28a,30a,32a:上表面
24:n型半導體層
24a:第一上表面
24b:第二上表面
24c,26b,28b,30b,32b:側面
26:活性層
28:p型半導體層
30:p側接觸電極
32:n側接觸電極
34:p側電流擴散層
36:n側電流擴散層
38:保護層
38n:n側墊開口
38p:p側墊開口
40:p側墊電極
42:n側墊電極
44:第一介電體層
46:第二介電體層
48:第三介電體層
A:箭頭

Claims (5)

  1. 一種半導體發光元件，係具備： n型半導體層，係由n型氮化鋁鎵系半導體材料所構成； 活性層，係設置於前述n型半導體層上，且由氮化鋁鎵系半導體材料所構成； p型半導體層，係設置於前述活性層上； p側接觸電極，係包含與前述p型半導體層的上表面接觸之銠層；以及 p側電流擴散層，係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之氮化鈦層、鈦層、銠層以及氮化鈦層； 前述p側接觸電極所包含之前述銠層的膜密度為12g/cm 3以上； 前述p側電流擴散層所包含之前述銠層的膜密度為12g/cm 3以上。
  2. 如請求項1所記載之半導體發光元件，其中前述p側接觸電極所包含之前述銠層的膜密度係大於前述p側電流擴散層所包含之前述銠層的膜密度。
  3. 如請求項1或2所記載之半導體發光元件，其中前述p側接觸電極所包含之前述銠層的氬濃度係小於前述p側電流擴散層所包含之前述銠層的氬濃度。
  4. 如請求項3所記載之半導體發光元件，其中前述p側接觸電極所包含之前述銠層的氬濃度係小於1×10 18/cm 3； 前述p側電流擴散層所包含之前述銠層的氬濃度為1×10 18/cm 3以上。
  5. 一種半導體發光元件的製造方法，係具備下述工序： 於由n型氮化鋁鎵系半導體材料所構成之n型半導體層上形成由氮化鋁鎵系半導體材料所構成之活性層； 於前述活性層上形成p型半導體層； 藉由蒸鍍法形成p側接觸電極，前述p側接觸電極係包含與前述p型半導體層的上表面接觸之銠層； 將前述p側接觸電極以500℃以上至650℃以下的溫度退火； 藉由濺鍍法形成p側電流擴散層，前述p側電流擴散層係與前述p側接觸電極的上表面以及側面接觸且包含依序層疊之氮化鈦層、鈦層、銠層以及氮化鈦層；以及 以200℃以上至400℃以下的溫度加熱前述p側電流擴散層。
TW111127697A 2021-07-30 2022-07-25 半導體發光元件以及半導體發光元件的製造方法 TWI845993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021126106A JP7344936B2 (ja) 2021-07-30 2021-07-30 半導体発光素子および半導体発光素子の製造方法
JP2021-126106 2021-07-30

Publications (2)

Publication Number Publication Date
TW202315159A true TW202315159A (zh) 2023-04-01
TWI845993B TWI845993B (zh) 2024-06-21

Family

ID=85038722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127697A TWI845993B (zh) 2021-07-30 2022-07-25 半導體發光元件以及半導體發光元件的製造方法

Country Status (3)

Country Link
US (1) US20230035901A1 (zh)
JP (1) JP7344936B2 (zh)
TW (1) TWI845993B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2011034989A (ja) 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2011077748A1 (ja) 2009-12-24 2011-06-30 Ｄｏｗａエレクトロニクス株式会社 バーチカル型iii族窒化物半導体発光素子およびその製造方法
WO2014068965A1 (ja) * 2012-10-31 2014-05-08 三洋電機株式会社 太陽電池
WO2016021919A1 (ko) * 2014-08-05 2016-02-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
JP6658677B2 (ja) * 2017-02-28 2020-03-04 日亜化学工業株式会社 発光装置の製造方法
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法
JP7049186B2 (ja) 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6780083B1 (ja) 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子
JP6811293B1 (ja) 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) * 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6867536B1 (ja) * 2020-07-07 2021-04-28 日機装株式会社 半導体発光装置および半導体発光装置の製造方法

Also Published As

Publication number Publication date
JP7344936B2 (ja) 2023-09-14
JP2023020628A (ja) 2023-02-09
US20230035901A1 (en) 2023-02-02
TWI845993B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI741638B (zh) 半導體發光元件
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI825869B (zh) 半導體發光元件
TWI720493B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI779907B (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI845991B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7370438B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7217819B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370437B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7472354B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202401852A (zh) 半導體發光元件以及半導體發光元件的製造方法