JP7472354B1 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7472354B1
JP7472354B1 JP2023060795A JP2023060795A JP7472354B1 JP 7472354 B1 JP7472354 B1 JP 7472354B1 JP 2023060795 A JP2023060795 A JP 2023060795A JP 2023060795 A JP2023060795 A JP 2023060795A JP 7472354 B1 JP7472354 B1 JP 7472354B1
Authority
JP
Japan
Prior art keywords
layer
thickness
type semiconductor
protective layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023060795A
Other languages
English (en)
Inventor
哲彦 稲津
紀隆 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2023060795A priority Critical patent/JP7472354B1/ja
Application granted granted Critical
Publication of JP7472354B1 publication Critical patent/JP7472354B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

Figure 0007472354000001
【課題】半導体発光素子の信頼性を向上させる。
【解決手段】半導体発光素子10は、第1厚さt1を有する基板20と、第1厚さt1よりも小さい第2厚さt2を有するベース層22と、ベース層22上の外周領域W1とは異なる内側領域W2に設けられるn型半導体層24と、活性層26と、p型半導体層28と、n側電極30と、p側電極32と、n側電極30およびp側電極32を被覆し、n型半導体層24、活性層26およびp型半導体層28を被覆し、外周領域W1においてベース層22と接触し、外周領域W1において第2厚さt2よりも小さい第3厚さt3を有する第1保護層34と、第1保護層34を被覆し、外周領域W1において第1保護層34と接触し、外周領域W1において第3厚さt3よりも小さい第4厚さt4を有する第2保護層36と、n側パッド電極38と、p側パッド電極40と、を備える。
【選択図】図1

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体発光素子は、基板上に積層されるn型半導体層、活性層およびp型半導体層を有し、n型半導体層上にn側電極が設けられ、p型半導体層上にp側電極が設けられる。半導体発光素子の表面には、SiO、Al、SiNなどの誘電体材料から構成される被覆層が設けられる(例えば、特許文献1参照)。
特開2020-113741号公報
半導体発光素子の信頼性をさらに向上させるためには、耐湿性のより優れた保護層が設けられることが好ましい。
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させる技術を提供することを目的とする。
本発明のある態様の半導体発光素子は、第1厚さを有する基板と、基板上に設けられ、第1厚さよりも小さい第2厚さを有するベース層と、ベース層上の外周領域とは異なる領域に設けられ、第1上面および第2上面を有するn型半導体層と、n型半導体層の第1上面に設けられる活性層と、活性層上に設けられるp型半導体層と、n型半導体層の第2上面に設けられるn側電極と、p型半導体層上に設けられるp側電極と、n側電極上に設けられる第1n側開口を有し、p側電極上に設けられる第1p側開口を有し、第1n側開口とは異なる箇所においてn側電極を被覆し、第1p側開口とは異なる箇所においてp側電極を被覆し、n型半導体層、活性層およびp型半導体層を被覆し、外周領域においてベース層と接触し、酸化物誘電体材料から構成され、外周領域において第2厚さよりも小さい第3厚さを有する第1保護層と、n側電極上に設けられる第2n側開口を有し、p側電極上に設けられる第2p側開口を有し、第2n側開口および第2p側開口とは異なる箇所において第1保護層を被覆し、外周領域において第1保護層と接触し、窒化物誘電体材料から構成され、外周領域において第3厚さよりも小さい第4厚さを有する第2保護層と、第2n側開口においてn側電極と接続するn側パッド電極と、第2p側開口においてp側電極と接続するp側パッド電極と、を備える。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、第1厚さを有する基板上に、第1厚さよりも小さい第2厚さを有するベース層を形成する工程と、ベース層上に、n型半導体層、活性層およびp型半導体層を順に形成する工程と、活性層およびp型半導体層を一部領域において除去し、n型半導体層の上面を露出させる工程と、n型半導体層の上面にn側電極を形成する工程と、p型半導体層上にp側電極を形成する工程と、n型半導体層を素子分離領域において除去し、ベース層の上面を露出させる工程と、n側電極、p側電極、n型半導体層、活性層、p型半導体層を被覆し、素子分離領域においてベース層の上面と接触し、酸化物誘電体材料から構成され、第2厚さよりも小さい第3厚さを有する第1保護層を形成する工程と、n側電極上の第1保護層を除去して第1n側開口を形成する工程と、p側電極上の第1保護層を除去して第1p側開口を形成する工程と、第1保護層を被覆し、第1n側開口においてn側電極を被覆し、第1p側開口においてp側電極を被覆し、素子分離領域において第1保護層と接触し、窒化物誘電体材料から構成され、第3厚さよりも小さい第4厚さを有する第2保護層を形成する工程と、n側電極上の第2保護層を除去して第2n側開口を形成する工程と、p側電極上の第2保護層を除去して第2p側開口を形成する工程と、第2n側開口においてn側電極と接続するn側パッド電極を形成する工程と、第2p側開口においてp側電極と接続するp側パッド電極を形成する工程と、素子分離領域において基板内にレーザを照射して改質部を形成する工程と、素子分離領域において第2保護層の上からブレードを押し当てて、第2保護層、第1保護層、ベース層および基板を切断する工程と、を備える。
本発明によれば、半導体発光素子の信頼性を向上できる。
実施形態に係る半導体発光素子の構成を概略的に示す断面図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。 実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施形態に係る半導体発光素子は、中心波長λが約360nm以下となる「深紫外光」を発するように構成され、いわゆるDUV-LED(Deep UltraViolet-Light Emitting Diode)チップである。このような波長の深紫外光を出力するため、バンドギャップが約3.4eV以上となる窒化アルミニウムガリウム(AlGaN)系半導体材料が用いられる。本実施形態では、特に、中心波長λが約240nm~320nmの深紫外光を発する場合について示す。
本明細書において、「AlGaN系半導体材料」とは、少なくとも窒化アルミニウム(AlN)および窒化ガリウム(GaN)を含む半導体材料のことをいい、窒化インジウム(InN)などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「AlGaN系半導体材料」は、例えば、In1-x-yAlGaN(0<x+y≦1、0<x<1、0<y<1)の組成で表すことができ、AlGaNまたはInAlGaNを含む。本明細書の「AlGaN系半導体材料」は、例えば、AlNおよびGaNのそれぞれのモル分率が1%以上であり、好ましくは5%以上、10%以上または20%以上である。
また、AlNを含まない材料を区別するために「GaN系半導体材料」ということがある。「GaN系半導体材料」には、GaNやInGaNが含まれる。同様に、GaNを含まない材料を区別するために「AlN系半導体材料」ということがある。「AlN系半導体材料」には、AlNやInAlNが含まれる。
図1は、実施形態に係る半導体発光素子10の構成を概略的に示す断面図である。半導体発光素子10は、基板20と、ベース層22と、n型半導体層24と、活性層26と、p型半導体層28と、n側電極30と、p側電極32と、第1保護層34と、第2保護層36と、n側パッド電極38と、p側パッド電極40とを備える。
図1において、矢印Aで示される方向を「上下方向」または「厚み方向」ということがある。また、基板20から見て、基板20から離れる方向を上側、基板20に向かう方向を下側ということがある。
基板20は、半導体発光素子10が発する深紫外光に対して透光性を有する材料から構成される。基板20は、酸化物誘電体材料から構成され、例えば、サファイア(Al)から構成される。基板20が有する第1厚さt1は、50μm以上であり、例えば100μm以上500μm以下である。
ベース層22は、基板20の上に設けられる。ベース層22は、窒化物材料から構成される。ベース層22は、例えば、アンドープのAlNから構成され、例えば、高温成長させたAlN(HT-AlN;High Temperature-AlN)層である。ベース層22が有する第2厚さt2は、第1厚さt1よりも小さく、例えば第1厚さt1の半分以下である。第2厚さt2は、1μm以上3μm以下であり、例えば1.5μm以上2.5μm以下であり、例えば2μm程度である。
n型半導体層24は、ベース層22の上に設けられる。n型半導体層24は、ベース層22上の外周領域W1を除く内側領域W2に設けられる。n型半導体層24は、n型のAlGaN系半導体材料から構成され、例えば、n型の不純物としてSiがドープされる。n型半導体層24は、例えば、n型のAlGaN層である。n型半導体層24のAlNモル分率は、25%以上、40%以上、50%以上または60%以上である。n型半導体層24のAlNモル分率は、80%以下または70%以下である。n型半導体層24の厚さは、1μm以上3μm以下であり、例えば1.5μm以上2.5μm以下であり、例えば2μm程度である。n型半導体層24は、第1上面24aおよび第2上面24bを有する。
活性層26は、n型半導体層24の第1上面24aに設けられる。活性層26は、AlGaN系半導体材料から構成され、n型半導体層24とp型半導体層28の間に挟まれてダブルへテロ構造を形成する。活性層26は、例えば、単層または多層の量子井戸構造を有し、アンドープのAlGaN系半導体材料から構成される障壁層と、アンドープのAlGaN系半導体材料から構成される井戸層とを含む。活性層26は、例えば、n型半導体層24と接触する第1障壁層と、第1障壁層上に設けられる第1井戸層とを含む。第1井戸層とp型半導体層28の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、1nm以上20nm以下の厚さを有し、例えば、2nm以上10nm以下の厚さを有する。
活性層26とp型半導体層28の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープまたはp型のAlGaN系半導体材料から構成される。電子ブロック層のAlNモル分率は、40%以上、50%以上、60%以上、70%以上、または80%以上である。電子ブロック層は、AlN層であってもよい。電子ブロック層の厚さは、1nm以上10nm以下であり、例えば、2nm以上5nm以下である。
p型半導体層28は、活性層26の上に形成される。p型半導体層28は、p型のAlGaN系半導体材料層またはp型のGaN系半導体材料層であり、例えば、p型の不純物としてマグネシウム(Mg)がドープされるAlGaN層またはGaN層である。p型半導体層28は、例えば、20nm以上400nm以下の厚さを有する。
p型半導体層28は、複数層によって構成されてもよい。p型半導体層28は、例えば、p型クラッド層とp型コンタクト層を有してもよい。p型クラッド層は、活性層26または電子ブロック層と接触する。p型クラッド層のAlNモル分率は、25%以上であり、例えば40%以上、50%以上、60%以上、70%以上または80%以上である。p型クラッド層の厚さは、10nm以上100nm以下であり、例えば15nm以上70nm以下である。p型コンタクト層は、p側電極32と接触する。p型コンタクト層のAlNモル分率は、20%以下であり、例えば10%以下、5%以下または0%である。p型コンタクト層の厚さは、5nm以上30nm以下であり、例えば10nm以上20nm以下である。
n側電極30は、n型半導体層24の第2上面24bに設けられる。n側電極30は、n側コンタクト電極42と、n側電流拡散層44とを含む。n側コンタクト電極42は、例えば、Ti/Al/Ti/TiNの積層構造を有する。n側電流拡散層44は、n側コンタクト電極42の上面および側面を被覆する。n側電流拡散層44は、例えば、Ti層、第1TiN層、Ti層、Rh層、第2TiN層、Ti層、Au層を順に積層させたTi/TiN/Ti/Rh/TiN/Ti/Auの積層構造を有する。n側電流拡散層44は、第1TiN層と第2TiN層の間において、交互に積層される複数のTi層と複数のRh層を有してもよい。
p側電極32は、p型半導体層28の上に設けられる。p型半導体層28は、p側コンタクト電極46と、p側電流拡散層48とを含む。p側コンタクト電極46は、例えばRh層を含む。p側コンタクト電極46は、Rh層のみから構成されてもよい。p側コンタクト電極46は、酸化錫(SnO)、酸化亜鉛(ZnO)、インジウム錫酸化物(ITO)などの透明導電性酸化物(TCO)から構成されてもよい。p側コンタクト電極46は、Ni/Auの積層構造を有してもよい。p側電流拡散層48は、p側コンタクト電極46の上面および側面を被覆する。p側電流拡散層48は、例えば、Ti層、第1TiN層、Ti層、Rh層、第2TiN層、Ti層、Au層を順に積層させたTi/TiN/Ti/Rh/TiN/Ti/Auの積層構造を有する。p側電流拡散層48は、第1TiN層と第2TiN層の間において、交互に積層される複数のTi層と複数のRh層を有してもよい。
第1保護層34は、素子上部の全体を被覆するように設けられる。第1保護層34は、n型半導体層24、活性層26、p型半導体層28、n側電極30、およびp側電極32を被覆する。第1保護層34は、第1保護層34は、外周領域W1においてベース層22の上面22aと接触し、ベース層22の上面22aを被覆する。第1保護層34は、例えば、外周領域W1においてベース層22の上面22aの全体を被覆する。第1保護層34は、n側電極30の上に設けられる第1n側開口34nと、p側電極32の上に設けられる第1p側開口34pとを有する。第1保護層34は、第1n側開口34nとは異なる箇所においてn側電極30を被覆し、第1p側開口34pとは異なる箇所においてp側電極32を被覆する。第1保護層34は、酸化シリコン(SiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)などの酸化物誘電体材料から構成される。第1保護層34は、好ましくはSiOから構成される。第1保護層34が有する第3厚さt3は、第2厚さt2よりも小さく、例えば第2厚さt2の半分以下である。第3厚さt3は、0.5μm以上1.5μm以下であり、例えば0.7μm以上1.2μm以下であり、例えば0.8μm以上1μm以下である。
第2保護層36は、素子上部の全体を被覆するように設けられる。第2保護層36は、第1保護層34の表面全体を被覆するように設けられる。第2保護層36は、n側電極30の上に設けられる第2n側開口36nと、p側電極32の上に設けられる第2p側開口36pとを有する。第2保護層36は、第2n側開口36nおよび第2p側開口36pとは異なる箇所において第1保護層34を被覆する。第2保護層36は、第1n側開口34nを規定する第1保護層34の内周面34aを被覆する。第2保護層36は、第1p側開口34pを規定する第1保護層34の内周面34bを被覆する。第2保護層36は、外周領域W1において第1保護層34と接触し、第1保護層34の上に重なる。第2保護層36は、ベース層22と接触しない。第2保護層36は、窒化シリコン(SiN)などの窒化物誘電体材料から構成される。第2保護層36が有する第4厚さt4は、第3厚さt3よりも小さく、例えば第3厚さt3の半分以下である。第4厚さt4は、0.1μm以上0.4μm以下であり、例えば0.15μm以上0.3μm以下であり、例えば0.2μm程度である。
n側パッド電極38は、第2n側開口36nにおいてn側電極30と接続する。n側パッド電極38は、第2n側開口36nを塞ぐように設けられ、第2保護層36の上に重なるように設けられる。p側パッド電極40は、第2p側開口36pにおいてp側電極32と接続する。p側パッド電極40は、第2p側開口36pを塞ぐように設けられ、第2保護層36の上に重なるように設けられる。n側パッド電極38およびp側パッド電極40は、例えばNi/Au、Ti/Au、またはTi/Pt/Auの積層構造を含む。n側パッド電極38およびp側パッド電極40のそれぞれの厚さは、0.1μm以上であり、例えば0.2μm以上2μm以下である。
つづいて、実施形態に係る半導体発光素子10の製造方法について説明する。図2~図11は、実施形態に係る半導体発光素子10の製造工程を概略的に示す。まず、図2において、基板20の上にベース層22を形成する。次に、ベース層22の上に、n型半導体層24、活性層26、p型半導体層28を順に形成する。ベース層22、n型半導体層24、活性層26およびp型半導体層28は、有機金属化学気相成長(MOVPE;Metal Organic Vapor Phase Epitaxy)法や、分子線エピタキシ(MBE;Molecular Beam Epitaxy)法などの周知のエピタキシャル成長法を用いて形成できる。
次に、図3に示すように、例えばエッチングマスクを用いて、p型半導体層28および活性層26を一部領域W3においてドライエッチングなどにより除去し、n型半導体層24の第2上面24bを露出させる。
次に、図4に示すように、例えばリフトオフマスクを用いて、n側電極30およびp側電極32を形成する。n型半導体層24の第2上面24bにn側コンタクト電極42を形成し、n側コンタクト電極42の形成後にn側コンタクト電極42をアニールする。p型半導体層28の上面にp側コンタクト電極46を形成し、p側コンタクト電極46をアニールする。その後、n側コンタクト電極42を被覆するn側電流拡散層44を形成し、p側コンタクト電極46を被覆するp側電流拡散層48を形成する。n側電極30およびp側電極32は、蒸着法やスパッタリング法により形成できる。
次に、図5に示すように、例えばエッチングマスクを用いて、n型半導体層24を素子分離領域W4においてドライエッチングなどにより除去し、ベース層22の上面22aを露出させる。
次に、図6に示すように、素子上部の全体を被覆するように第1保護層34を形成する。第1保護層34は、プラズマ励起化学気相成長(PECVD;Plasma Enhanced Chemical Vapor Deposition)法、原子層堆積(ALD;Atomic Layer Deposition)法、スパッタ法などを用いて形成できる。
次に、図7に示すように、例えばエッチングマスクを用いて、n側電極30の上およびp側電極32の上の第1保護層34をドライエッチングなどにより除去し、第1n側開口34nおよび第1p側開口34pを形成する。
次に、図8に示すように、素子上部の全体を被覆するように第2保護層36を形成する。第2保護層36は、PECVD法、ALD法、スパッタ法などを用いて形成できる。
次に、図9に示すように、例えばエッチングマスクを用いて、n側電極30の上およびp側電極32の上の第2保護層36をドライエッチングなどにより除去し、第2n側開口36nおよび第2p側開口36pを形成する。
次に、図10に示すように、第2n側開口36nにおいてn側電極30と接続するn側パッド電極38を形成する。また、第2p側開口36pにおいてp側電極32と接続するp側パッド電極40を形成する。n側パッド電極38およびp側パッド電極40は、蒸着法やスパッタリング法により形成できる。
次に、図11に示すように、素子分離領域W4において、基板20にレーザを照射して基板20の内部に改質部50を形成する。改質部50は、例えば、基板20に対して透明な波長帯域の高強度短パルスレーザを照射することによって形成できる。改質部50は、例えば、基板20の内部において厚み方向の複数箇所に形成されてもよい。
つづいて、図11に示すように、n側パッド電極38およびp側パッド電極40と接触する第1保護シート52を配置する。第1保護シート52は、粘着性および伸縮性を有する樹脂シートである。また、基板20と接触する第2保護シート54を配置する。第2保護シート54は、粘着性および伸縮性を有さない樹脂シートである。第1保護シート52は、例えば、ポリオレフィン系やポリ塩化ビニル系などの軟質樹脂から構成される伸縮層と、アクリル系やシリコーン系などの樹脂粘着剤から構成される粘着層とを含む。第2保護シート54は、例えば、ポリオレフィン系やポリエステル系などの硬質樹脂から構成される樹脂層を含む。第1保護シート52および第2保護シート54の厚さは特に限られないが、例えば0.2mm以下であり、0.15mm以下または0.1mm以下である。第1保護シート52および第2保護シート54を配置した状態で、第1保護シート52の上から素子分離領域W4に向けてブレード56を矢印58で示されるように厚み方向に押し当てる。ブレード56を押し当てると、改質部50が起点となり、素子分離領域W4において基板20、ベース層22、第1保護層34および第2保護層36が破断される。これにより、基板20が個片化され、図1に示される半導体発光素子10ができあがる。
本実施形態によれば、半導体発光素子10の外周が基板20、ベース層22、第1保護層34および第2保護層36の積層構造によって形成されるため、n型半導体層24、活性層26およびp型半導体層28を含む発光構造の封止性を向上できる。
本実施形態によれば、外周領域W1(または素子分離領域W4)において、基板20、ベース層22、第1保護層34および第2保護層36が順に積層された構造が形成され、基板20から第2保護層36に向けて厚さが順に小さくなる(つまり、t1>t2>t3>t4)。その結果、素子分離領域W4を切断して個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。特に、外周領域W1(または素子分離領域W4)の積層構造の途中に厚みの小さな層が挿入される場合に比べて、クラックの発生を抑制できる。これにより、信頼性の高い封止構造を形成できる。
本実施形態によれば、n側パッド電極38およびp側パッド電極40の上に粘着性および伸縮性を有する第1保護シート52を配置し、第1保護シート52の上からブレード56を押し当てて素子分離領域W4を切断することにより、切断部分にクラックが生じるのを防ぐことができる。粘着性および伸縮性を有する第1保護シート52を用いることにより、切断時における素子分離領域W4に対するブレード56の位置ずれを防ぐことができる。これにより、素子分離領域W4から外れた箇所にブレード56が押し当てられ、半導体層や電極が損傷することを防ぐことができる。
本実施形態に係る半導体発光素子10は、耐湿性に優れるため、パッケージ内に封止することなく使用できる。半導体発光素子10は、第2保護層36が外部環境に露出した状態のまま通電使用でき、例えば、チップオンサブマウント(CoS;Chip on Submount)の形態で使用できる。
以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
以下、本発明のいくつかの態様について説明する。
本発明の第1の態様は、第1厚さを有する基板と、前記基板上に設けられ、前記第1厚さよりも小さい第2厚さを有するベース層と、前記ベース層上の外周領域とは異なる領域に設けられ、第1上面および第2上面を有するn型半導体層と、前記n型半導体層の前記第1上面に設けられる活性層と、前記活性層上に設けられるp型半導体層と、前記n型半導体層の前記第2上面に設けられるn側電極と、前記p型半導体層上に設けられるp側電極と、前記n側電極上に設けられる第1n側開口を有し、前記p側電極上に設けられる第1p側開口を有し、前記第1n側開口とは異なる箇所において前記n側電極を被覆し、前記第1p側開口とは異なる箇所において前記p側電極を被覆し、前記n型半導体層、前記活性層および前記p型半導体層を被覆し、前記外周領域において前記ベース層と接触し、酸化物誘電体材料から構成され、前記外周領域において前記第2厚さよりも小さい第3厚さを有する第1保護層と、前記n側電極上に設けられる第2n側開口を有し、前記p側電極上に設けられる第2p側開口を有し、前記第2n側開口および前記第2p側開口とは異なる箇所において前記第1保護層を被覆し、前記外周領域において前記第1保護層と接触し、窒化物誘電体材料から構成され、前記外周領域において前記第3厚さよりも小さい第4厚さを有する第2保護層と、前記第2n側開口において前記n側電極と接続するn側パッド電極と、前記第2p側開口において前記p側電極と接続するp側パッド電極と、を備える半導体発光素子である。第1の態様によれば、外周領域において積層される基板、ベース層、第1保護層および第2保護層の厚さが積層順に小さくなるため、外周領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。これにより、基板、ベース層、第1保護層および第2保護層が積層された封止構造の信頼性を向上できる。
本発明の第2の態様は、前記第2厚さは、前記第1厚さの半分以下であり、前記第3厚さは、前記第2厚さの半分以下であり、前記第4厚さは、前記第3厚さの半分以下である、第1の態様に記載の半導体発光素子である。第2の態様によれば、外周領域において積層される基板、ベース層、第1保護層および第2保護層の厚さが積層順に半分以下となるため、外周領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを好適に防ぐことができる。これにより、基板、ベース層、第1保護層および第2保護層が積層された封止構造の信頼性を向上できる。
本発明の第3の態様は、前記第2厚さは、1μm以上3μm以下であり、前記第3厚さは、0.5μm以上1.5μm以下であり、前記第3厚さは、0.1μm以上0.4μm以下である、第1または第2の態様に記載の半導体発光素子である。第3の態様によれば、ベース層、第1保護層および第2保護層の厚さを適切に設定することにより、基板、ベース層、第1保護層および第2保護層が積層された封止構造の信頼性を向上できる。
本発明の第4の態様は、第1厚さを有する基板上に、前記第1厚さよりも小さい第2厚さを有するベース層を形成する工程と、前記ベース層上に、n型半導体層、活性層およびp型半導体層を順に形成する工程と、前記活性層および前記p型半導体層を一部領域において除去し、前記n型半導体層の上面を露出させる工程と、前記n型半導体層の前記上面にn側電極を形成する工程と、前記p型半導体層上にp側電極を形成する工程と、前記n型半導体層を素子分離領域において除去し、前記ベース層の上面を露出させる工程と、前記n側電極、前記p側電極、前記n型半導体層、前記活性層、前記p型半導体層を被覆し、前記素子分離領域において前記ベース層の前記上面と接触し、酸化物誘電体材料から構成され、前記第2厚さよりも小さい第3厚さを有する第1保護層を形成する工程と、前記n側電極上の前記第1保護層を除去して第1n側開口を形成する工程と、前記p側電極上の前記第1保護層を除去して第1p側開口を形成する工程と、前記第1保護層を被覆し、前記第1n側開口において前記n側電極を被覆し、前記第1p側開口において前記p側電極を被覆し、前記素子分離領域において前記第1保護層と接触し、窒化物誘電体材料から構成され、前記第3厚さよりも小さい第4厚さを有する第2保護層を形成する工程と、前記n側電極上の前記第2保護層を除去して第2n側開口を形成する工程と、前記p側電極上の前記第2保護層を除去して第2p側開口を形成する工程と、前記第2n側開口において前記n側電極と接続するn側パッド電極を形成する工程と、前記第2p側開口において前記p側電極と接続するp側パッド電極を形成する工程と、前記素子分離領域において前記基板内にレーザを照射して改質部を形成する工程と、前記素子分離領域において前記第2保護層の上からブレードを押し当てて、前記第2保護層、前記第1保護層、前記ベース層および前記基板を切断する工程と、を備える半導体発光素子の製造方法である。第4の態様によれば、素子分離領域において積層される基板、ベース層、第1保護層および第2保護層の厚さが積層順に小さくなるため、素子分離領域を切断して半導体発光素子に個片化する工程において、切断部分にクラックが生じるのを防ぐことができる。これにより、基板、ベース層、第1保護層および第2保護層が積層された封止構造の信頼性を向上できる。
本発明の第5の態様は、前記n側パッド電極および前記p側パッド電極の上に、粘着性および伸縮性を有するシートを配置する工程をさらに備え、前記切断する工程において、前記シートの上から前記ブレードを押し当てる、第4の態様に記載の半導体発光素子の製造方法である。第5の態様によれば、粘着性および伸縮性を有するシートを用いることにより、切断時における素子分離領域に対するブレードの位置ずれを防ぐことができる。これにより、素子分離領域から外れた箇所にブレードが押し当てられ、半導体層や電極が損傷することを防ぐことができる。
10…半導体発光素子、20…基板、22…ベース層、22a…上面、24…n型半導体層、24a…第1上面、24b…第2上面、26…活性層、28…p型半導体層、30…n側電極、32…p側電極、34…第1保護層、34n…第1n側開口、34p…第1p側開口、36…第2保護層、36n…第2n側開口、36p…第2p側開口、38…n側パッド電極、40…p側パッド電極、50…改質部、52…第1保護シート、56…ブレード、W1…外周領域、W2…内側領域、W4…素子分離領域。

Claims (5)

  1. 第1厚さを有する基板と、
    前記基板上に設けられ、前記第1厚さよりも小さい第2厚さを有するベース層と、
    前記ベース層上の外周領域とは異なる内側領域に設けられ、第1上面および第2上面を有するn型半導体層と、
    前記n型半導体層の前記第1上面に設けられる活性層と、
    前記活性層上に設けられるp型半導体層と、
    前記n型半導体層の前記第2上面に設けられるn側電極と、
    前記p型半導体層上に設けられるp側電極と、
    前記n側電極上に設けられる第1n側開口を有し、前記p側電極上に設けられる第1p側開口を有し、前記第1n側開口とは異なる箇所において前記n側電極を被覆し、前記第1p側開口とは異なる箇所において前記p側電極を被覆し、前記n型半導体層、前記活性層および前記p型半導体層を被覆し、前記外周領域において前記ベース層と接触し、酸化物誘電体材料から構成され、前記外周領域において前記第2厚さよりも小さい第3厚さを有する第1保護層と、
    前記n側電極上に設けられる第2n側開口を有し、前記p側電極上に設けられる第2p側開口を有し、前記第2n側開口および前記第2p側開口とは異なる箇所において前記第1保護層を被覆し、前記外周領域において前記第1保護層と接触し、窒化物誘電体材料から構成され、前記外周領域において前記第3厚さよりも小さい第4厚さを有する第2保護層と、
    前記第2n側開口において前記n側電極と接続するn側パッド電極と、
    前記第2p側開口において前記p側電極と接続するp側パッド電極と、を備える半導体発光素子。
  2. 前記第2厚さは、前記第1厚さの半分以下であり、
    前記第3厚さは、前記第2厚さの半分以下であり、
    前記第4厚さは、前記第3厚さの半分以下である、請求項1に記載の半導体発光素子。
  3. 前記第2厚さは、1μm以上3μm以下であり、
    前記第3厚さは、0.5μm以上1.5μm以下であり、
    前記第3厚さは、0.1μm以上0.4μm以下である、請求項1または2に記載の半導体発光素子。
  4. 第1厚さを有する基板上に、前記第1厚さよりも小さい第2厚さを有するベース層を形成する工程と、
    前記ベース層上に、n型半導体層、活性層およびp型半導体層を順に形成する工程と、
    前記活性層および前記p型半導体層を一部領域において除去し、前記n型半導体層の上面を露出させる工程と、
    前記n型半導体層の前記上面にn側電極を形成する工程と、
    前記p型半導体層上にp側電極を形成する工程と、
    前記n型半導体層を素子分離領域において除去し、前記ベース層の上面を露出させる工程と、
    前記n側電極、前記p側電極、前記n型半導体層、前記活性層、前記p型半導体層を被覆し、前記素子分離領域において前記ベース層の前記上面と接触し、酸化物誘電体材料から構成され、前記第2厚さよりも小さい第3厚さを有する第1保護層を形成する工程と、
    前記n側電極上の前記第1保護層を除去して第1n側開口を形成する工程と、
    前記p側電極上の前記第1保護層を除去して第1p側開口を形成する工程と、
    前記第1保護層を被覆し、前記第1n側開口において前記n側電極を被覆し、前記第1p側開口において前記p側電極を被覆し、前記素子分離領域において前記第1保護層と接触し、窒化物誘電体材料から構成され、前記第3厚さよりも小さい第4厚さを有する第2保護層を形成する工程と、
    前記n側電極上の前記第2保護層を除去して第2n側開口を形成する工程と、
    前記p側電極上の前記第2保護層を除去して第2p側開口を形成する工程と、
    前記第2n側開口において前記n側電極と接続するn側パッド電極を形成する工程と、
    前記第2p側開口において前記p側電極と接続するp側パッド電極を形成する工程と、
    前記素子分離領域において前記基板内にレーザを照射して改質部を形成する工程と、
    前記素子分離領域において前記第2保護層の上からブレードを押し当てて、前記第2保護層、前記第1保護層、前記ベース層および前記基板を切断する工程と、を備える半導体発光素子の製造方法。
  5. 前記n側パッド電極および前記p側パッド電極の上に、粘着性および伸縮性を有するシートを配置する工程をさらに備え、
    前記切断する工程において、前記シートの上から前記ブレードを押し当てる、請求項4に記載の半導体発光素子の製造方法。
JP2023060795A 2023-04-04 2023-04-04 半導体発光素子および半導体発光素子の製造方法 Active JP7472354B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023060795A JP7472354B1 (ja) 2023-04-04 2023-04-04 半導体発光素子および半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023060795A JP7472354B1 (ja) 2023-04-04 2023-04-04 半導体発光素子および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP7472354B1 true JP7472354B1 (ja) 2024-04-22

Family

ID=90735816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023060795A Active JP7472354B1 (ja) 2023-04-04 2023-04-04 半導体発光素子および半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP7472354B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207145A1 (en) 2002-06-26 2010-08-19 Yoo Myung Cheol Thin film light emitting diode
JP2017228628A (ja) 2016-06-22 2017-12-28 旭化成エレクトロニクス株式会社 赤外線デバイス
JP2022106572A (ja) 2021-01-07 2022-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2022180942A1 (ja) 2021-02-26 2022-09-01 浜松ホトニクス株式会社 発光ダイオード素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207145A1 (en) 2002-06-26 2010-08-19 Yoo Myung Cheol Thin film light emitting diode
JP2017228628A (ja) 2016-06-22 2017-12-28 旭化成エレクトロニクス株式会社 赤外線デバイス
JP2022106572A (ja) 2021-01-07 2022-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2022180942A1 (ja) 2021-02-26 2022-09-01 浜松ホトニクス株式会社 発光ダイオード素子

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US7919784B2 (en) Semiconductor light-emitting device and method for making same
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20200220046A1 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP2020205401A (ja) 半導体発光素子
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005183592A (ja) 半導体発光素子およびその製法
JP7345524B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20230034297A1 (en) Semiconductor light-emitting element
JP7472354B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370438B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370437B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7217819B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI842807B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20220336719A1 (en) Semiconductor light-emitting element
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20230352631A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP2024082647A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240410

R150 Certificate of patent or registration of utility model

Ref document number: 7472354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150