TWI720493B - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TWI720493B
TWI720493B TW108117940A TW108117940A TWI720493B TW I720493 B TWI720493 B TW I720493B TW 108117940 A TW108117940 A TW 108117940A TW 108117940 A TW108117940 A TW 108117940A TW I720493 B TWI720493 B TW I720493B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
type semiconductor
semiconductor layer
type
Prior art date
Application number
TW108117940A
Other languages
English (en)
Other versions
TW202005110A (zh
Inventor
丹羽紀隆
稲津哲彦
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202005110A publication Critical patent/TW202005110A/zh
Application granted granted Critical
Publication of TWI720493B publication Critical patent/TWI720493B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導體發光元件10具備：n型半導體層24，設置於基板20上；AlGaN系半導體材料之活性層26，設置於n型半導體層24上之第一區域W1；p型半導體層30，設置於活性層26上；第一保護層36，設置於p型半導體層30上且由氧化矽(SiO2 )或氮氧化矽(SiON)構成；第二保護層38，以被覆第一保護層36上、n型半導體層24上之與第一區域W1不同的第二區域W2、以及活性層26之側面的方式設置，且由氧化鋁(Al2 O3 )、氮氧化鋁(AlON)或氮化鋁(AlN)構成；p側電極34，與p型半導體層30上相接而設置；以及n側電極32，與n型半導體層24上相接而設置。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
深紫外光用之發光元件具有依序積層於基板上之氮化鋁鎵(AlGaN)系之n型包覆層(n-type clad layer)、活性層、以及p型包覆層。於藉由蝕刻(etching)露出之n型包覆層之一部分區域上形成有n側電極，於p型包覆層上形成有p側電極。於n型包覆層、活性層及p型包覆層之已露出之表面上係設置有氧化矽(SiO2)或氧化鋁(Al2O3)等之保護絕緣膜(例如參照專利文獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本專利第5985782號公報。
氧化矽(SiO2)係耐濕性差之材料，因而必須增大厚度以適當地使其具有保護功能。另一方面，氧化鋁(Al2O3)儘管耐濕性優異，但它是難蝕刻材料，因而於去除保護層而形成電極用之開口之步驟中有對半導體層造成損傷之虞。其結果為有元件之輸出特性下降之虞。
本發明係鑒於此課題而完成，其例示性目的之一在於提高半導體發光元件之可靠性及輸出特性。
本發明之一態樣之半導體發光元件具備：n型氮化鋁鎵(AlGaN)系半導體材料之n型半導體層，設置於基板上；AlGaN系半導體材料之活性層，設置於n型半導體層上之第一區域；p型AlGaN系半導體材料之p型半導體層，設置於活性層上；第一保護層，設置於p型半導體層上，且由氧化矽(SiO2)或氮氧化矽(SiON)構成；第二保護層，以被覆第一保護層上、n型半導體層上之與第一區域不同的第二區域、以及活性層之側面的方式設置，且由氧化鋁(Al2O3)、氮氧化鋁(AlON)或氮化鋁(AlN)構成；p側電極，在貫通p型半導體層上之第一保護層及第二保護層之p側開口處與p型半導體層上相接而設置；以及n側電極，在貫通n型半導體層上之第二區域之第二保護層之n側開口處與n型半導體層上相接而設置。
根據該態樣，於p型半導體層上設置由氧化矽(SiO2)或氮氧化矽(SiON)所構成之低折射率之第一保護層，藉此能夠於p型半導體層與第一保護層之界面處使更多紫外光全反射。由此，可使更多紫外光全反射並使更多紫外光朝向具有光萃取面(light extraction surface)之基板，可提高外部量子效率。而且，將活性層之側面以由氧化鋁(Al2O3)或氮化鋁(AlN)所構成之第二保護層來被覆，藉此可提高耐濕性。
第二保護層也可以用進一步被覆n型半導體層及p型半導體層之側面的方式設置。
第二保護層之厚度可為50nm以下。
n側電極及p側電極之各自之一部分可設置於第二保護層上。
本發明之另一態樣係一種半導體發光元件的製造方法。該方法具備下述步驟：於基板上，依序積層n型氮化鋁鎵(AlGaN)系半導體材料之n型半導體層、n型半導體層上之AlGaN系半導體材料之活性層、活性層上之p型AlGaN系半導體材料之p型半導體層、以及p型半導體層上之由氧化 矽(SiO2)或氮氧化矽(SiON)構成之第一保護層；去除第一保護層、p型半導體層、活性層及n型半導體層之一部分，以使n型半導體層之一部分露出；以被覆第一保護層上、n型半導體層之露出區域上、以及活性層之側面之方式，形成由氧化鋁(Al2O3)、氮氧化鋁(AlON)或氮化鋁(AlN)構成的第二保護層；部分地去除第一保護層上之第二保護層而形成第一保護層露出之p側開口，且部分地去除n型半導體層上之第二保護層而形成n型半導體層露出之n側開口；在n側開口處形成與n型半導體層上相接之n側電極；在p側開口處去除第一保護層而使p型半導體層露出；以及在p側開口處形成與p型半導體層上相接之p側電極。
根據該態樣，能夠在p型半導體層上保護第一保護層，且去除由屬於難蝕刻材料之氧化鋁(Al2O3)、氮氧化鋁(AlON)或氮化鋁(AlN)所構成之第二保護層而形成n側開口及p側開口。其結果為，可抑制對p型半導體層上之與p側電極相接之部分進行蝕刻所造成的損傷，防止p側電極之接觸電阻(contact resistance)之劣化。而且，將活性層之側面利用由氧化鋁(Al2O3)或氮化鋁(AlN)所構成之第二保護層來被覆，藉此可提高耐濕性。
形成p側開口及n側開口之步驟可藉由乾式蝕刻去除第二保護層。使p型半導體層露出之步驟可藉由濕式蝕刻去除第一保護層。
第二保護層可藉由原子層堆積法形成。
根據本發明，可提高半導體發光元件之可靠性及輸出特性。
10、60:半導體發光元件
12、16、44:遮罩
13:露出區域
14、18:乾式蝕刻
17:外周區域
20:基板
20a:第一主面
20b:第二主面
20c:外周面
22:緩衝層
24:n型包覆層
24a:第一上表面
24b:第二上表面
26:活性層
28:電子阻擋層
30:p型包覆層
32:n側電極
34:p側電極
36:第一保護層
38:第二保護層
40:n側開口
42:第二p側開口
46:開口
48:第一p側開口
50:側面
58:保護層
W1:第一區域
W2:第二區域
θ:傾斜角
圖1是概略地表示實施形態之半導體發光元件之構成之剖視圖。
圖2是概略地表示半導體發光元件之製造步驟之圖。
圖3是概略地表示半導體發光元件之製造步驟之圖。
圖4是概略地表示半導體發光元件之製造步驟之圖。
圖5是概略地表示半導體發光元件之製造步驟之圖。
圖6是概略地表示半導體發光元件之製造步驟之圖。
圖7是概略地表示半導體發光元件之製造步驟之圖。
圖8是概略地表示半導體發光元件之製造步驟之圖。
圖9是概略地表示半導體發光元件之製造步驟之圖。
圖10是概略地表示比較例之半導體發光元件之構成之剖視圖。
圖11是概略地表示變形例之半導體發光元件之構成之剖視圖。
以下，一邊參照圖式一邊對用以實施本發明之形態進行詳細說明。另外，說明中對相同要素附上相同符號，且適當省略重複說明。而且，為了有助於理解說明，各圖式中之各構成要素之尺寸比未必與實際之發光元件之尺寸比一致。
圖1係概略地表示實施形態之半導體發光元件10之構成之剖視圖。半導體發光元件10係以發出中心波長λ約為360nm以下之「深紫外光」的方式所構成之LED(Light Emitting Diode；發光二極體)晶片(chip)。為了輸出此種波長之深紫外光，半導體發光元件10由帶隙(band gap)約為3.4eV以上之氮化鋁鎵(AlGaN)系半導體材料構成。在本實施形態中，特別表示出發出中心波長λ約為240nm至350nm之深紫外光之情形。
本說明書中，「AlGaN系半導體材料」係主要指包含氮化鋁(AlN)與氮化鎵(GaN)之半導體材料，且包含含有氮化銦(InN)等其他材料之半導體材料。因此，本說明書中提及之「AlGaN系半導體材料」例如可由In1-x-yAlxGayN(0≦x+y≦1，0≦x≦1，0≦y≦1)之組成來表示，包含AlN、 GaN、AlGaN、氮化銦鋁(InAlN)、氮化銦鎵(InGaN)、氮化銦鋁鎵(InAlGaN)。
而且，在「AlGaN系半導體材料」中為了區分實質不含有AlN之材料，有時稱作「GaN系半導體材料」。「GaN系半導體材料」主要包含GaN或InGaN，亦包含在GaN或InGaN含有微量AlN之材料。同樣地，在「AlGaN系半導體材料」之中為了區分實質不含有GaN之材料，有時稱作「AlN系半導體材料」。「AlN系半導體材料」主要包含AlN或InAlN，亦包含在AlN或InAlN含有微量GaN之材料。
半導體發光元件10具備基板20、緩衝(buffer)層22、n型包覆層24、活性層26、電子阻擋(block)層28、p型包覆層30、n側電極32、p側電極34、第一保護層36以及第二保護層38。
基板20係對半導體發光元件10發出之深紫外光具有透光性，例如是藍寶石(Al2O3)基板。基板20具有第一主面20a和與第一主面20a為相反側之第二主面20b。第一主面20a係成為用以使緩衝層22上之各層成長之結晶成長面。第二主面20b係成為用以將活性層26發出之深紫外光萃取至外部之光萃取面。在變形例中，基板20可以是氮化鋁(AlN)基板，亦可以是氮化鋁鎵(AlGaN)基板。
緩衝層22形成於基板20之第一主面20a之上。緩衝層22是用以形成n型包覆層24上之各層之基底層(模板(template)層)。緩衝層22例如是未摻雜(un-doped)之AlN層，具體而言是係經高溫成長之AlN(HT-AlN：High Temperature AlN)層。緩衝層22可包含形成於AlN層上之未摻雜之AlGaN層。在變形例中，於基板20為AlN基板或AlGaN基板之情形下，緩衝層22可僅由未摻雜之AlGaN層構成。也就是說，緩衝層22包含未摻雜之AlN層及AlGaN層之至少一者。
n型包覆層24是形成於緩衝層22之上之n型半導體層。n型包 覆層24係n型AlGaN系半導體材料層，例如是摻雜有作為n型雜質之矽(Si)的AlGaN層。n型包覆層24係以讓活性層26發出之深紫外光透過之方式來選擇組成比，例如，以AlN之莫耳分率為25%以上，較佳為40%以上或50%以上的方式來形成。n型包覆層24具有較活性層26發出之深紫外光之波長還大之帶隙，例如以帶隙為4.3eV以上之方式形成。n型包覆層24較佳為以AlN之莫耳分率為80%以下，也就是帶隙為5.5eV以下之方式形成，更理想為以AlN之莫耳分率為70%以下(也就是帶隙為5.2eV以下)之方式形成。n型包覆層24具有1μm至3μm左右之厚度，例如具有2μm左右之厚度。
n型包覆層24以作為雜質之矽(Si)之濃度為1×1018/cm3以上5×1019/cm3以下之方式形成。n型包覆層24較佳為以Si濃度為5×1018/cm3以上3×1019/cm3以下之方式形成，較佳為以7×1018/cm3以上2×1019/cm3以下之方式形成。在一實施例中，n型包覆層24之Si濃度為1×1019/cm3左右，為8×1018/cm3以上1.5×1019/cm3以下之範圍。
活性層26由AlGaN系半導體材料構成，被夾在n型包覆層24與電子阻擋層28之間而形成雙異質接合(double-hetero junction)構造。活性層26可具有單層或多層之量子井構造，例如，可由障蔽(barrier)層與井層之積層體所構成，該障蔽層係由未摻雜之AlGaN系半導體材料所形成障蔽(barrier)，該井層係由未摻雜之AlGaN系半導體材料所形成。活性層26為了輸出波長355nm以下之深紫外光而構成為帶隙為3.4eV以上，例如以能夠輸出波長310nm以下之深紫外光之方式來選擇AlN組成比。活性層26係形成於n型包覆層24之第一上表面24a，未形成於第一上表面24a旁邊之第二上表面24b。活性層26未形成於n型包覆層24之整個面，僅形成於n型包覆層24之一部分區域(第一區域W1)。
電子阻擋層28係形成於活性層26之上。電子阻擋層28係未摻 雜之AlGaN系半導體材料層，例如以AlN之莫耳分率為40%以上之方式形成，較佳為以AlN之莫耳分率為50%以上之方式形成。電子阻擋層28可形成為AlN之莫耳分率為80%以上，亦可由實質不含有GaN之AlN系半導體材料形成。電子阻擋層具有1nm至10nm左右之厚度，例如具有2nm至5nm左右之厚度。電子阻擋層28可以是p型AlGaN系半導體材料層。
p型包覆層30是形成於電子阻擋層28之上之p型半導體層。p型包覆層30係p型AlGaN系半導體材料層，例如是摻雜作為p型雜質之鎂(Mg)的AlGaN層。p型包覆層30具有300nm至700nm左右之厚度，例如具有400nm至600nm左右之厚度。p型包覆層30可由實質不含有AlN之p型GaN系半導體材料形成。
第一保護層36係設置於p型包覆層30之上。第一保護層36由氧化矽(SiO2)或氮氧化矽(SiON)構成。第一保護層36係由對從活性層26所輸出之深紫外光之折射率較p型包覆層30低之材料所構成。構成p型包覆層30之AlGaN系半導體材料之折射率係取決於組成比，為2.1至2.56左右。另一方面，構成第一保護層36之SiO2之折射率為1.4左右，SiON之折射率為1.4至2.1左右。藉由設置低折射率之第一保護層36，能夠在p型包覆層30與第一保護層36之界面處使來自活性層26之更多紫外光全反射，並朝向作為光萃取面之基板20之第二主面20b。尤其SiO2與p型包覆層30之折射率差大，因而可更提高反射特性。第一保護層36之厚度為50nm以上，例如可設為100nm以上。
於第一保護層36係設置有用以形成p側電極34之第一p側開口48。第一p側開口48係設置於p型包覆層30上，以貫通第一保護層36而使p型包覆層30露出之方式形成。
第二保護層38係以被覆第一保護層36之上、n型包覆層24之 第二上表面24b之上、n型包覆層24、活性層26及電子阻擋層28之側面之方式所設置。如圖示般，第二保護層38可將緩衝層22之側面或基板20之側面之一部分予以被覆。第二保護層38係由氧化鋁(Al2O3)、氮氧化鋁(AlON)或氮化鋁(AlN)構成。構成第二保護層38之氧化鋁(Al2O3)、氮氧化鋁(AlON)及氮化鋁(AlN)係耐濕性較構成第一保護層36之氧化矽(SiO2)或氮氧化矽(SiON)優異。因此，以第二保護層38來被覆元件構造之整個上表面及側面，藉此能夠提供耐濕性優異之保護功能。第二保護層38之厚度可設為50nm以下，例如可設為10nm至30nm左右。
於第二保護層38係設置有用以形成n側電極32之n側開口40。n側開口40係設置於n型包覆層24之第二上表面24b上，以貫通第二保護層38使n型包覆層24露出之方式形成。於第二保護層38設置有用以形成p側電極34之第二p側開口42。第二p側開口42係設置於p型包覆層30上或第一保護層36上，以貫通第二保護層38使第一保護層36或p型包覆層30露出之方式形成。
n側電極32係設置於n側開口40，且以與n型包覆層24之第二上表面24b相接之方式形成。n側電極32係Ti/Al系之電極，至少具有與n型包覆層24上相接設置之Ti層、及與Ti層上相接設置之Al層。Ti層之厚度為1nm至10nm左右，Al層之厚度為20nm至1000nm左右。n側電極32也具有作為使來自n型包覆層24之紫外光反射並朝向基板20之第二主面20b之反射電極的功能。
n側電極32之一部分亦形成於第二區域W2之第二保護層38上。藉由將n側電極32不僅形成於n側開口40內亦形成於第二保護層38之上，能夠增大反射電極之形成區域，且使更多之紫外光朝向作為光萃取面之基板20之第二主面20b反射。而且，藉由以被覆n側開口40之整體之方式 形成n側電極32，能夠提高與第二保護層38組合所引起的之密封功能。
p側電極34係設置於第一p側開口48及第二p側開口42，以與p型包覆層30上相接之方式形成。p側電極34由銦錫氧化物(ITO：Indium Tin Oxide)等導電性氧化物構成。p側電極34可以是金屬電極，例如可由鎳(Ni)/金(Au)之積層構造形成。
p側電極34之一部分亦形成於第一區域W1之第一保護層36上或第二保護層38。以被覆第一p側開口48及第二p側開口42之整體之方式形成p側電極34，藉此能夠提高與第二保護層38組合所引起之密封功能。
然後，對半導體發光元件10的製造方法進行說明。圖2至圖8是概略地表示半導體發光元件10之製造步驟之圖。在圖2中，首先，於基板20之第一主面20a之上依序形成緩衝層22、n型包覆層24、活性層26、電子阻擋層28、p型包覆層30及第一保護層36。
基板20係藍寶石(Al2O3)基板，且是用以形成AlGaN系半導體材料之成長基板。例如，於藍寶石基板之(0001)面上形成緩衝層22。緩衝層22例如包含經高溫成長之AlN(HT-AlN)層、未摻雜之AlGaN(u-AlGaN)層。n型包覆層24、活性層26、電子阻擋層28及p型包覆層30是由AlGaN系半導體材料、AlN系半導體材料或GaN系半導體材料形成之層，能夠使用有機金屬化學氣相成長(MOVPE；Metalorganic Vapor Phase Epitaxy)法或分子束磊晶(MBE；Molecular Beam Epitaxy)法等周知之磊晶成長法來形成。第一保護層36由SiO2或SiON構成，能夠使用化學氣相沉積(CVD：Chemical Vapor Deposition)法等周知技術形成。第一保護層36之厚度為50nm以上，例如為100nm以上。
接下來，如圖3所示，於第一保護層36之上形成遮罩(mask)12，去除未形成遮罩12之露出區域13之第一保護層36、p型包覆層 30、電子阻擋層28、活性層26及n型包覆層24之一部分。由此，於露出區域13形成有n型包覆層24之第二上表面24b(露出面)。於形成n型包覆層24之露出面之步驟中，能夠藉由乾式蝕刻14去除各層。例如，能夠使用蝕刻氣體之電漿化之反應性離子蝕刻，例如，能夠使用感應耦合型電漿(ICP：Inductive Coupled Plasma)蝕刻。
接下來，如圖4所示，於第一保護層36之上及n型包覆層24之第二上表面24b上形成有另一遮罩16。然後，未形成遮罩16之外周區域17之第一保護層36、p型包覆層30、電子阻擋層28、活性層26及n型包覆層24係藉由乾式蝕刻18所去除。外周區域17是於一塊基板上形成複數個發光元件時之元件間的分離區域。在外周區域17中，可部分地去除緩衝層22，亦可完全地去除緩衝層22以使基板20露出。在外周區域17中，可去除基板20之一部分而露出高度與第一主面20a不同之基板20之外周面20c。
然後，去除遮罩16後，如圖5所示，以被覆元件構造之整個上表面的方式形成第二保護層38。第二保護層38係由Al2O3、AlON或AlN所構成。以覆蓋第一保護層36上、n型包覆層24之第二上表面24b上、n型包覆層24、活性層26、電子阻擋層28及p型包覆層30之側面之方式形成。第一保護層36可被覆緩衝層22之側面，亦可被覆基板20之側面之至少一部分。
第二保護層38係與活性層26之側面相接而保護活性層26。第二保護層38較佳為耐濕性優異，較佳為膜密度高之緻密構造。例如，使用原子層沉積(ALD：Atomic layer deposition)法來形成第二保護層38，藉此能夠形成保護功能優異之第二保護層38。而且，藉由利用ALD法形成第二保護層38，能夠減低保護功能所需的充分的膜厚。第二保護層38之厚度可設為50nm以下，例如可設為10nm至30nm左右。
接下來，如圖6所示，於第二保護層38形成n側開口40及p側 開口(第二p側開口)42。n側開口40係設置於n型包覆層24之第二上表面24b上之第二區域W2的一部分區域，第二p側開口42係設置於第一保護層36上之第一區域W1的一部分區域。n側開口40及第二p側開口42係於該等開口區域以外形成遮罩，可藉由乾式蝕刻形成第二保護層38。n側開口40及第二p側開口42係以貫通第二保護層38之方式形成。因此，在n側開口40中露出n型包覆層24之第二上表面24b，在第二p側開口42中露出第一保護層36。
另外，於第二p側開口42之形成時較佳為以p型包覆層30不露出的方式去除第二保護層38。因此，較佳為於第二p側開口42之形成後維持以下狀態：p型包覆層30上殘留第一保護層36且p型包覆層30上之整體由第一保護層36所被覆。
接下來，如圖7所示，於n側開口40形成n側電極32。n側電極32能夠藉由以下方式所形成：於n型包覆層24之第二上表面24b上形成Ti層，接下來於Ti層上形成Al層，其中該n型包覆層24之第二上表面24b係在n側開口40處露出。n側電極32之Ti/Al層較佳為藉由濺鍍法形成。雖亦能夠由電子束(EB：electron beam)蒸鍍法形成該等層，不過藉由使用濺鍍法能夠形成膜密度低之金屬層，能夠以相對低之退火(anneal)溫度實現適當的接觸電阻。
n側電極32不僅可形成於n側開口40之內側，亦可形成於n側開口40之外側。也就是說，n側電極32之一部分可形成於第二區域W2之第二保護層38之上。藉由使n側電極32之形成區域較n側開口40還廣，能夠擴大具有作為反射電極的功能之n側電極32之被覆面積且使輸出特性提高。而且，能夠以n側電極32被覆n側開口40之整體，能夠提高密封功能。
接下來，對n側電極32實施退火處理。n側電極32之退火處理係以小於Al之熔點(約660℃)之溫度所執行，較佳為以560℃以上650℃以下 之溫度退火。將Al層之膜密度設為小於2.7g/cm3，退火溫度設為560℃以上650℃以下，藉此能夠將n側電極32之接觸電阻設為0.1Ω‧cm2以下。而且，藉由將退火溫度設為560℃以上650℃以下，能夠提高退火後之n側電極32之平坦性，能夠使紫外光反射率為30%以上。進一步地，藉由以小於Al之熔點之溫度退火，即便進行一分鐘以上之退火處理，例如5分鐘至30分鐘左右之退火處理，亦能獲得適當的接觸電阻。當於一塊基板上形成複數個元件部分時，藉由延長退火時間(一分鐘以上)能夠提高退火時之基板內之溫度均勻性，能夠同時形成複數個特性不均少之半導體發光元件。
接下來，如圖8所示，形成跨及第一區域W1之第一保護層36及第二保護層38上與第二區域W2之第一保護層36及n側電極32上之遮罩44。遮罩44係於與第一區域W1之第二保護層38之第二p側開口42對應之位置具有開口46。遮罩44之開口46係為了形成貫通第一保護層36之第一p側開口48(參照圖9)而設置，且位於第二保護層38之第二p側開口42之內側。因此，第二保護層38之第二p側開口42中的側面係由遮罩44所被覆。
接下來，如圖9所示，去除遮罩44之開口46內之第一保護層36，且於第一保護層36形成第一p側開口48。第一p側開口48係以貫通第一保護層36之方式形成，以在第一p側開口48處露出p型包覆層30的方式去除第一保護層36。第一保護層36較佳為藉由濕式蝕刻去除。第一保護層36例如能夠使用作為氫氟酸(HF)與氟化銨(NH4F)之混合液體的緩衝氫氟酸(BHF：Buffered HF)去除。藉由對第一保護層36進行濕式蝕刻，與進行乾式蝕刻的情形相比，能夠減低對在第一保護層36之去除後露出之p型包覆層30之損傷影響。
然後，去除遮罩44後，於第一p側開口48及第二p側開口42內形成p側電極34。p側電極34以與在第一p側開口48處露出之p型包覆層30上 相接的方式設置。而且，p側電極34之一部分亦形成於在第二p側開口42處露出之第一保護層36上，也形成於第二保護層38上。由此，第一p側開口48及第二p側開口42之整體係由第二保護層38所被覆。藉由以上之步驟，完成圖1所示之半導體發光元件10。
以下，一邊參照比較例一邊對本實施形態之作用功效進行說明。圖10概略地表示比較例之半導體發光元件60之構成。在比較例中，僅設置與上述第二保護層38相同之保護層58，未設置第一保護層36。比較例之保護層58係以與第一區域W1之p型包覆層30上、第二區域W2之n型包覆層24上、n型包覆層24、活性層26、電子阻擋層28及p型包覆層30之側面相接的方式設置。
在比較例中，於保護層58含有矽(Si)之情形下，也就是說由SiO2、SiON、氮化矽(SiNx)等所構成之情形下，有在半導體發光元件60之通電使用時保護層58中所含的Si向活性層26擴散之虞。當Si向活性層26擴散時，有構成活性層26之AlGaN系半導體材料n型化，導致活性層26之輸出特性降低之虞。而且，氮化矽因吸收從活性層26輸出之紫外光，故導致來自作為光萃取面之基板20之第二主面20b之光輸出降低。
在比較例中，於保護層58由Al2O3、AlON或AlN所構成之情形下，由於保護層58不含有Si，因而能夠防止於半導體發光元件60之通電使用時Si向活性層26擴散之影響。然而，因鋁之氮氧化物係難以濕式蝕刻，故於形成用以使p型包覆層30露出之p側開口時，必須對保護層58進行乾式蝕刻。事實上，無法藉由乾式蝕刻僅去除保護層58，且p型包覆層30之上表面會至少部分地被乾式蝕刻。這樣一來，損傷影響會殘留在p側電極34所接觸的p型包覆層30，p側電極34之接觸電阻可能增大。結果，導致半導體發光元件60之光輸出降低。
另一方面，根據本實施形態，因活性層26之側面被由Al2O3、AlON或AlN所構成之第二保護層38被覆，故能夠防止Si向活性層26擴散之影響。由Al2O3、AlON或AlN所構成之第二保護層38因耐濕性優異，故亦能夠提高將活性層26密封之功能。而且，因於p型包覆層30上設置由SiO2或SiON所構成之第一保護層36，故在對第二保護層38進行乾式蝕刻時，能夠使第一保護層36具有作為停止層(stop layer)的功能。由此，能夠防止p型包覆層30之露出面因乾式蝕刻而受損。由此，能夠防止p側電極34之接觸電阻增大，使半導體發光元件10之光輸出提高。
根據本實施形態，藉由將第一保護層36設為屬於低折射率之材料之SiO2(折射率1.4)，能夠增大與p型包覆層30之折射率差，能夠使入射至p型包覆層30與第一保護層36之界面的更多紫外光全反射。由此，能夠使從活性層26輸出之更多紫外光朝向作為光萃取面之基板20之第二主面20b，能夠使半導體發光元件10之光輸出提高。
以上，基於實施例對本發明進行了說明。所屬技術領域中具有通常知識者應理解本發明不限定於上述實施形態，能夠進行各種設計變更，各種變形例亦為可能，且這種變形例亦處於本發明之範圍。
圖11是概略地表示變形例之半導體發光元件10之構成之剖視圖。本變形例中在如下方面與上述實施形態不同：藉由第二保護層38所被覆之半導體層之側面50為傾斜之台面(mesa surface)。半導體層之側面50之傾斜角θ例如為60度以下，例如能夠設為15度至50度左右。根據本變形例，藉由使活性層26之台面傾斜，能夠使從活性層26向水平方向出射之紫外光朝向基板20之第二主面20b反射，能夠提高光萃取效率。
為了製造本變形例之半導體發光元件10，使在上述圖3及圖4之步驟中使用之遮罩12、16之側面傾斜即可。在本變形例中亦於第一保護 層36之形成後將半導體層予以蝕刻而形成台面，因而於第一保護層36亦形成有傾斜之側面。
在另一變形例中，可具備除了上述第一保護層36及第二保護層38之外的另外的保護層。例如，可進一步設置被覆n側電極32、p側電極34及第二保護層38之上表面及側面之第三保護層。第三保護層可由與第一保護層36相同之材料構成，可由與第二保護層38相同之材料構成。第三保護層可以是材料不同之複數個層之積層構造。
[產業可利用性]
根據本發明，能夠提高半導體發光元件之可靠性及輸出特性。
10‧‧‧半導體發光元件
20‧‧‧基板
20a‧‧‧第一主面
20b‧‧‧第二主面
20c‧‧‧外周面
22‧‧‧緩衝層
24‧‧‧n型包覆層
24a‧‧‧第一上表面
24b‧‧‧第二上表面
26‧‧‧活性層
28‧‧‧電子阻擋層
30‧‧‧p型包覆層
32‧‧‧n側電極
34‧‧‧p側電極
36‧‧‧第一保護層
38‧‧‧第二保護層
40‧‧‧n側開口
42‧‧‧第二p側開口
48‧‧‧第一p側開口
W1‧‧‧第一區域
W2‧‧‧第二區域

Claims (7)

  1. 一種半導體發光元件，係具備： n型氮化鋁鎵(AlGaN)系半導體材料之n型半導體層，設置於基板上； 氮化鋁鎵系半導體材料之活性層，設置於前述n型半導體層上之第一區域； p型氮化鋁鎵系半導體材料之p型半導體層，設置於前述活性層上； 第一保護層，設置於前述p型半導體層上，且由氧化矽(SiO2 )或氮氧化矽(SiON)構成； 第二保護層，以被覆前述第一保護層上、前述n型半導體層上之與前述第一區域不同的第二區域、以及前述活性層之側面的方式設置，且由氧化鋁(Al2 O3 )、氮氧化鋁(AlON)或氮化鋁(AlN)構成； p側電極，在貫通前述p型半導體層上之前述第一保護層及前述第二保護層之p側開口處與前述p型半導體層上相接而設置；以及 n側電極，在貫通前述n型半導體層上之前述第二區域之前述第二保護層之n側開口處與前述n型半導體層上相接而設置。
  2. 如請求項1所記載之半導體發光元件，其中前述第二保護層係以進一步被覆前述n型半導體層及前述p型半導體層之側面的方式設置。
  3. 如請求項1或2所記載之半導體發光元件，其中前述第二保護層之厚度為50nm以下。
  4. 如請求項1或2所記載之半導體發光元件，其中前述n側電極及前述p側電極之各自之一部分設置於前述第二保護層上。
  5. 一種半導體發光元件的製造方法，包括下述步驟： 於基板上，依序積層n型氮化鋁鎵(AlGaN)系半導體材料之n型半導體層、n型半導體層上之氮化鋁鎵系半導體材料之活性層、活性層上之p型氮化鋁鎵系半導體材料之p型半導體層、以及p型半導體層上之由氧化矽(SiO2 )或氮氧化矽(SiON)構成之第一保護層； 去除前述第一保護層、前述p型半導體層、前述活性層及前述n型半導體層之一部分，以使前述n型半導體層之一部分露出； 以被覆前述第一保護層上、前述n型半導體層之露出區域上、以及前述活性層之側面之方式，形成由氧化鋁(Al2 O3 )、氮氧化鋁(AlON)或氮化鋁(AlN)構成的第二保護層； 部分地去除前述第一保護層上之前述第二保護層而形成前述第一保護層露出之p側開口，且部分地去除前述n型半導體層上之前述第二保護層而形成前述n型半導體層露出之n側開口； 在前述n側開口處形成與前述n型半導體層上相接之n側電極； 在前述p側開口處去除前述第一保護層而使前述p型半導體層露出；以及 在前述p側開口處形成與前述p型半導體層上相接之p側電極。
  6. 如請求項5所記載之半導體發光元件的製造方法，其中形成前述p側開口及前述n側開口之步驟係藉由乾式蝕刻去除前述第二保護層； 使前述p型半導體層露出之步驟係藉由濕式蝕刻去除前述第一保護層。
  7. 如請求項5或6所記載之半導體發光元件的製造方法，其中前述第二保護層藉由原子層堆積法形成。
TW108117940A 2018-05-29 2019-05-24 半導體發光元件以及半導體發光元件的製造方法 TWI720493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-102460 2018-05-29
JP2018102460A JP6570702B1 (ja) 2018-05-29 2018-05-29 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW202005110A TW202005110A (zh) 2020-01-16
TWI720493B true TWI720493B (zh) 2021-03-01

Family

ID=67844790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117940A TWI720493B (zh) 2018-05-29 2019-05-24 半導體發光元件以及半導體發光元件的製造方法

Country Status (5)

Country Link
US (1) US11217728B2 (zh)
JP (1) JP6570702B1 (zh)
KR (3) KR20240011257A (zh)
TW (1) TWI720493B (zh)
WO (1) WO2019230459A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6902569B2 (ja) 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) * 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN112993138B (zh) * 2020-10-22 2022-02-25 重庆康佳光电技术研究院有限公司 芯片基板及其制作方法
CN113594326B (zh) * 2021-07-29 2022-12-20 厦门三安光电有限公司 一种发光二极管、发光模块及显示装置
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028381A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2015023073A (ja) * 2013-07-17 2015-02-02 豊田合成株式会社 半導体装置
JP2015082612A (ja) * 2013-10-23 2015-04-27 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985782U (ja) 1982-12-01 1984-06-09 株式会社クボタ 作業車の操向用操作部
JP2001339121A (ja) 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
WO2002021604A1 (fr) * 2000-09-08 2002-03-14 Sharp Kabushiki Kaisha Dispositif emetteur de lumiere a semi-conducteurs au nitrure
JP4547933B2 (ja) * 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
KR100862453B1 (ko) 2004-11-23 2008-10-08 삼성전기주식회사 ＧａＮ 계 화합물 반도체 발광소자
JP2009164423A (ja) 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP2011233783A (ja) 2010-04-28 2011-11-17 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
KR101746004B1 (ko) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
KR101900276B1 (ko) * 2012-01-04 2018-09-20 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
CN108598229A (zh) * 2012-07-18 2018-09-28 世迈克琉明有限公司 半导体发光器件
WO2016157518A1 (ja) 2015-04-03 2016-10-06 創光科学株式会社 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
KR102443694B1 (ko) * 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028381A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2015023073A (ja) * 2013-07-17 2015-02-02 豊田合成株式会社 半導体装置
JP2015082612A (ja) * 2013-10-23 2015-04-27 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法

Also Published As

Publication number Publication date
KR20210010291A (ko) 2021-01-27
JP6570702B1 (ja) 2019-09-04
US20200066941A1 (en) 2020-02-27
KR102480037B1 (ko) 2022-12-21
JP2019207944A (ja) 2019-12-05
TW202005110A (zh) 2020-01-16
WO2019230459A1 (ja) 2019-12-05
KR20240011257A (ko) 2024-01-25
US11217728B2 (en) 2022-01-04
KR20220137809A (ko) 2022-10-12

Similar Documents

Publication Publication Date Title
TWI720493B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI734445B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI741638B (zh) 半導體發光元件
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP6640815B2 (ja) 半導体発光素子の製造方法
TW202147638A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202228308A (zh) 半導體發光元件以及半導體發光元件的製造方法
KR102075286B1 (ko) 심자외 발광 소자
TWI825869B (zh) 半導體發光元件
JP7023899B2 (ja) 半導体発光素子
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202315154A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202209705A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI842807B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法