TW202315154A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202315154A
TW202315154A TW111127490A TW111127490A TW202315154A TW 202315154 A TW202315154 A TW 202315154A TW 111127490 A TW111127490 A TW 111127490A TW 111127490 A TW111127490 A TW 111127490A TW 202315154 A TW202315154 A TW 202315154A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
aforementioned
type semiconductor
contact
Prior art date
Application number
TW111127490A
Other languages
English (en)
Inventor
丹羽紀隆
稲津哲彦
相田晴久
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202315154A publication Critical patent/TW202315154A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題在於提高半導體發光元件的可靠性。半導體發光元件10係具備：n型半導體層24，係由n型AlGaN系半導體材料所構成；活性層26，係設置於n型半導體層24上，且由AlGaN系半導體材料所構成；p型半導體層28，係設置於活性層26上；p側接觸電極30，係包含與p型半導體層28的上表面28a接觸之Rh層；p側電極被覆層32，係與p側接觸電極30的上表面30a以及側面30b接觸，且包含依序層疊之Ti層、Rh層以及TiN層；介電體被覆層，係具有設置於p側電極被覆層32上之連接開口，在與連接開口不同之部位處被覆p側電極被覆層32；以及p側電流擴散層40，係在連接開口處與p側電極被覆層32連接。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
半導體發光元件係具有層疊於基板上之n型半導體層、活性層以及p型半導體層。於p型半導體層上設置有p側接觸電極，於p側接觸電極上設置有介電體層。於用以輸出深紫外光之發光元件中，相對於發光波長具有高反射率之Rh(銠)有時被用於p側接觸電極(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利6839320號公報。
[發明所欲解決之課題]
Rh係因與介電體材料之間的接著性低，故存在因介電體層的剝離導致元件可靠性降低之可能性。而且，存在下述可能性：當去除p側接觸電極上的介電體層並形成連接開口時，在連接開口處露出之p側接觸電極產生伴隨該介電體層的去除之損傷，從而p側接觸電極的反射特性降低。
本發明係有鑒於這種課題而完成，目的在於提供一種提高半導體發光元件的可靠性之技術。 [用以解決課題之手段]
本發明的一個態樣的半導體發光元件係具備：n型半導體層，係由n型AlGaN(氮化鋁鎵)系半導體材料所構成；活性層，係設置於n型半導體層上，且由AlGaN系半導體材料所構成；p型半導體層，係設置於活性層上；p側接觸電極，係包含與p型半導體層的上表面接觸之Rh層；p側電極被覆層，係與p側接觸電極的上表面以及側面接觸，且包含依序層疊之Ti(鈦)層、Rh層以及TiN(氮化鈦)層；介電體被覆層，係具有設置於p側電極被覆層上之連接開口，在與連接開口不同之部位處被覆p側電極被覆層；以及p側電流擴散層，係在連接開口處與p側電極被覆層連接。
本發明的另一個態樣係半導體發光元件的製造方法。該半導體發光元件的製造方法係具備下述工序：於由n型AlGaN系半導體材料所構成之n型半導體層上形成由AlGaN系半導體材料所構成之活性層；於活性層上形成p型半導體層；形成p側接觸電極，該p側接觸電極係包含與p型半導體層的上表面接觸之Rh層；形成p側電極被覆層，該p側電極被覆層係與p側接觸電極的上表面以及側面接觸，且包含依序層疊之Ti層、Rh層以及TiN層；形成被覆p側電極被覆層的上表面以及側面之介電體被覆層；去除p側電極被覆層上的介電體被覆層，形成p側電極被覆層露出之連接開口；以及形成p側電流擴散層，該p側電流擴散層係在連接開口處與p側電極被覆層連接。p側接觸電極所包含之Rh層係藉由蒸鍍法所形成，p側電極被覆層所包含之Rh層係藉由濺鍍法所形成。 [發明功效]
根據本發明，能夠提高半導體發光元件的可靠性。
以下，參照圖式對用以實施本發明之形態進行詳細說明。另外，說明中對相同的要素附上相同的符號，並適當省略重複之說明。而且，為了有助於理解說明，各圖式中之各構成要素的尺寸比不必與實際的發光元件的尺寸比一致。
本實施形態之半導體發光元件係構成為發出中心波長λ約為360nm以下之「深紫外光」，且為所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外光發光二極體)晶片。因輸出這種波長的深紫外光，故使用帶隙(bandgap)約3.4eV以上的氮化鋁鎵(AlGaN)系半導體材料。本實施形態中，尤其顯示發出中心波長λ約240nm至320nm的深紫外光之情形。
於本說明書中，「AlGaN系半導體材料」是指至少包含氮化鋁(AlN)以及氮化鎵(GaN)之半導體材料，包含含有氮化銦(InN)等其他材料之半導體材料。因此，本說明書中提及的「AlGaN系半導體材料」例如能夠由In 1-x-yAl xGa yN(0＜x＋y≦1，0＜x＜1，0＜y＜1)的組成來顯示，且包含AlGaN或者InAlGaN。本說明書的「AlGaN系半導體材料」係例如AlN以及GaN的各自的莫耳分率為1%以上，較佳為5%以上、10%以上或者20%以上。
而且，為了與不含AlN之材料加以區分，有時稱作「GaN系半導體材料」。「GaN系半導體材料」中包含GaN或者InGaN(氮化銦鎵)。同樣地，為了與不含GaN之材料加以區分，有時稱作「AlN系半導體材料」。「AlN系半導體材料」中包含AlN或者InAlN(氮化鋁銦)。
圖1係概略性地顯示實施形態的半導體發光元件10的構成之剖視圖。半導體發光元件10係具備基板20、基底層22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、p側電極被覆層32、第一介電體被覆層34、第二介電體被覆層36、n側接觸電極38、p側電流擴散層40、n側電流擴散層42、介電體保護層44、p側墊電極46以及n側墊電極48。
圖1中，有時將箭頭A所示之方向稱為「上下方向」或者「厚度方向」。而且，從基板20觀察時，有時將離開基板20之方向稱作上側，將朝向基板20之方向稱作下側。
基板20係具有第一主表面20a以及與第一主表面20a為相反側之第二主表面20b。第一主表面20a係用以使從基底層22到p型半導體層28為止的各層成長之結晶成長面。基板20係由相對於半導體發光元件10發出之深紫外光具有透光性之材料所構成，例如由藍寶石(Al 2O 3)所構成。於第一主表面20a形成有深度以及間距為次微米(1μm以下)之微細凹凸圖案。這種基板20被稱作圖案化藍寶石基板(PSS；Patterned Sapphire Substrate)。第二主表面20b為用以將活性層26發出之深紫外光提取至外部之光提取面。基板20亦可由AlN所構成，亦可由AlGaN所構成。基板20亦可為第一主表面20a由未經圖案化的平坦面所構成之通常的基板。
基底層22係設置於基板20的第一主表面20a上。基底層22為底層(模板(template)層)，用以形成n型半導體層24。基底層22係例如為未摻雜的AlN層，具體而言為經高溫成長之AlN(HT-AlN(High Temperature-AlN；高溫氮化鋁))層。基底層22亦可進一步地包含形成於AlN層上之未摻雜的AlGaN層。於基板20為AlN基板或者AlGaN基板之情形下，基底層22亦可僅由未摻雜的AlGaN層所構成。亦即，基底層22係包含未摻雜的AlN層以及AlGaN層的至少一者。
n型半導體層24係設置於基底層22的上表面22a。n型半導體層24係由n型的AlGaN系半導體材料所構成，例如摻雜Si作為n型的雜質。n型半導體層24係以使活性層26所發出之深紫外光透過的方式選擇組成比，例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。n型半導體層24具有較活性層26所發出之深紫外光的波長更大之帶隙，例如構成為帶隙為4.3eV以上。n型半導體層24較佳為構成為AlN的莫耳分率為80%以下，亦即帶隙為5.5eV以下，更理想為構成為AlN的莫耳分率為70%以下(亦即帶隙為5.2eV以下)。n型半導體層24係具有1μm以上至3μm以下的厚度，例如具有2μm左右的厚度。
n型半導體層24係構成為作為雜質之Si的濃度為1×10 18/cm 3以上至5×10 19/cm 3以下。n型半導體層24較佳為構成為Si濃度為5×10 18/cm 3以上至3×10 19/cm 3以下，更佳為構成為7×10 18/cm 3以上至2×10 19/cm 3以下。在一個實施例中，n型半導體層24的Si濃度為1×10 19/cm 3左右，具體而言為8×10 18/cm 3以上至1.5×10 19/cm 3以下的範圍。
n型半導體層24係具有第一上表面24a以及第二上表面24b。第一上表面24a為形成有活性層26之部分，第二上表面24b為未形成有活性層26之部分。
活性層26係設置於n型半導體層24的第一上表面24a。活性層26係由AlGaN系半導體材料所構成，且夾在n型半導體層24與p型半導體層28之間而形成雙異質(double hetero)構造。活性層26係構成為帶隙為3.4eV以上以輸出波長355nm以下的深紫外光，例如以能夠輸出波長320nm以下的深紫外光的方式選擇AlN組成比。
活性層26係例如具有單層或者多層的量子井構造，且包含：障壁層，係由未摻雜的AlGaN系半導體材料所構成；以及井層，係由未摻雜的AlGaN系半導體材料所構成。活性層26係例如包含：第一障壁層，係與n型半導體層24直接接觸；以及第一井層，係設置於第一障壁層上。第一井層與p型半導體層28之間亦可追加地設置有一對以上的障壁層以及井層。障壁層以及井層係分別具有1nm以上至20nm以下的厚度，例如具有2nm以上至10nm以下的厚度。
活性層26與p型半導體層28之間亦可進一步地設置電子阻擋層(electron blocking layer)。電子阻擋層係由未摻雜的AlGaN系半導體材料所構成，例如構成為AlN的莫耳分率為40%以上，較佳為50%以上。電子阻擋層亦可構成為AlN的莫耳分率為80%以上，亦可由不含GaN之AlN系半導體材料所構成。電子阻擋層係具有1nm以上至10nm以下的厚度，例如具有2nm以上至5nm以下的厚度。
p型半導體層28係形成於活性層26上。p型半導體層28為p型的AlGaN系半導體材料層或者p型的GaN系半導體材料層，例如為摻雜鎂(Mg)作為p型的雜質之AlGaN層或者GaN層。p型半導體層28係例如具有20nm以上至400nm以下的厚度。
p型半導體層28亦可由複數層所構成。p型半導體層28例如亦可具有p型包覆層以及p型接觸層。p型包覆層為AlN比率較p型接觸層高之p型AlGaN層，且以與活性層26直接接觸的方式設置。p型接觸層為AlN比率較p型包覆層低之p型AlGaN層或者p型GaN層。p型接觸層係設置於p型包覆層上，且以與p側接觸電極30直接接觸的方式設置。p型包覆層亦可具有p型第一包覆層以及p側第二包覆層。
p型第一包覆層係以使活性層26所發出之深紫外光透過之方式選擇組成比。p型第一包覆層係例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。p型第一包覆層的AlN比率係例如與n型半導體層24的AlN比率為相同程度，或者大於n型半導體層24的AlN比率。p型包覆層的AlN比率亦可為70%以上或者80%以上。p型第一包覆層係具有10nm以上至100nm以下的厚度，例如具有15nm以上至70nm以下的厚度。
p型第二包覆層係設置於p型第一包覆層上。p型第二包覆層為AlN比率為中等程度的p型AlGaN層，AlN比率較p型第一包覆層低且AlN比率較p型接觸層高。p型第二包覆層係例如形成為AlN的莫耳分率為25%以上，較佳為40%以上或者50%以上。p型第二包覆層的AlN比率係例如形成為n型半導體層24的AlN比率的±10%左右。p型第二包覆層係具有5nm以上至250nm以下的厚度，例如具有10nm以上至150nm以下的厚度。另外，亦可不設置p型第二包覆層，p型包覆層亦可僅由p型第一包覆層所構成。
p型接觸層為AlN比率相對較低的p型AlGaN層或者p型GaN層。p型接觸層係構成為AlN比率為20%以下，以獲得與p側接觸電極30良好之歐姆接觸，較佳為形成為AlN比率為10%以下、5%以下或者0%。亦即，p型接觸層係可由實質不含AlN之p型GaN系半導體材料所形成。結果，p型接觸層係可吸收活性層26所發出之深紫外光。p型接觸層係較佳為形成得較薄以減小活性層26所發出之深紫外光的吸收量。p型接觸層係具有5nm以上至30nm以下的厚度，例如具有10nm以上至20nm以下的厚度。
p側接觸電極30係設置於p型半導體層28的上表面28a。p側接觸電極30係可與p型半導體層28(例如p型接觸層)歐姆接觸，且由相對於活性層26所發出之深紫外光之反射率高的材料所構成。p側接觸電極30係包含與p型半導體層28的上表面28a直接接觸之Rh層。p側接觸電極30係例如僅由Rh層所構成。p側接觸電極30所包含之Rh層的厚度為50nm以上至200nm以下，例如為70nm以上至150nm以下。p側接觸電極30所包含之Rh層的膜密度為12g/cm 3以上，例如為12.2g/cm 3以上至12.5g/cm 3以下。藉由增大p側接觸電極30所包含之Rh層的膜密度，能夠提高作為反射電極的功能。藉由將Rh層的膜密度設為12g/cm 3以上，相對於波長280nm的紫外光獲得65%以上的反射率。
p側電極被覆層32係設置成與p側接觸電極30的上表面30a以及側面30b直接接觸，且被覆整個p側接觸電極30。p側電極被覆層32係包含依序層疊之Ti層、Rh層以及TiN層。p側電極被覆層32的構成的詳情將稍後參照圖2另外敘述。
第一介電體被覆層34係具有設置於p側電極被覆層32的上表面32a之第一連接開口34p，且在與第一連接開口34p不同之部位處被覆p側電極被覆層32。第一介電體被覆層34係設置成與p側電極被覆層32的上表面32a以及側面32b直接接觸，且與p型半導體層28的上表面28a直接接觸。第一介電體被覆層34係不與p型半導體層28的側面28b以及活性層26的側面26a接觸。
第一介電體被覆層34係由第一氧化物材料所構成，且由氧化矽(SiO 2)、氧化鋁(Al 2O 3)或者氧化鉿(HfO 2)所構成。第一介電體被覆層34係較佳為由SiO 2所構成。第一介電體被覆層34的厚度為50nm以上，例如為100nm以上至500nm以下。
第二介電體被覆層36係具有設置於p側電極被覆層32的上表面32a之第二連接開口36p，且在與第二連接開口36p不同之部位處被覆第一介電體被覆層34。第二連接開口36p係設置於與第一連接開口34p連通之位置。第二連接開口36p的形成範圍係大於第一連接開口34p的形成範圍。例如，第二連接開口36p的外周係位於第一連接開口34p的外側。第二介電體被覆層36係具有設置於n型半導體層24的第二上表面24b之接觸開口36n，在與接觸開口36n不同之部位處被覆n型半導體層24的第二上表面24b。第二介電體被覆層36係設置成與第一介電體被覆層34直接接觸，且與p型半導體層28的側面28b以及活性層26的側面26b直接接觸，並與n型半導體層24的第二上表面24b直接接觸。
第二介電體被覆層36係由與構成第一介電體被覆層34之第一氧化物材料不同之第二氧化物材料所構成，且由SiO 2、Al 2O 3或者HfO 2構成。第二介電體被覆層36係較佳為由Al 2O 3所構成。第二介電體被覆層36的厚度為10nm以上至100nm以下，例如為20nm以上至50nm以下。
n側接觸電極38係設置於n型半導體層24的第二上表面24b。n側接觸電極38係設置成堵住接觸開口36n，且在接觸開口36n的外側重疊於第二介電體被覆層36上。n側接觸電極38係包含依序層疊之第一Ti層、Al層、第二Ti層以及TiN層。n側接觸電極38的構成的詳情將稍後參照圖3另外敘述。
p側電流擴散層40係設置於p側電極被覆層32的上表面32a，且在連接開口(第一連接開口34p以及第二連接開口36p)處與p側電極被覆層32連接。p側電流擴散層40係設置成堵住第一連接開口34p以及第二連接開口36p，且在第一連接開口34p的外側處重疊於第一介電體被覆層34上，並在第二連接開口36p的外側處重疊於第二介電體被覆層36上。p側電流擴散層40係包含依序層疊之TiN層、Ti層、Rh層以及TiN層。p側電流擴散層40的構成的詳情將稍後參照圖2另外敘述。
n側電流擴散層42係設置成被覆n側接觸電極38的上表面38a以及側面38b。n側電流擴散層42係在n側接觸電極38的外側處重疊於第二介電體被覆層36上。n側電流擴散層42係具有與p側電流擴散層40相同的構成，包含依序層疊之TiN層、Ti層、Rh層以及TiN層。n側電流擴散層42的構成的詳情將稍後參照圖3另外敘述。
介電體保護層44係具有：p側墊開口44p，係設置於p側電流擴散層40上；以及n側墊開口44n，係設置於n側電流擴散層42上。介電體保護層44係在與p側墊開口44p不同之部位處被覆p側電流擴散層40，且在與n側墊開口44n不同之部位處被覆n側電流擴散層42。介電體保護層44係設置成與基底層22的上表面22a、n型半導體層24的側面24c、第二介電體被覆層36、p側電流擴散層40以及n側電流擴散層42直接接觸。
介電體保護層44係由與構成第二介電體被覆層36之第二氧化物材料不同之第三氧化物材料所構成，且由氧化矽(SiO 2)、氧化鋁(Al 2O 3)或者氧化鉿(HfO 2)所構成。介電體保護層44係較佳為由SiO 2所構成。介電體保護層44的厚度為300nm以上至1500nm以下，例如為600nm以上至1000nm以下。
p側墊電極46係設置於p側電流擴散層4之上，且在p側墊開口44p處與p側電流擴散層40連接。p側墊電極46係設置成堵住p側墊開口44p，且在p側墊開口44p的外側處重疊於介電體保護層44上。p側墊電極46係經由p側電流擴散層40以及p側電極被覆層32而與p側接觸電極30電性連接。
n側墊電極48係設置於n側電流擴散層42上，且在n側墊開口44n處與n側電流擴散層42連接。n側墊電極48係設置成堵住n側墊開口44n，且在n側墊開口44n的外側處重疊於介電體保護層44上。n側墊電極48係經由n側電流擴散層42而與n側接觸電極38電性連接。
p側墊電極46以及n側墊電極48為於將半導體發光元件10安裝於封裝基板等時接合之部分。p側墊電極46以及n側墊電極48係例如包含Ni/Au、Ti/Au或者Ti/Pt/Au的層疊構造。p側墊電極46以及n側墊電極48各自的厚度為100nm以上，例如為200nm以上至1000nm以下。
圖2係概略性地顯示p側電極被覆層32以及p側電流擴散層40的構成。p側電極被覆層32係包含Ti層50、Rh層52以及TiN層54。p側電流擴散層40係包含第一TiN層56、多層金屬膜58以及第二TiN層60。p側電流擴散層40亦可進一步地包含Ti層62以及Au層64。
p側電極被覆層32的Ti層50係與p側接觸電極30的上表面30a以及側面30b直接接觸。Ti層50的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。Ti層50係提高p側接觸電極30的Rh層與p側電極被覆層32的Rh層52之間的接著性。
p側電極被覆層32的Rh層52係設置於Ti層50上，且與Ti層50直接接觸。Rh層52的厚度為5nm以上至100nm以下，例如為10nm以上至50nm以下。Rh層52的膜密度係低於p側接觸電極30所包含之Rh層的膜密度。Rh層52的膜密度係小於12g/cm 3，例如為11.5g/cm 3以上至11.8g/cm 3以下。
p側電極被覆層32的TiN層54係設置於Rh層52上，且與Rh層52直接接觸。TiN層54係由具有導電性的氮化鈦所構成。TiN層54的厚度為5nm以上至100nm以下，例如為10nm以上至50nm以下。
p側電流擴散層40的第一TiN層56係與p側電極被覆層32直接接觸。p側電流擴散層40的多層金屬膜58係設置於第一TiN層56上。p側電流擴散層40的第二TiN60層係設置於多層金屬膜58上。第一TiN層56以及第二TiN層60係由具有導電性的TiN所構成。第一TiN層56以及第二TiN層60各自的厚度為10nm以上至200nm以下，例如為50nm以上至150nm以下。
p側電流擴散層40的多層金屬膜58係包含Ti層58a以及Rh層58b。多層金屬膜58亦可具有交替層疊之複數個Ti層58a以及複數個Rh層58b。Ti層58a以及Rh層58b各自的厚度為10nm以上至200nm以下，例如為20nm以上至150nm以下。p側電流擴散層40所包含之Rh層58b的膜密度係高於p側電極被覆層32所包含之Rh層52的膜密度。p側電流擴散層40所包含之Rh層58b的膜密度為12g/cm 3以上，例如為12.2g/cm 3以上至12.5g/cm 3以下。
p側電流擴散層40的Ti層62係設置於第二TiN層60上。Ti層62的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。p側電流擴散層40的Au層64係設置於Ti層62上。Au層64的厚度為100nm以上至500nm以下，例如為150nm以上至300nm以下。
圖3係概略性地顯示n側接觸電極38以及n側電流擴散層42的構成。n側接觸電極38係包含第一Ti層66、Al層68、第二Ti層70以及TiN層72。n側電流擴散層42係包含第一TiN層74、多層金屬膜76以及第二TiN層78。n側電流擴散層42亦可進一步地包含Ti層80以及Au層82。
n側接觸電極38的第一Ti層66係與n型半導體層24的第二上表面24b直接接觸。第一Ti層66的厚度為1nm以上至10nm以下，較佳為5nm以下或者2nm以下。n側接觸電極38的Al層68係設置於第一Ti層66上，且與第一Ti層66直接接觸。Al層68的厚度為200nm以上，例如為300nm以上至1000nm以下。n側接觸電極38的第二Ti層70係設置於Al層68上，且與Al層68直接接觸。第二Ti層70的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。n側接觸電極38的TiN層72係設置於第二Ti層70上，且與第二Ti層70直接接觸。TiN層72係由具有導電性的TiN所構成。TiN層72的厚度為5nm以上至100nm以下，例如為10nm以上至50nm以下。
n側電流擴散層42的第一TiN層74係與n側接觸電極38的上表面38a以及側面38b直接接觸。n側電流擴散層42的多層金屬膜76係設置於第一TiN層74上。n側電流擴散層42的第二TiN層78係設置於多層金屬膜76上。第一TiN層74以及第二TiN層78係由具有導電性的TiN所構成。第一TiN層74以及第二TiN層78各自的厚度為10nm以上至200nm以下，例如為50nm以上至150nm以下。
n側電流擴散層42的多層金屬膜76係與p側電流擴散層40的多層金屬膜58同樣地由Ti層76a與Rh層76b所構成。多層金屬膜76亦可具有交替層疊之複數個Ti層76a以及複數個Rh層76b。多層金屬膜76所包含之Ti層76a以及Rh層76b各自的厚度為10nm以上至200nm以下，例如為20nm以上至150nm以下。n側電流擴散層42所包含之Rh層76b的膜密度係與p側電流擴散層40所包含之Rh層58b的膜密度相等。n側電流擴散層42所包含之Rh層76b的膜密度為12g/cm 3以上，例如為12.2g/cm 3以上至12.5g/cm 3以下。
n側電流擴散層42的Ti層80係設置於第二TiN78層上。Ti層80的厚度為1nm以上至50nm以下，例如為5nm以上至25nm以下。n側電流擴散層42的Au層82係設置於Ti層80上。Au層82的厚度為100nm以上至500nm以下，例如為150nm以上至300nm以下。
接著，對半導體發光元件10的製造方法進行說明。圖4至圖12係概略性地顯示半導體發光元件10的製造工序之圖。首先，在圖4中，於基板20的第一主表面20a上依序形成基底層22、n型半導體層24、活性層26以及p型半導體層28。
基板20係例如為圖案化藍寶石基板。基底層22係例如包含HT-AlN層以及未摻雜的AlGaN層。n型半導體層24、活性層26以及p型半導體層28為由AlGaN系半導體材料、AlN系半導體材料或者GaN系半導體材料所構成之半導體層，且能夠使用有機金屬化學氣相成長(MOVPE；Metal Organic Vapor Phase Epitaxy；金屬有機物氣相磊晶)法或者分子束磊晶(MBE；Molecular Beam Epitaxy)法等周知的磊晶成長法來形成。
接著，如圖4所示，例如使用公知的微影技術於p型半導體層28的上表面28a形成p側接觸電極30。p側接觸電極30係包含與p型半導體層28的上表面28a直接接觸之Rh層。p側接觸電極30的Rh層係藉由蒸鍍法以100℃以下的溫度所形成。藉由利用蒸鍍法形成Rh層，與使用濺鍍法之情形相比能夠抑制對p型半導體層28的上表面28a之損傷，從而能夠提高p側接觸電極30的接觸電阻。
p側接觸電極30形成後，將p側接觸電極30予以退火。p側接觸電極30係例如使用RTA(Rapid Thermal Annealing；快速退火)法，以500℃以上至650℃以下的溫度退火。藉由p側接觸電極30的退火處理，p側接觸電極30的接觸電阻降低，並且p側接觸電極30所包含之Rh層的膜密度係增加至12g/cm 3以上。藉由蒸鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。在Rh層的膜密度小於12g/cm 3之情形下，對波長280nm的紫外光之反射率小於65%，為60%至61%左右。另一方面，退火處理後的Rh層係例如具有12.2g/cm 3以上至12.5g/cm 3以下的膜密度，且相對於波長280nm的紫外光具有65%以上的反射率，例如相對於波長280nm的紫外光具有66%至67%左右的反射率。
接下來，如圖5所示，例如使用公知的微影技術以被覆整個p側接觸電極30之方式形成p側電極被覆層32。p側電極被覆層32係與p側接觸電極30的上表面30a以及側面30b接觸，包含依序層疊之Ti層50、Rh層52以及TiN層54(參照圖2)。構成p側電極被覆層32之Ti層50、Rh層52以及TiN層54係藉由濺鍍法所形成，例如藉由使用了氬(Ar)氣體之濺鍍法以100℃以下的溫度所形成。藉由使用濺鍍法形成p側電極被覆層32，能夠提高p側電極被覆層32對於p側接觸電極30之接著性。藉由濺鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。
接著，如圖5所示，以被覆p型半導體層28的上表面28a且被覆p側電極被覆層32的上表面32a以及側面32b之方式形成第一介電體被覆層34。第一介電體被覆層34係例如由SiO 2所構成，能夠藉由電漿激發化學氣相成長(PECVD；Plasma Enhanced Chemical Vapor Deposition；電漿增強化學氣相沉積)法來形成。
接下來，如圖6所示，例如使用公知的微影技術於第一介電體被覆層34上形成遮罩84。遮罩84係遍及較p側接觸電極30以及p側電極被覆層32的形成範圍更大的範圍設置。遮罩84形成後，藉由乾式蝕刻等去除位於不與遮罩84重疊的區域之第一介電體被覆層34、p型半導體層28以及活性層26，使n型半導體層24的第二上表面24b露出。藉由該蝕刻工序，形成p型半導體層28的側面28b、活性層26的側面26b以及n型半導體層24的第二上表面24b。然後，去除遮罩84。
接下來，如圖7所示，形成第二介電體被覆層36。第二介電體被覆層36係設置成與n型半導體層24的第二上表面24b、活性層26的側面26b、p型半導體層28的側面28b以及第一介電體被覆層34直接接觸，且被覆這些層。第二介電體被覆層36係例如由Al 2O 3所構成，且能夠藉由原子堆積(ALD；Atomic Layer Deposition；原子層沉積)法來形成。
接下來，如圖8所示，例如使用公知的微影技術並藉由乾式蝕刻等局部地去除第二介電體被覆層36，形成第二連接開口36p以及接觸開口36n。第二連接開口36p以及接觸開口36n係以貫通第二介電體被覆層36之方式所形成，在第二連接開口36p中第一介電體被覆層34係露出，在接觸開口36n中n型半導體層24的第二上表面24b係露出。
接著，如圖8所示，例如使用公知的微影技術，以堵住接觸開口36n之方式於n型半導體層24的第二上表面24b形成n側接觸電極38。n側接觸電極38係與n型半導體層24的第二上表面24b接觸，且包含依序層疊之第一Ti層66、Al層68、第二Ti層70以及TiN層72(參照圖3)。構成n側接觸電極38之第一Ti層66、Al層68、第二Ti層70以及TiN層72係藉由濺鍍法所形成。
n側接觸電極38形成後，將n側接觸電極38予以退火。n側接觸電極38係例如使用RTA法以500℃以上至650℃以下的溫度退火。藉由n側接觸電極38的退火處理，n側接觸電極38的接觸電阻係降低。
在n側接觸電極38的退火處理中，亦與p側電極被覆層32同時地以500℃以上至650℃以下的溫度退火。因此，p側電極被覆層32係於介電體被覆層(第一介電體被覆層34以及第二介電體被覆層36)形成後以500℃以上至650℃以下的溫度退火。p側電極被覆層32所包含之Rh層52的膜密度係因退火處理而稍微降低，變成11.5g/cm 3以上至11.8g/cm 3以下。若將藉由濺鍍法以100℃以下的溫度所形成之Rh層以500℃以上至650℃以下的溫度退火，則退火處理後的Rh層的膜密度係小於12g/cm 3。
接下來，如圖9所示，例如使用公知的微影技術並藉由乾式蝕刻等局部地去除第一介電體被覆層34，從而形成第一連接開口34p。第一連接開口34p係以貫通第一介電體被覆層34之方式所形成，且在第一連接開口34p中p側電極被覆層32的上表面32a係露出。
接下來，如圖10所示，例如使用公知的微影技術，形成在連接開口(第一連接開口34p以及第二連接開口36p)處與p側電極被覆層32連接之p側電流擴散層40，且以被覆n側接觸電極38的上表面38a以及側面38b之方式形成n側電流擴散層42。p側電流擴散層40以及n側電流擴散層42係能夠使用濺鍍法同時形成。如圖2以及圖3所示，首先，形成第一TiN層56、74，於第一TiN層56、74上形成包含Ti層58a、76a以及Rh層58b、76b之多層金屬膜58、76，於多層金屬膜58、76上形成第二TiN層60、78。亦可於第二TiN層60、78上進一步地形成Ti層62、80以及Au層64、82。藉由濺鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。另外，亦可分別形成p側電流擴散層40以及n側電流擴散層42。
接下來，如圖11所示，例如使用公知的微影技術，於第二介電體被覆層36、p側電流擴散層40以及n側電流擴散層42上形成遮罩86。遮罩86形成後，藉由乾式蝕刻等去除位於不與遮罩86重疊的區域之第二介電體被覆層36以及n型半導體層24，使基底層22的上表面22a露出。藉由該蝕刻工序，形成n型半導體層24的側面24c。然後，去除遮罩86。
接下來，如圖12所示，形成介電體保護層44。介電體保護層44係設置成與基底層22的上表面22a、n型半導體層24的側面24c、第二介電體被覆層36、p側電流擴散層40以及n側電流擴散層42直接接觸，且被覆這些層。介電體保護層44係例如由SiO 2所構成，能夠藉由PECVD法來形成。介電體保護層44係以200℃以上至400℃以下的溫度所形成。
在形成介電體保護層44之工序中，p側電流擴散層40以及n側電流擴散層42係以200℃以上至400℃以下的溫度被加熱。p側電流擴散層40以及n側電流擴散層42所包含之Rh層58b、76b的膜密度係藉由以200℃以上至400℃以下的溫度被加熱而增加至12g/cm 3以上。藉由濺鍍法以100℃以下的溫度所形成之Rh層的膜密度係小於12g/cm 3，例如為11.6g/cm 3以上至11.9g/cm 3以下。另一方面，以200℃以上至400℃以下的溫度加熱後的Rh層的膜密度為例如12.2g/cm 3以上至12.5g/cm 3以下。
接下來，如圖1所示，藉由乾式蝕刻等局部地去除介電體保護層44，形成p側墊開口44p以及n側墊開口44n。p側墊開口44p以及n側墊開口44n係以貫通介電體保護層44之方式所形成，在p側墊開口44p中p側電流擴散層40係露出，在n側墊開口44n中n側電流擴散層42係露出。接著，以堵住p側墊開口44p之方式形成在p側墊開口44p處與p側電流擴散層40連接之p側墊電極46，以堵住n側墊開口44n之方式形成在n側墊開口44n處與n側電流擴散層42連接之n側墊電極48。p側墊電極46以及n側墊電極48係能夠同時形成，亦可分別形成。
藉由以上的工序，完成圖1所示之半導體發光元件10。
根據本實施形態，藉由p側電極被覆層32被覆包含Rh層之p側接觸電極30的上表面30a以及側面30b，且以與p側電極被覆層32的上表面32a以及側面32b接觸的方式形成第一介電體被覆層34，藉此能夠提高第一介電體被覆層34對於p側接觸電極30之接著性。
根據本實施形態，於第一介電體被覆層34形成第一連接開口34p時，能夠將p側電極被覆層32所包含之Rh層作為蝕刻終止層(etching stopper layer)來使用。藉此，能夠防止對於p側接觸電極30所包含之Rh層的損傷，從而能夠防止p側接觸電極30的反射特性的降低。
根據本實施形態，p側電極被覆層32係具有Ti/Rh/TiN的層疊構造，藉此亦能夠於p側電極被覆層32中使電流分散。換言之，能夠使朝向p側接觸電極30之高電流於p側電極被覆層32以及p側電流擴散層40兩者中分散，能夠抑制局部的電流集中。
根據本實施形態，因p側接觸電極30所包含之Rh層的膜密度係大於p側電極被覆層32所包含之Rh層52的膜密度，故能夠使p側接觸電極30所包含之Rh層緻密而提高對紫外光之反射率。藉此，能夠使p側接觸電極30作為高效率的反射電極發揮功能。
根據本實施形態，p側電流擴散層40係包含Rh層58b，藉此能夠提高去除介電體被覆層(第一介電體被覆層34以及第二介電體被覆層36)之連接開口(第一連接開口34p以及第二連接開口36p)中之密封性，從而能夠提高半導體發光元件10的耐濕性。同樣地，n側電流擴散層42係包含Rh層76b，藉此能夠提高n側接觸電極38的密封性，從而能夠抑制n側接觸電極38所包含之Al層68的劣化。而且，因p側電流擴散層40以及n側電流擴散層42所包含之Rh層58b、76b的膜密度係大於p側電極被覆層32所包含之Rh層52的膜密度，故能夠使p側電流擴散層40以及n側電流擴散層42所包含之Rh層58b、76b緻密而進一步提高密封性。
根據本實施形態，藉由利用蒸鍍法形成p側接觸電極30所包含之Rh層，從而與濺鍍法相比能夠抑制Rh層形成時的p型半導體層28的上表面28a的損傷，進一步降低p側接觸電極30的接觸電阻。另一方面，藉由利用濺鍍法形成p側電極被覆層32所包含之Rh層52，從而與蒸鍍法相比能夠提高對於p側接觸電極30之接著性，從而能夠抑制p側電極被覆層32的剝離。
根據本實施形態，藉由將p側接觸電極30以500℃以上至650℃以下的溫度退火，從而與退火處理前相比能夠降低p側接觸電極30的接觸電阻，並且提高p側接觸電極30所包含之Rh層的膜密度。而且，藉由於第一介電體被覆層34形成後將p側電極被覆層32以500℃以上至650℃以下的溫度退火，從而與退火處理前相比能夠提高p側電極被覆層32的接著性。藉此，能夠抑制p側電極被覆層32或者第一介電體被覆層34的剝離。
根據本實施形態，藉由將p側電流擴散層40以及n側電流擴散層42以200℃以上至400℃以下的溫度加熱，從而與加熱處理前相比能夠提高p側電流擴散層40以及n側電流擴散層42所包含之Rh層58b、76b的膜密度。藉此，能夠提高p側電流擴散層40以及n側電流擴散層42的密封性。
以上，基於實施形態說明了本發明。所屬技術領域中具有通常知識者應理解，本發明不限於上述實施形態，可進行各種設計變更且能夠有各種變化例，且這種變化例亦在本發明的範圍內。
以下，對本發明的幾個態樣進行說明。
本發明的第一態樣為一種半導體發光元件，係具備：n型半導體層，係由n型AlGaN系半導體材料所構成；活性層，係設置於前述n型半導體層上，且由AlGaN系半導體材料所構成；p型半導體層，係設置於前述活性層上；p側接觸電極，係包含與前述p型半導體層的上表面接觸之Rh層；p側電極被覆層，係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之Ti層、Rh層以及TiN層；介電體被覆層，係具有設置於前述p側電極被覆層上之連接開口，且在與前述連接開口不同之部位處被覆前述p側電極被覆層；以及p側電流擴散層，係在前述連接開口處與前述p側電極被覆層連接。根據第一態樣，藉由p側電極被覆層被覆包含Rh層之p側接觸電極的上表面以及側面，且以被覆p側電極被覆層之方式形成介電體被覆層，藉此能夠提高介電體被覆層對於p側接觸電極之接著性。
本發明的第二態樣係如第一態樣所記載之半導體發光元件，其中前述p側接觸電極所包含之前述Rh層的膜密度係大於前述p側電極被覆層所包含之前述Rh層的膜密度。根據第二態樣，能夠使p側接觸電極所包含之Rh層緻密而提高對紫外光之反射率，從而能夠使p側接觸電極作為高效率的反射電極發揮功能。
本發明的第三態樣係如第一態樣或第二態樣所記載之半導體發光元件，其中前述p側電流擴散層係包含依序層疊之TiN層、Ti層、Rh層以及TiN層；前述p側電流擴散層所包含之前述Rh層的膜密度係大於前述p側電極被覆層所包含之前述Rh層的膜密度。根據第三態樣，因p側電流擴散層包含Rh層，能夠提高去除介電體被覆層之連接開口中之密封性，從而能夠提高半導體發光元件的耐濕性。進一步地，能夠使p側電流擴散層所包含之Rh層緻密而進一步提高密封性。
本發明的第四態樣為半導體發光元件的製造方法，係具備下述工序：於由n型AlGaN系半導體材料所構成之n型半導體層上形成由AlGaN系半導體材料所構成之活性層；於前述活性層上形成p型半導體層；形成包含與前述p型半導體層的上表面接觸的Rh層之p側接觸電極；形成p側電極被覆層，前述p側電極被覆層係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之Ti層、Rh層以及TiN層；形成被覆前述p側電極被覆層的上表面以及側面之介電體被覆層；去除前述p側電極被覆層上的前述介電體被覆層，從而形成前述p側電極被覆層露出之連接開口；以及形成在前述連接開口處與前述p側電極被覆層連接之p側電流擴散層；前述p側接觸電極所包含之前述Rh層係藉由蒸鍍法所形成；前述p側電極被覆層所包含之前述Rh層係藉由濺鍍法所形成。根據第四態樣，藉由利用蒸鍍法形成p側接觸電極所包含之Rh層，從而與濺鍍法相比能夠抑制Rh層形成時的p型半導體層的上表面的損傷，且進一步降低p側接觸電極的接觸電阻。另一方面，藉由利用濺鍍法形成p側電極被覆層所包含之Rh層，從而與蒸鍍法相比能夠提高對於p側接觸電極之接著性，從而能夠抑制p側電極被覆層的剝離。
本發明的第五態樣如第四態樣所記載之半導體發光元件的製造方法，其中進一步具備下述工序：於前述p側電極被覆層形成前，以500℃以上至650℃以下的溫度將前述p側接觸電極予以退火；於前述介電體被覆層形成後，以500℃以上至650℃以下的溫度將前述p側電極被覆層予以退火。根據第五態樣，藉由將p側接觸電極以500℃以上至650℃以下的溫度退火，與退火處理前相比能夠降低p側接觸電極的接觸電阻，並且提高p側接觸電極的膜密度。而且，藉由於第一介電體被覆層形成後將p側電極被覆層以500℃以上至650℃以下的溫度退火，從而與退火處理前相比能夠提高p側電極被覆層的接著性。
本發明的第六態樣係如第五態樣所記載之半導體發光元件的製造方法，其中前述p側電流擴散層係包含依序層疊之TiN層、Ti層、Rh層以及TiN層；前述p側電流擴散層所包含之Rh層係藉由濺鍍法所形成；上述半導體發光元件的製造方法係進一步具備以200℃以上至400℃以下的溫度加熱前述p側電流擴散層之工序。根據第六態樣，藉由以200℃以上至400℃以下的溫度加熱p側電流擴散層，從而與加熱處理前相比能夠提高p側電流擴散層所包含之Rh層的膜密度。藉此，能夠提高p側電流擴散層的密封性。
10:半導體發光元件 20:基板 20a:第一主表面 20b:第二主表面 22:基底層 24:n型半導體層 24a:第一上表面 24b:第二上表面 26:活性層 28:p型半導體層 22a,28a,30a,32a,38a:上表面 24c,26b,28b,30b,32b,38b:側面 30:p側接觸電極 32:p側電極被覆層 34:第一介電體被覆層 34p:第一連接開口 36:第二介電體被覆層 36p:第二連接開口 36n:接觸開口 38:n側接觸電極 40:p側電流擴散層 42:n側電流擴散層 44:介電體保護層 44n:n側墊開口 44p:p側墊開口 46:p側墊電極 48:n側墊電極 50,58a,62,76a,80:Ti層 52,58b,76b:Rh層 54,72:TiN層 56,74:第一TiN層 58,76:多層金屬膜 60,78:第二TiN層 64,82:Au層 66:第一Ti層 68:Al層 70:第二Ti層 84,86:遮罩 A:箭頭
[圖1]係概略性地顯示實施形態的半導體發光元件的構成之剖視圖。 [圖2]係概略性地顯示p側電極被覆層以及p側電流擴散層的構成之剖視圖。 [圖3]係概略性地顯示n側接觸電極以及n側電流擴散層的構成之剖視圖。 [圖4]係概略性地顯示半導體發光元件的製造工序之圖。 [圖5]係概略性地顯示半導體發光元件的製造工序之圖。 [圖6]係概略性地顯示半導體發光元件的製造工序之圖。 [圖7]係概略性地顯示半導體發光元件的製造工序之圖。 [圖8]係概略性地顯示半導體發光元件的製造工序之圖。 [圖9]係概略性地顯示半導體發光元件的製造工序之圖。 [圖10]係概略性地顯示半導體發光元件的製造工序之圖。 [圖11]係概略性地顯示半導體發光元件的製造工序之圖。 [圖12]係概略性地顯示半導體發光元件的製造工序之圖。
10:半導體發光元件
20:基板
20a:第一主表面
20b:第二主表面
22:基底層
22a,28a,30a,32a,38a:上表面
24:n型半導體層
24a:第一上表面
24b:第二上表面
24c,26b,28b,30b,32b,38b:側面
26:活性層
28:p型半導體層
30:p側接觸電極
32:p側電極被覆層
34:第一介電體被覆層
34p:第一連接開口
36:第二介電體被覆層
36p:第二連接開口
36n:接觸開口
38:n側接觸電極
40:p側電流擴散層
42:n側電流擴散層
44:介電體保護層
44n:n側墊開口
44p:p側墊開口
46:p側墊電極
48:n側墊電極
A:箭頭

Claims (6)

  1. 一種半導體發光元件，係具備： n型半導體層，係由n型氮化鋁鎵系半導體材料所構成； 活性層，係設置於前述n型半導體層上，且由氮化鋁鎵系半導體材料所構成； p型半導體層，係設置於前述活性層上； p側接觸電極，係包含與前述p型半導體層的上表面接觸之銠層； p側電極被覆層，係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之鈦層、銠層以及氮化鈦層； 介電體被覆層，係具有設置於前述p側電極被覆層上之連接開口，且在與前述連接開口不同之部位處被覆前述p側電極被覆層；以及 p側電流擴散層，係在前述連接開口處與前述p側電極被覆層連接。
  2. 如請求項1所記載之半導體發光元件，其中前述p側接觸電極所包含之前述銠層的膜密度係大於前述p側電極被覆層所包含之前述銠層的膜密度。
  3. 如請求項1或2所記載之半導體發光元件，其中前述p側電流擴散層係包含依序層疊之氮化鈦層、鈦層、銠層以及氮化鈦層，前述p側電流擴散層所包含之前述銠層的膜密度係大於前述p側電極被覆層所包含之前述銠層的膜密度。
  4. 一種半導體發光元件的製造方法，係具備下述工序： 於由n型氮化鋁鎵系半導體材料所構成之n型半導體層上形成由氮化鋁鎵系半導體材料所構成之活性層； 於前述活性層上形成p型半導體層； 形成p側接觸電極，前述p側接觸電極係包含與前述p型半導體層的上表面接觸之銠層； 形成p側電極被覆層，前述p側電極被覆層係與前述p側接觸電極的上表面以及側面接觸，且包含依序層疊之鈦層、銠層以及氮化鈦層； 形成被覆前述p側電極被覆層的上表面以及側面之介電體被覆層； 去除前述p側電極被覆層上的前述介電體被覆層，從而形成前述p側電極被覆層露出之連接開口；以及 形成p側電流擴散層，前述p側電流擴散層係在前述連接開口處與前述p側電極被覆層連接； 前述p側接觸電極所包含之前述銠層係藉由蒸鍍法所形成； 前述p側電極被覆層所包含之前述銠層係藉由濺鍍法所形成。
  5. 如請求項4所記載之半導體發光元件的製造方法，其中進一步具備下述工序： 於前述p側電極被覆層形成前，以500℃以上至650℃以下的溫度將前述p側接觸電極予以退火； 於前述介電體被覆層形成後，以500℃以上至650℃以下的溫度將前述p側電極被覆層予以退火。
  6. 如請求項5所記載之半導體發光元件的製造方法，其中前述p側電流擴散層係包含依序層疊之氮化鈦層、鈦層、銠層以及氮化鈦層，前述p側電流擴散層所包含之銠層係藉由濺鍍法所形成； 前述半導體發光元件的製造方法係進一步具備以200℃以上至400℃以下的溫度加熱前述p側電流擴散層之工序。
TW111127490A 2021-07-30 2022-07-22 半導體發光元件以及半導體發光元件的製造方法 TW202315154A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021126105A JP7345524B2 (ja) 2021-07-30 2021-07-30 半導体発光素子および半導体発光素子の製造方法
JP2021-126105 2021-07-30

Publications (1)

Publication Number Publication Date
TW202315154A true TW202315154A (zh) 2023-04-01

Family

ID=85039196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127490A TW202315154A (zh) 2021-07-30 2022-07-22 半導體發光元件以及半導體發光元件的製造方法

Country Status (3)

Country Link
US (1) US20230029549A1 (zh)
JP (1) JP7345524B2 (zh)
TW (1) TW202315154A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158132A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
KR101178166B1 (ko) * 2009-04-28 2012-08-30 캐논 아네르바 가부시키가이샤 반도체 장치 및 그 제조 방법
TW201140880A (en) 2009-12-24 2011-11-16 Dowa Electronics Materials Co Vertical group iii nitride semiconductor light-emitting element and production method therefor
JP6312060B2 (ja) * 2012-10-31 2018-04-18 パナソニックＩｐマネジメント株式会社 太陽電池
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
JP6658677B2 (ja) * 2017-02-28 2020-03-04 日亜化学工業株式会社 発光装置の製造方法
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法
JP6811293B1 (ja) 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) * 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6867536B1 (ja) * 2020-07-07 2021-04-28 日機装株式会社 半導体発光装置および半導体発光装置の製造方法

Also Published As

Publication number Publication date
JP7345524B2 (ja) 2023-09-15
JP2023020627A (ja) 2023-02-09
US20230029549A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI720493B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202315154A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI825869B (zh) 半導體發光元件
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7217819B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370438B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370437B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI836873B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7472354B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202401852A (zh) 半導體發光元件以及半導體發光元件的製造方法