TW202228308A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202228308A
TW202228308A TW110139821A TW110139821A TW202228308A TW 202228308 A TW202228308 A TW 202228308A TW 110139821 A TW110139821 A TW 110139821A TW 110139821 A TW110139821 A TW 110139821A TW 202228308 A TW202228308 A TW 202228308A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
contact electrode
type semiconductor
side contact
Prior art date
Application number
TW110139821A
Other languages
English (en)
Other versions
TWI779907B (zh
Inventor
丹羽紀隆
稲津哲彦
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202228308A publication Critical patent/TW202228308A/zh
Application granted granted Critical
Publication of TWI779907B publication Critical patent/TWI779907B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明的課題係使半導體發光元件的可靠性以及發光效率提高。半導體發光元件10係具備：保護層38，係具有設置於p側接觸電極30上之p側墊開口38p以及設置於n側接觸電極34上之n側墊開口38n，被覆n型半導體層24、活性層26以及p型半導體層28的側面24c、26c、28c，於與p側墊開口38p不同之部位處被覆p側接觸電極30，於與n側墊開口38n不同之部位處被覆n側接觸電極34。保護層38包含：第一介電體層42，係由SiO 2構成；第二介電體層44，係由與第一介電體層42不同的氧化物材料構成，且被覆第一介電體層42；以及第三介電體層46，係由SiO 2構成，且被覆第二介電體層44。第一介電體層42的碳濃度係小於第三介電體層46的碳濃度。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
半導體發光元件具有層疊於基板上之n型半導體層、活性層以及p型半導體層，n型半導體層上設置有n側電極，p型半導體層上設置有p側電極。於半導體發光元件的表面設置有由氧化矽構成之保護膜(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-171141號。
[發明所欲解決之課題]
氮化矽作為耐濕性高之保護膜已為人所知，但由於氮化矽具有吸收紫外光之特性，因此可能會導致發光效率降低。
本發明係鑒於這種課題完成，目的在於提供一種可提高耐濕性以及發光效率這兩者之半導體發光元件。 [用以解決課題之手段]
本發明之一形態之半導體發光元件係具備：n型半導體層，係由n型AlGaN(氮化鋁鎵)系半導體材料構成；活性層，係設置於n型半導體層的第一上表面且由AlGaN系半導體材料構成；p型半導體層，係設置於活性層上；p側接觸電極，係設置於p型半導體層的上表面且含Rh(銠)；n側接觸電極，係設置於n型半導體層的第二上表面；保護層，係具有設置於p側接觸電極上之p側墊開口以及設置於n側接觸電極上之n側墊開口，被覆n型半導體層、活性層以及p型半導體層的側面，於與p側墊開口不同之部位處被覆p側接觸電極，於與n側墊開口不同之部位處被覆n側接觸電極；p側墊電極，係於p側墊開口處與p側接觸電極連接；以及n側墊電極，係於n側墊開口處與n側接觸電極連接。保護層包含：第一介電體層，係由SiO 2(二氧化矽)構成；第二介電體層，係由與第一介電體層不同之氧化物材料構成，且被覆第一介電體層；以及第三介電體層，係由SiO 2構成，且被覆第二介電體層。第一介電體層的碳濃度係小於第三介電體層的碳濃度。第一介電體層、第二介電體層以及第三介電體層各自對於活性層所發出之深紫外光的波長之透過率為80%以上。
本發明之另一形態係半導體發光元件的製造方法。該半導體發光元件的製造方法具備下述步驟：於由n型AlGaN系半導體材料構成之n型半導體層的第一上表面形成由AlGaN系半導體材料構成之活性層；於活性層上形成p型半導體層；以n型半導體層的第二上表面露出的方式去除p型半導體層以及活性層的一部分；於p型半導體層的上表面形成含Rh之p側接觸電極；於n型半導體層的第二上表面形成n側接觸電極；形成第一介電體層，第一介電體層係由第一氧化物材料構成，被覆n型半導體層、活性層以及p型半導體層的側面，且被覆p側接觸電極以及n側接觸電極；形成第二介電體層，第二介電體層係由與第一氧化物材料不同之第二氧化物材料構成，且被覆第一介電體層；利用原子層沉積法形成由SiO 2所構成且被覆第二介電體層之第三介電體層；去除p側接觸電極上的第一介電體層、第二介電體層以及第三介電體層並形成p側墊開口；去除n側接觸電極上的第一介電體層、第二介電體層以及第三介電體層並形成n側墊開口；形成p側墊電極，p側墊電極係於p側墊開口處與p側接觸電極連接；以及形成n側墊電極，n側墊電極係於n側墊開口處與n側接觸電極連接。第一介電體層、第二介電體層以及第三介電體層各自對於活性層發出之深紫外光的波長之透過率為80%以上。 [發明功效]
根據本發明，可提高半導體發光元件的耐濕性以及發光效率這兩者。
以下，一邊參照圖式一邊對用以實施本發明之形態進行詳細說明。另外，說明中對相同要素附上相同符號，並適當省略重複之說明。而且，為了有助於理解說明，各圖式中之各構成要素的尺寸比未必與實際的發光元件的尺寸比一致。
本實施形態之半導體發光元件係構成為發出中心波長λ約為360nm以下之「深紫外光」，且所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外光發光二極體)晶片。為了輸出這種波長的深紫外光，使用帶隙(bandgap)約為3.4eV以上之AlGaN系半導體材料。本實施形態中，尤其描述發出中心波長λ約為240nm至320nm的深紫外光之情況。
本說明書中，「AlGaN系半導體材料」是指至少包含AlN(氮化鋁)以及GaN(氮化鎵)之半導體材料，且包含含有氮化銦(InN)等其他材料之半導體材料。因此，本說明書中提及之「AlGaN系半導體材料」例如可由In 1 － x － yAl xGa yN(0＜x＋y≦1、0＜x＜1、0＜y＜1)之組成表示，包含AlGaN或InAlGaN(氮化鋁銦鎵)。本說明書之「AlGaN系半導體材料」中，例如AlN以及GaN各自的莫耳分率為1%以上，較佳為5%以上、10%以上或20%以上。
而且，為了區分不含AlN之材料，有時稱作「GaN系半導體材料」。「GaN系半導體材料」中包含GaN或InGaN(氮化銦鎵)。同樣地，為了區分不含GaN之材料，有時稱作「AlN系半導體材料」。「AlN系半導體材料」中包含AlN或InAlN(氮化鋁銦)。
圖1係概略地表示實施形態之半導體發光元件10的構成之剖視圖。半導體發光元件10具備基板20、基底層(base layer)22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、p側電流擴散層32、n側接觸電極34、n側電流擴散層36、保護層38、p側墊電極40p以及n側墊電極40n。
圖1中，有時將箭頭A所示之方向稱作「上下方向」或「厚度方向」。而且，從基板20觀察，有時將離開基板20之方向稱作上側，將朝向基板20之方向稱作下側。
基板20具有第一主表面20a以及與第一主表面20a為相反側之第二主表面20b。第一主表面20a為用以供基底層22至p型半導體層28之各層生長之結晶生長面。基板20係由對於半導體發光元件10發出之深紫外光具有透光性之材料構成，例如由藍寶石(sapphire)(Al 2O 3(氧化鋁))所構成。第一主表面20a中亦可形成有深度以及間距(pitch)為次微米(submicron)(1μm以下)之微細的凹凸圖案(未圖示)。這種基板20也被稱作 圖案化藍寶石基板(PSS；Patterned Sapphire Substrate)。第二主表面20b為用以將活性層26所發出之深紫外光提取至外部之光提取面。基板20可由AlN構成，亦可由AlGaN構成。基板20的第一主表面20a可由未圖案化之平坦面構成。
基底層22係設置於基板20的第一主表面20a上。基底層22為用以形成n型半導體層24之基礎層(模板層(template layer))。基底層22係例如為未摻雜(undoped)的AlN層，具體而言為高溫生長之AlN(HT-AlN；High Temperature-AlN；高溫氮化鋁)層。基底層22亦可包含形成於AlN層上之未摻雜的AlGaN層。在基板20為AlN基板或AlGaN基板之情況下，基底層22亦可僅由未摻雜的AlGaN層構成。亦即，基底層22包含未摻雜的AlN層以及AlGaN層中之至少一個。
基底層22具有第一上表面22a以及第二上表面22b。第一上表面22a為形成有n型半導體層24之部分，第二上表面22b為未形成有n型半導體層24之部分。此處，將第一上表面22a所位於之區域定義成「第一區域W1」，將第二上表面22b所位於之區域定義成「第二區域W2」。第二區域W2係沿著半導體發光元件10的外周被定義成框狀。第一區域W1被定義成第二區域W2的內側。
n型半導體層24係設置於基底層22的第一上表面22a。n型半導體層24係n型的AlGaN系半導體材料層，例如為摻雜有Si(矽)作為n型的雜質之AlGaN層。n型半導體層24係以透過活性層26所發出之深紫外光的方式選擇組成比，例如形成為AlN的莫耳分率為25%以上，較佳為40%以上或50%以上。n型半導體層24具有較活性層26所發出之深紫外光的波長還大之帶隙，例如形成為帶隙為4.3eV以上。n型半導體層24較佳形成為AlN的莫耳分率為80%以下，亦即帶隙為5.5eV以下，更理想形成為AlN的莫耳分率為70%以下(亦即，帶隙為5.2eV以下)。n型半導體層24具有1μm至3μm左右的厚度，例如具有2μm左右的厚度。
n型半導體層24係形成為作為雜質之Si的濃度為1×10 18/cm 3以上至5×10 19/cm 3以下。n型半導體層24較佳形成為Si的濃度為5×10 18/cm 3以上至3×10 19/cm 3以下，較佳形成為7×10 18/cm 3以上至2×10 19/cm 3以下。一實施例中，n型半導體層24的Si的濃度為1×10 19/cm 3左右，為8×10 18/cm 3以上至1.5×10 19/cm 3以下的範圍。
n型半導體層24具有第一上表面24a以及第二上表面24b。第一上表面24a為形成有活性層26之部分，第二上表面24b為未形成有活性層26之部分。此處，將第一上表面24a所位於之區域定義成「第三區域W3」，將第二上表面24b所位於之區域定義成「第四區域W4」。第四區域W4係與第三區域W3相鄰。
活性層26係設置於n型半導體層24的第一上表面24a。活性層26由AlGaN系半導體材料構成，夾在n型半導體層24與p型半導體層28之間並形成雙異質(double hetero)構造。為了輸出波長355nm以下之深紫外光，活性層26係構成為帶隙為3.4eV以上，例如以可輸出波長320nm以下之深紫外光之方式選擇AlN組成比。
活性層26例如具有單層或多層的量子井構造，包含由未摻雜的AlGaN系半導體材料形成之障壁層與由未摻雜的AlGaN系半導體材料形成之井層的層疊體。活性層26例如包含與n型半導體層24直接接觸之第一障壁層及設置於第一障壁層上之第一井層。亦可第一井層與p型半導體層28之間追加地設置有一對以上之障壁層以及井層。障壁層以及井層具有1nm至20nm左右的厚度，例如具有2nm至10nm左右的厚度。
活性層26可進一步地包含與p型半導體層28直接接觸之電子阻擋層(electron blocking layer)。電子阻擋層為未摻雜的AlGaN系半導體材料層，例如形成為AlN的莫耳分率為40%以上，較佳為50%以上。電子阻擋層可形成為AlN的莫耳分率為80%以上，亦可由實質不含GaN之AlN系半導體材料形成。電子阻擋層具有1nm至10nm左右的厚度，例如具有2nm至5nm左右的厚度。
p型半導體層28形成於活性層26上。p型半導體層28為p型的AlGaN系半導體材料層或p型的GaN系半導體材料層，例如為摻雜鎂(Mg)作為p型的雜質之AlGaN層或GaN層。p型半導體層28例如具有20nm至400nm左右的厚度。
p型半導體層28亦可具有層疊有複數個層的層疊構造。p型半導體層28例如亦可具有p型包覆層(p-type clad layer)及p型接觸層。p型包覆層為AlN比率高於p型接觸層之p型AlGaN層，且設置成與活性層26直接接觸。p型接觸層係AlN比率低於p型包覆層之p型AlGaN層或p型GaN層。p型接觸層係設置於p型包覆層上，且設置成與p側接觸電極30直接接觸。p型包覆層亦可具有p型第一包覆層以及p側第二包覆層。
p型第一包覆層係以透過活性層26所發出之深紫外光的方式選擇組成比。p型第一包覆層例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或50%以上。p型第一包覆層的AlN比率係例如與n型半導體層24的AlN比率為相同程度，或大於n型半導體層24的AlN比率。p型包覆層的AlN比率可為70%以上或80%以上。p型第一包覆層具有10nm至100nm左右的厚度，例如具有15nm至70nm左右的厚度。
p型第二包覆層係設置於p型第一包覆層上。p型第二包覆層為AlN比率為中等程度的p型AlGaN層，AlN比率低於p型第一包覆層且AlN比率高於p型接觸層。p型第二包覆層係例如形成為AlN的莫耳分率為25%以上，較佳為40%以上或50%以上。p型第二包覆層的AlN比率係例如形成為n型半導體層24的AlN比率的±10%左右。p型第二包覆層具有5nm至250nm左右的厚度，例如具有10nm至150nm左右的厚度。另外，亦可不設置p型第二包覆層，p型包覆層亦可僅由p型第一包覆層構成。
p型接觸層係AlN比率相對較低之p型AlGaN層或p型GaN層。p型接觸層構成為AlN比率為20%以下，以獲得與p側接觸電極30良好之歐姆接觸，較佳形成為AlN比率為10%以下，5%以下或0%。亦即，p型接觸層可由實質不含AlN之p型GaN系半導體材料形成。結果，p型接觸層可吸收活性層26所發出之深紫外光。p型接觸層較佳為形成得較薄以減少活性層26所發出之深紫外光的吸收量。p型接觸層具有5nm至30nm左右的厚度，例如具有10nm至20nm左右的厚度。
p側接觸電極30係設置於p型半導體層28上。p側接觸電極30能夠與p型半導體層28(具體而言為p型接觸層)歐姆接觸，由對於活性層26所發出之深紫外光之反射率高的材料構成。p側接觸電極30包含銠(Rh)等鉑族金屬。較佳為p側接觸電極30不含成為紫外光反射率降低因素之金(Au)。p側接觸電極30的厚度為50nm至200nm左右。
p側接觸電極30亦可具有Rh層與Al層的層疊構造。該情況下，Rh層係設置成直接接觸p型半導體層28的上表面。Al層係設置於Rh層上。Rh層的厚度較佳為10nm以下，更佳為5nm以下。Al層的厚度較佳為20nm以上，更佳為100nm以上。p側接觸電極30係藉由將Rh層的厚度設為10nm以下，Al層的厚度設為20nm以上，可獲得1×10 － 2Ω・cm 2以下(例如1×10 － 4Ω・cm 2以下)的接觸電阻以及對於波長280nm的紫外光為70%以上(例如71%至81%左右)的反射率。
p側接觸電極30亦可進一步地具有設置於Rh層或Al層上之Ti(鈦)層以及設置於Ti層上之TiN(氮化鈦)層。Ti層係為了防止Rh層或Al層的氧化以及腐蝕而設置。Ti層的厚度為10nm以上，例如為25nm至50nm左右。TiN層係由具有導電性之TiN構成。具有導電性之TiN的導電率為1×10 － 5Ω・m以下，例如為4×10 － 7Ω・m左右。TiN層的厚度為5nm以上，例如為10nm至50nm左右。另外，p側接觸電極30亦可不具有Ti層以及TiN層之至少一者。
p側電流擴散層32係設置於p側接觸電極30上。p側電流擴散層32係以被覆p側接觸電極30的上表面30a以及側面30b之方式設置。p側電流擴散層32較佳為具有一定程度的厚度，以使從p側墊電極40p注入之電流向橫向(水平方向)擴散。p側電流擴散層32的厚度為100nm以上至500nm以下，例如為200nm至300nm左右。
p側電流擴散層32具有依序層疊第一TiN層、金屬層以及第二TiN層之層疊構造。p側電流擴散層32的第一TiN層以及第二TiN層係由具有導電性之氮化鈦構成。p側電流擴散層32的第一TiN層以及第二TiN層各自的厚度為10nm以上，例如為50nm至200nm左右。
p側電流擴散層32的金屬層係由單個金屬層或複數個金屬層構成。p側電流擴散層32的金屬層係由鈦(Ti)、鉻(Cr)、鎳(Ni)、鋁(Al)、鉑(Pt)、鈀(Pd)或銠(Rh)等金屬材料構成。p側電流擴散層32的金屬層亦可具有使材料不同之複數個金屬層層疊而成之構造。p側電流擴散層32的金屬層亦可具有使由第一金屬材料構成之第一金屬層與由第二金屬材料構成之第二金屬層層疊而成之構造。p側電流擴散層32的金屬層亦可具有使複數個第一金屬層與複數個第二金屬層交替層疊而成之構造。p側電流擴散層32的金屬層亦可進一步地具有由第三金屬材料構成之第三金屬層。p側電流擴散層32的金屬層的厚度係大於第一TiN層以及第二TiN層各自的厚度。p側電流擴散層32的金屬層的厚度為50nm以上，例如為100nm至300nm左右。
n側接觸電極34係設置於n型半導體層24的第二上表面24b。n側接觸電極34係設置於與設置有活性層26之第三區域W3不同的第四區域W4。n側接觸電極34係能夠與n型半導體層24歐姆接觸，且由對於活性層26所發出之深紫外光之反射率高之材料構成。
n側接觸電極34包含：Ti層，係與n型半導體層24直接接觸；以及Al層，係與Ti層直接接觸。Ti層的厚度為1nm至10nm左右，較佳為5nm以下，更佳為1nm至2nm。藉由減小Ti層的厚度，可提高從n型半導體層24觀察時之n側接觸電極34的紫外光反射率。Al層的厚度較佳為200nm以上，例如為300nm至1000nm左右。藉由增大Al層的厚度，可提高n側接觸電極34的紫外光反射率。
n側接觸電極34亦可進一步地具有：Ti層，係設置於Al層上；以及TiN層，係設置於Ti層上。Ti層係為了防止Al層的氧化而設置。Ti層的厚度為10nm以上，例如為25nm至50nm左右。TiN層係由具有導電性之氮化鈦構成。TiN層的厚度為5nm以上，例如為10nm至50nm左右。另外，n側接觸電極34亦可不具有Ti層以及TiN層之至少一者。
n側電流擴散層36係設置於n側接觸電極34上。n側電流擴散層36係以被覆n側接觸電極34的上表面34a以及側面34b之方式設置。n側電流擴散層36較佳為具有一定程度的厚度，以使從n側墊電極40n注入之電流向橫向(水平方向)擴散。n側電流擴散層36的厚度為100nm以上至500nm以下，例如為200nm至300nm左右。
n側電流擴散層36係與p側電流擴散層32相同，具有使第一TiN層、金屬層以及第二TiN層依序層疊而成之層疊構造。n側電流擴散層36的第一TiN層以及第二TiN層係由具有導電性之氮化鈦構成。n側電流擴散層36的第一TiN層以及第二TiN層各自的厚度為10nm以上，例如為50nm至200nm左右。
n側電流擴散層36的金屬層係由單個金屬層或複數個金屬層構成。n側電流擴散層36的金屬層係與p側電流擴散層32相同，由鈦(Ti)、鉻(Cr)、鎳(Ni)、鋁(Al)、鉑(Pt)、鈀(Pd)或銠(Rh)等金屬材料構成。n側電流擴散層36的金屬層亦可具有使材料不同之複數個金屬層層疊而成之構造。n側電流擴散層36的金屬層亦可具有使由第一金屬材料構成之第一金屬層以及由第二金屬材料構成之第二金屬層層疊而成之構造。n側電流擴散層36的金屬層亦可具有使複數個第一金屬層與複數個第二金屬層交替層疊而成之構造。n側電流擴散層36的金屬層亦可進一步地具有由第三金屬材料構成之第三金屬層。n側電流擴散層36的金屬層的厚度係大於第一TiN層以及第二TiN層各自的厚度。n側電流擴散層36的金屬層的厚度為50nm以上，例如為100nm至300nm左右。
保護層38具有p側墊開口38p以及n側墊開口38n，以在與p側墊開口38p以及n側墊開口38n不同的部位處被覆半導體發光元件10的整個上表面的方式設置。p側墊開口38p係設置於p側接觸電極30以及p側電流擴散層32上。n側墊開口38n係設置於n側接觸電極34以及n側電流擴散層36上。
保護層38係被覆n型半導體層24的側面24c、活性層26的側面26c以及p型半導體層28的側面28c。保護層38係在與p側墊開口38p不同之部位處被覆p側接觸電極30以及p側電流擴散層32。保護層38係在與p側接觸電極30以及p側電流擴散層32不同之部位處被覆p型半導體層28的上表面28a。保護層38係在與n側墊開口38n不同之部位處被覆n側接觸電極34以及n側電流擴散層36。保護層38係在與n側接觸電極34以及n側電流擴散層36不同之部位處被覆n型半導體層24的第二上表面24b。保護層38係與基底層22的第二上表面22b相接。
保護層38包含第一介電體層42、第二介電體層44以及第三介電體層46。第一介電體層42、第二介電體層44以及第三介電體層46分別由不實質吸收活性層26所發出之深紫外光之材料構成，且由對於活性層26所發出之深紫外光的波長之透過率為80%以上之材料構成。作為這種材料，可列舉二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、氧化鉿(HfO 2)等氧化物材料。
第一介電體層42係與n型半導體層24、活性層26、p型半導體層28、p側電流擴散層32以及n側電流擴散層36直接接觸。第一介電體層42係由第一氧化物材料構成，且由SiO 2、Al 2O 3或HfO 2構成。第一介電體層42較佳為由SiO 2構成。第一介電體層42的厚度為300nm以上至1500nm以下，例如為600nm至1000nm左右。第一介電體層42的厚度係大於p側接觸電極30的厚度以及n側接觸電極34的厚度。第一介電體層42可藉由電漿激發化學氣相生長(PECVD；Plasma Enhanced Chemical Vapor Deposition；亦稱作電漿增強化學氣相沉積)法形成。藉由使用PECVD法，可容易形成厚度大之介電體層。
第二介電體層44係設置於第一介電體層42上，以被覆整個第一介電體層42的方式設置。第二介電體層44係由與第一介電體層42不同之第二氧化物材料構成，由SiO 2、Al 2O 3或HfO 2構成。第二介電體層44較佳為由Al 2O 3構成。藉由使第二介電體層44的材料與第一介電體層42的材料不同，可堵住可能產生於第一介電體層42中之針孔(pinhole)，可提高密封性。第二介電體層44的厚度為10nm以上至100nm以下，例如為20nm至50nm左右。因此，第二介電體層44的厚度係小於第一介電體層42的厚度，且為第一介電體層42的厚度的10%以下或5%以下。第二介電體層44可藉由ALD(Atomic Layer Deposition；原子層沉積)法形成。藉由使用ALD法，可形成緻密且膜密度高之介電體膜。
第三介電體層46係設置於第二介電體層44上，以被覆整個第二介電體層44的方式設置。第三介電體層46係由與第二氧化物材料不同之第三氧化物材料構成，較佳為由SiO 2構成。藉由使第三介電體層46的材料與第二介電體層44的材料不同，可堵住可能產生於第二介電體層44中之針孔，可提高密封性。第三介電體層46的厚度為10nm以上至100nm以下，例如為20nm至50nm左右。因此，第三介電體層46的厚度係與第二介電體層44的厚度相同，且小於第一介電體層42的厚度。第三介電體層46可藉由ALD法形成。藉由使用ALD法形成SiO 2膜，可形成耐濕性優異之第三介電體層46。
於第一介電體層42以及第三介電體層46由SiO 2構成之情況下，第一介電體層42的碳濃度係小於第三介電體層46的碳濃度。第一介電體層42的碳濃度係例如為4×10 17cm － 3以上至2×10 18cm － 3以下。第一介電體層42係由實質不含碳之SiO 2構成，例如可使用矽烷(SiH 4)等不含碳之矽化合物以及氧(O 2)、水(H 2O)、氮氧化物(N xO y)等不含碳的氧化合物形成。藉由降低第一介電體層42的碳濃度，可提高第一介電體層42的膜質以及紫外光透過率。另一方面，第三介電體層46的碳濃度例如為5×10 18cm － 3以上至3×10 19cm － 3以下。從利用ALD法成膜的觀點來看，第三介電體層46較佳為使用三(二甲胺基)矽烷(3DMAS；tris(dimethylamino)silane)、雙(二乙基胺基)矽烷(BDEAS；Bis(diethylamino)silane)、雙(第三丁基胺基)矽烷(BTBAS；Bis(tertiary-butylamino)silane)等含碳的有機矽化合物形成。結果，第三介電體層46係由含碳之SiO 2構成，與第一介電體層42相比，膜質以及紫外光透過率會降低。然而，由於第三介電體層46的碳濃度極小，因此由含碳引起之不良影響小，且第三介電體層46對於活性層26所發出之深紫外光的波長之透過率可為80%以上。
於第一介電體層42以及第三介電體層46由SiO 2構成之情況下，第三介電體層46的膜密度亦可與第一介電體層42的膜密度相同。另外，第三介電體層46的膜密度亦可大於第一介電體層42的膜密度，還可小於第一介電體層42的膜密度。藉由增大第一介電體層42或第三介電體層46中之任一者的膜密度，可提高保護層38的耐濕性。
p側墊電極40p以及n側墊電極40n為將半導體發光元件10安裝於封裝基板等時所連接接合(bonding junction)之部分。p側墊電極40p係設置於保護層38上，且在p側墊開口38p處與p側電流擴散層32相接。p側墊電極40p係經由p側電流擴散層32而與p側接觸電極30電性連接。n側墊電極40n係設置於保護層38上，在n側墊開口38n處與n側電流擴散層36相接。n側墊電極40n係經由n側電流擴散層36而與n側接觸電極34電性連接。
從耐腐蝕性之觀點來看，p側墊電極40p以及n側墊電極40n係構成為含Au，例如由Ni/Au、Ti/Au或Ti/Pt/Au的層疊構造構成。於p側墊電極40p以及n側墊電極40n由金錫(AuSn)接合之情況下，p側墊電極40p以及n側墊電極40n可包含作為金屬接合材料之AuSn層。p側墊電極40p以及n側墊電極40n的厚度為100nm以上，例如為200nm至1000nm左右。
然後，對半導體發光元件10的製造方法進行說明。圖2至圖10係概略地表示半導體發光元件10的製造步驟之圖。首先，圖2中，於基板20的第一主表面20a上依序形成基底層22、n型半導體層24、活性層26以及p型半導體層28。
基板20係例如為圖案化藍寶石基板。基底層22係例如包含HT-AlN層以及未摻雜的AlGaN層。n型半導體層24、活性層26以及p型半導體層28為由AlGaN系半導體材料、AlN系半導體材料或GaN系半導體材料構成之半導體層，可使用有機金屬化學氣相生長(MOVPE；Metal Organic Vapor Phase Epitaxy；亦稱作金屬有機物氣相磊晶)法或MBE(Molecular Beam Epitaxy；分子束磊晶)法等周知的磊晶生長法形成。
接下來，於p型半導體層28的上表面28a形成第一遮罩51。第一遮罩51係設置於第三區域W3。第一遮罩51為用以形成活性層26以及p型半導體層28的側面26c、28c(亦稱作台面(mesa surface))之蝕刻遮罩。第一遮罩51可使用公知的光微影(photolithographic)技術形成。
接下來，如圖3所示，在形成了第一遮罩51之狀態下，蝕刻p型半導體層28以及活性層26，使位於與第三區域W3不同區域之n型半導體層24露出。藉由該蝕刻步驟，形成活性層26以及p型半導體層28的側面26c、28c，且形成n型半導體層24的第二上表面24b。
圖3之蝕刻步驟中，可使用利用了氯系的蝕刻氣體之反應性離子蝕刻，且可使用ICP(Inductively Coupled Plasma；感應耦合型電漿)蝕刻。例如，可使用氯氣(Cl 2)、三氯化硼(BCl 3)、四氯化矽(SiCl 4)等含氯(Cl)之反應性氣體作為蝕刻氣體。另外，可組合反應性氣體與惰性氣體進行乾式蝕刻，亦可使氯系氣體中混合氬氣(Ar)等稀有氣體。在形成n型半導體層24的第二上表面24b之後，去除第一遮罩51。
接下來，如圖4所示，於p型半導體層28的上表面28a形成具有開口52a之第二遮罩52，在開口52a處之p型半導體層28的上表面28a形成p側接觸電極30。第二遮罩52可使用公知的光微影技術形成。p側接觸電極30例如可藉由依序層疊Rh/Al/Ti/TiN而形成。p側接觸電極30可利用濺鍍法形成。
然後，在去除了第二遮罩52之後，對p側接觸電極30實施退火處理。p側接觸電極30的退火處理係以小於Al的熔點(約660℃)的溫度執行，例如以500℃以上至650℃以下之溫度執行，較佳為以550℃以上至625℃以下之溫度執行。藉由對p側接觸電極30進行退火處理，可將p側接觸電極30的接觸電阻設為1×10 － 2Ω・cm 2以下(例如1×10 － 4Ω・cm 2以下)，將對於波長280nm的紫外光之反射率設為70%以上(例如71%至81%左右)。
接下來，如圖5所示，在n型半導體層24的第二上表面24b形成具有開口53a之第三遮罩53，在開口53a處之n型半導體層24的第二上表面24b形成n側接觸電極34。第三遮罩53可使用公知的光微影技術形成。n側接觸電極34例如可藉由依序層疊Ti/Al/Ti/TiN而形成。n側接觸電極34可利用濺鍍法形成。
然後，在去除了第三遮罩53後，對n側接觸電極34實施退火處理。n側接觸電極34的退火處理係以小於Al的熔點(約660℃)之溫度執行，例如以500℃以上至650℃以下之溫度執行，較佳為以550℃以上至625℃以下之溫度執行。藉由進行退火處理，可將n側接觸電極34的接觸電阻設為1×10 － 2Ω・cm 2以下。而且，藉由將退火溫度設為560℃以上至650℃以下，可提高退火處理後的n側接觸電極34的平坦性，使紫外光反射率為80%以上(例如90%左右)。
接下來，如圖6所示，形成第四遮罩54，該第四遮罩54係在p型半導體層28的上表面28a中的比p側接觸電極30更寬之區域具有p側開口54p，且在n型半導體層24的第二上表面24b中的比n側接觸電極34更寬之區域具有n側開口54n。第四遮罩54可使用公知的光微影技術形成。然後，在p側開口54p處形成被覆p側接觸電極30的上表面30a以及側面30b之p側電流擴散層32，在n側開口54n處形成被覆n側接觸電極34的上表面34a以及側面34b之n側電流擴散層36。p側電流擴散層32以及n側電流擴散層36可藉由依序層疊TiN層、金屬層以及TiN層而形成。p側電流擴散層32以及n側電流擴散層36可利用濺鍍法形成。在形成p側電流擴散層32以及n側電流擴散層36之後，去除第四遮罩54。
另外，p側電流擴散層32以及n側電流擴散層36亦可不同時形成，p側電流擴散層32以及n側電流擴散層36亦可分別單獨形成。例如，亦可使用僅具有p側開口54p之遮罩形成p側電流擴散層32，然後使用僅具有n側開口54n之遮罩形成n側電流擴散層36。該情況下，無論p側電流擴散層32與n側電流擴散層36的形成順序如何，均可在形成n側電流擴散層36之後形成p側電流擴散層32。
接下來，如圖7所示，以被覆活性層26、p型半導體層28、p側電流擴散層32以及n側電流擴散層36之方式形成第五遮罩55。第五遮罩55係設置於第一區域W1，不設置於第二區域W2。第五遮罩55為用以形成基底層22的第二上表面22b以及n型半導體層24的側面24c之蝕刻遮罩。第五遮罩55可使用公知的光微影技術。
接下來，如圖8所示，在形成第五遮罩55之狀態下，蝕刻n型半導體層24，使基底層22於第二區域W2露出。藉由該蝕刻步驟，形成n型半導體層24的側面24c，且形成基底層22的第二上表面22b。然後，去除第五遮罩55。
接下來，如圖9所示，以被覆元件構造的整個上表面之方式形成保護層38。首先，形成由第一氧化物材料構成之第一介電體層42。第一介電體層42可由SiO 2構成，且可使用PECVD法形成。第一介電體層42可使用不含碳之矽化合物以及氧化合物形成，且可由實質不含碳之SiO 2構成。第一介電體層42係以被覆n型半導體層24的第二上表面24b以及側面24c、活性層26的側面26c、p型半導體層28的上表面28a以及側面28c、p側電流擴散層32以及n側電流擴散層36之方式設置。第一介電體層42亦設置於第二區域W2中的基底層22的第二上表面22b。
然後，於第一介電體層42上形成有由第二氧化物材料構成之第二介電體層44。第二介電體層44係以被覆第一介電體層42的整個上表面之方式形成。第二介電體層44係可由Al 2O 3構成，且可使用ALD法形成。然後，於第二介電體層44上形成由SiO 2構成之第三介電體層46。第三介電體層46係以被覆第二介電體層44的整個上表面之方式形成。第三介電體層46係可使用ALD法形成。第三介電體層46係可使用含碳之有機矽化合物形成，且由含微量碳之SiO 2構成。
接下來，如圖10所示，於保護層38上形成具有外周開口56a、p側開口56p以及n側開口56n之第六遮罩56。外周開口56a位於第二區域W2。p側開口56p位於p側接觸電極30以及p側電流擴散層32上。n側開口56n位於n側接觸電極34以及n側電流擴散層36上。第六遮罩56可使用公知的光微影技術形成。然後，在外周開口56a、p側開口56p以及n側開口56n處乾式蝕刻保護層38。保護層38可使用六氟化乙烷(C 2F 6)等CF(氟化碳)系之蝕刻氣體進行乾式蝕刻。藉由該蝕刻步驟，形成貫通第一介電體層42、第二介電體層44以及第三介電體層46之p側墊開口38p以及n側墊開口38n。而且，於第二區域W2中基底層22的第二上表面22b的一部分露出。另外，圖9的步驟中以在第二區域W2的一部分設置有遮罩之狀態形成保護層38，藉此保護層38可不形成於基底層22的第二上表面22b的一部分。該情況下，圖10之步驟中使用之第六遮罩56係具有p側開口56p以及n側開口56n，且不具有外周開口56a。
圖10的乾式蝕刻步驟中，p側電流擴散層32以及n側電流擴散層36的第二TiN層作為蝕刻終止層發揮功能。TiN係與用以去除保護層38之氟系之蝕刻氣體的反應性低，不易產生蝕刻引起之副生成物。因此，保護層38的蝕刻步驟中，可防止對p側接觸電極30、p側電流擴散層32、n側接觸電極34以及n側電流擴散層36之損傷。形成p側墊開口38p以及n側墊開口38n之後，去除第六遮罩56。
然後，以堵住p側墊開口38p的方式形成p側墊電極40p，以堵住n側墊開口38n的方式形成n側墊電極40n。p側墊電極40p以及n側墊電極40n係例如可藉由沉積Ni層或Ti層並於Ni層或Ti層上沉積Au層而形成。亦可於Au層上進一步地設置另一金屬層，例如亦可形成Sn層、AuSn層、或Sn/Au的層疊構造。p側墊電極40p以及n側墊電極40n亦可利用第六遮罩56形成，還可利用與第六遮罩56不同之阻劑遮罩(resist mask)形成。在形成p側墊電極40p以及n側墊電極40n之後，去除第六遮罩56或其他的阻劑遮罩。
藉由以上之步驟，完成圖1所示之半導體發光元件10。
根據本實施形態，構成保護層38之第一介電體層42、第二介電體層44以及第三介電體層46全部係由對於活性層26所發出之深紫外光的波長透過率為80%以上之材料構成。結果，可防止保護層38吸收深紫外光，且可提高半導體發光元件10的光提取效率。
根據本實施形態，藉由使第一介電體層42與第二介電體層44的材料不同，可藉由第二介電體層44堵住可能產生於第一介電體層42中之針孔。藉由使第二介電體層44與第三介電體層46的材料不同，可藉由第三介電體層46堵住可能產生於第二介電體層44中之針孔。而且，藉由使用ALD法形成第二介電體層44以及第三介電體層46，可提高第二介電體層44以及第三介電體層46的被覆性。藉此，可提高保護層38的密封性。
根據本實施形態，藉由使用ALD法由SiO 2構成第三介電體層46，該第三介電體層46構成保護層38的最外表面，可提高保護層38的耐濕性。尤其，藉由將由SiO 2構成之第三介電體層46作為保護層38的最外表面，比起由Al 2O 3等構成之第二介電體層44作為保護層38的最外表面之情況，可提高保護層38的耐濕性。
根據本實施形態，藉由降低與活性層26直接接觸之第一介電體層42的碳濃度，可減小活性層26所發出之紫外光被第一介電體層42吸收之影響。藉此，可提高半導體發光元件10的光提取效率。
根據本實施形態，藉由在p側接觸電極30中使用Rh，可提高p側接觸電極30的紫外光反射率，可使p側接觸電極30作為高性能的反射電極發揮功能。而且，藉由組合Rh層與Al層作為p側接觸電極30並且將Rh層的厚度設為5nm以下，可使p側接觸電極30的反射率為80%以上。該情況下，比起由Rh層單體構成p側接觸電極30之情況，可使光提取效率提高約8%。
以上，基於實施例說明了本發明。所屬技術領域中具有通常知識者可理解，本發明不限於上述實施形態，能夠進行各種設計變更，各種變形例成為可能，且這些變形例亦包含在本發明之範圍內。
以下，對本發明之幾個形態進行說明。
本發明之第一形態為一種半導體發光元件，係具備：n型半導體層，係由n型AlGaN系半導體材料構成；活性層，係設置於前述n型半導體層的第一上表面且由AlGaN系半導體材料構成；p型半導體層，係設置於前述活性層上；p側接觸電極，係設置於前述p型半導體層的上表面且含Rh；n側接觸電極，係設置於前述n型半導體層的第二上表面；保護層，係具有設置於前述p側接觸電極上之p側墊開口以及設置於前述n側接觸電極上之n側墊開口，被覆前述n型半導體層、前述活性層以及前述p型半導體層的側面，於與前述p側墊開口不同之部位處被覆前述p側接觸電極，且於與前述n側墊開口不同之部位處被覆前述n側接觸電極；p側墊電極，係於前述p側墊開口處與前述p側接觸電極連接；以及n側墊電極，係於前述n側墊開口處與前述n側接觸電極連接；前述保護層包含：第一介電體層，係由SiO 2構成；第二介電體層，係由與前述第一介電體層不同之氧化物材料構成，且被覆前述第一介電體層；以及第三介電體層，係由SiO 2構成，且被覆前述第二介電體層；前述第一介電體層的碳濃度係小於前述第三介電體層的碳濃度；前述第一介電體層、前述第二介電體層以及前述第三介電體層各自對於前述活性層所發出之深紫外光的波長之透過率為80%以上。根據第一形態，藉由使構成保護層之第一介電體層與第二介電體層的材料不同，可藉由第二介電體層適當地堵住可能產生於第一介電體層之針孔。而且，藉由使構成保護層的最外表面之第三介電體層由SiO 2構成，可提高保護層的耐濕性。進一步地，藉由降低第一介電體層的碳濃度，並且將第一介電體層、第二介電體層以及第三介電體層對於深紫外光的波長之透過率設為80%以上，可防止保護層吸收深紫外光，可提高發光元件的光提取效率。
本發明的第二形態係如第一形態所記載之半導體發光元件，其中前述第一介電體層的厚度係大於前述n側接觸電極的厚度以及前述p側接觸電極的厚度。根據第二形態，藉由使第一介電體層的厚度較接觸電極厚，可確實地密封接觸電極，可提高發光元件的可靠性。
本發明的第三形態係如第一形態或第二形態所記載之半導體發光元件，其中前述第一介電體層的厚度為500nm以上至1000nm以下；前述第二介電體層的厚度以及前述第三介電體層的厚度為10nm以上至100nm以下。根據第三形態，藉由將第一介電體層的厚度設為500nm以上至1000nm以下，可確實地密封接觸電極。而且，藉由將第二介電體層以及第三介電體層的厚度設為10nm以上至100nm以下，可藉由第二介電體層堵住可能產生於第一介電體層之針孔，並且可藉由第三介電體層提高耐濕性。
本發明的第四形態為一種半導體發光元件的製造方法，係具備下述步驟：於由n型AlGaN系半導體材料構成之n型半導體層的第一上表面形成由AlGaN系半導體材料構成之活性層；於前述活性層上形成p型半導體層；以前述n型半導體層的第二上表面露出的方式去除前述p型半導體層以及前述活性層的一部分；於前述p型半導體層的上表面形成含Rh之p側接觸電極；於前述n型半導體層的前述第二上表面形成n側接觸電極；形成第一介電體層，前述第一介電體層係由第一氧化物材料構成，被覆前述n型半導體層、前述活性層以及前述p型半導體層的側面，且被覆前述p側接觸電極以及前述n側接觸電極；形成第二介電體層，前述第二介電體層係由與前述第一氧化物材料不同之第二氧化物材料構成，且被覆前述第一介電體層；利用原子層沉積法形成由SiO 2構成且被覆前述第二介電體層之第三介電體層；去除前述p側接觸電極上的前述第一介電體層、前述第二介電體層以及前述第三介電體層並形成p側墊開口；去除前述n側接觸電極上的前述第一介電體層、前述第二介電體層以及前述第三介電體層並形成n側墊開口；形成p側墊電極，前述p側墊電極係於前述p側墊開口處與前述p側接觸電極連接；以及形成n側墊電極，前述n側墊電極係於前述n側墊開口處與前述n側接觸電極連接；前述第一介電體層、前述第二介電體層以及前述第三介電體層各自對於前述活性層發出之深紫外光的波長之透過率為80%以上。根據第四形態，藉由使構成保護層之第一介電體層與第二介電體層的材料不同，可藉由第二介電體層適當地堵住可能產生於第一介電體層之針孔。而且，藉由使構成保護層的最外表面之第三介電體層由SiO 2構成，並且利用ALD法形成第三介電體層，可形成更緻密且耐濕性高之保護層。進一步地，藉由將第一介電體層、第二介電體層以及第三介電體層對於深紫外光的波長之透過率設為80%以上，可防止保護層吸收深紫外光，可提高發光元件的光提取效率。
本發明之第五形態係如第四形態所記載之半導體發光元件的製造方法，其中前述第一介電體層係利用電漿激發化學氣相生長法形成，前述第二介電體層係利用原子層沉積法形成。根據第五形態，藉由利用PECVD法形成第一介電體層，可容易增大第一介電體層的厚度，可確實地密封元件構造的整個上表面。而且，藉由利用ALD法形成第二介電體層，可形成更緻密且密封性高之保護膜。藉此，可進一步提高保護膜的可靠性。
10:半導體發光元件 20:基板 20a:第一主表面 20b:第二主表面 22:基底層 22a:(基底層的)第一上表面 22b:(基底層的)第二上表面 24:n型半導體層 24a:(n型半導體層的)第一上表面 24b:(n型半導體層的)第二上表面 24c:(n型半導體層的)側面 26:活性層 26c:(活性層的)側面 28:p型半導體層 28a:(p型半導體層的)上表面 28c:(p型半導體層的)側面 30:p側接觸電極 30a:(p側接觸電極的)上表面 30b:(p側接觸電極的)側面 32:p側電流擴散層 34:n側接觸電極 34a:(n側接觸電極的)上表面 34b:(n側接觸電極的)側面 36:n側電流擴散層 38:保護層 38n:n側墊開口 38p:p側墊開口 40n:n側墊電極 40p:p側墊電極 42:第一介電體層 44:第二介電體層 46:第三介電體層 51第一遮罩 52:第二遮罩 52a,53a:開口 53:第三遮罩 54:第四遮罩 54n,56n:n側開口 54p,56p:p側開口 55:第五遮罩 56:第六遮罩 56a:外周開口 A:箭頭 W1:第一區域 W2:第二區域 W3:第三區域 W4:第四區域
[圖1]係概略地表示實施形態之半導體發光元件的構成之剖視圖。 [圖2]係概略地表示半導體發光元件的製造步驟之圖。 [圖3]係概略地表示半導體發光元件的製造步驟之圖。 [圖4]係概略地表示半導體發光元件的製造步驟之圖。 [圖5]係概略地表示半導體發光元件的製造步驟之圖。 [圖6]係概略地表示半導體發光元件的製造步驟之圖。 [圖7]係概略地表示半導體發光元件的製造步驟之圖。 [圖8]係概略地表示半導體發光元件的製造步驟之圖。 [圖9]係概略地表示半導體發光元件的製造步驟之圖。 [圖10]係概略地表示半導體發光元件的製造步驟之圖。
10:半導體發光元件
20:基板
20a:第一主表面
20b:第二主表面
22:基底層
22a:(基底層的)第一上表面
22b:(基底層的)第二上表面
24:n型半導體層
24a:(n型半導體層的)第一上表面
24b:(n型半導體層的)第二上表面
24c:(n型半導體層的)側面
26:活性層
26c:(活性層的)側面
28:p型半導體層
28a:(p型半導體層的)上表面
28c:(p型半導體層的)側面
30:p側接觸電極
30a:(p側接觸電極的)上表面
30b:(p側接觸電極的)側面
32:p側電流擴散層
34:n側接觸電極
34a:(n側接觸電極的)上表面
34b:(n側接觸電極的)側面
36:n側電流擴散層
38:保護層
38n:n側墊開口
38p:p側墊開口
40n:n側墊電極
40p:p側墊電極
42:第一介電體層
44:第二介電體層
46:第三介電體層
W1:第一區域
W2:第二區域
W3:第三區域
W4:第四區域

Claims (5)

  1. 一種半導體發光元件，係具備： n型半導體層，係由n型氮化鋁鎵系半導體材料構成； 活性層，係設置於前述n型半導體層的第一上表面且由氮化鋁鎵系半導體材料構成； p型半導體層，係設置於前述活性層上； p側接觸電極，係設置於前述p型半導體層的上表面且含銠； n側接觸電極，係設置於前述n型半導體層的第二上表面； 保護層，係具有設置於前述p側接觸電極上之p側墊開口以及設置於前述n側接觸電極上之n側墊開口，被覆前述n型半導體層、前述活性層以及前述p型半導體層的側面，於與前述p側墊開口不同之部位處被覆前述p側接觸電極，於與前述n側墊開口不同之部位處被覆前述n側接觸電極； p側墊電極，係於前述p側墊開口處與前述p側接觸電極連接；以及 n側墊電極，係於前述n側墊開口處與前述n側接觸電極連接； 前述保護層包含： 第一介電體層，係由二氧化矽構成； 第二介電體層，係由與前述第一介電體層不同之氧化物材料構成，且被覆前述第一介電體層；以及 第三介電體層，係由二氧化矽構成，且被覆前述第二介電體層； 前述第一介電體層的碳濃度係小於前述第三介電體層的碳濃度； 前述第一介電體層、前述第二介電體層以及前述第三介電體層各自對於前述活性層所發出之深紫外光的波長之透過率為80%以上。
  2. 如請求項1所記載之半導體發光元件，其中前述第一介電體層的厚度係大於前述n側接觸電極的厚度以及前述p側接觸電極的厚度。
  3. 如請求項1或2所記載之半導體發光元件，其中前述第一介電體層的厚度為500nm以上至1000nm以下； 前述第二介電體層的厚度以及前述第三介電體層的厚度為10nm以上至100nm以下。
  4. 一種半導體發光元件的製造方法，係具備下述步驟： 於由n型氮化鋁鎵系半導體材料構成之n型半導體層的第一上表面形成由氮化鋁鎵系半導體材料構成之活性層； 於前述活性層上形成p型半導體層； 以前述n型半導體層的第二上表面露出的方式去除前述p型半導體層以及前述活性層的一部分； 於前述p型半導體層的上表面形成含銠之p側接觸電極； 於前述n型半導體層的前述第二上表面形成n側接觸電極； 形成第一介電體層，前述第一介電體層係由第一氧化物材料構成，被覆前述n型半導體層、前述活性層以及前述p型半導體層的側面，且被覆前述p側接觸電極以及前述n側接觸電極； 形成第二介電體層，前述第二介電體層係由與前述第一氧化物材料不同之第二氧化物材料構成，且被覆前述第一介電體層； 利用原子層沉積法形成由二氧化矽構成且被覆前述第二介電體層之第三介電體層； 去除前述p側接觸電極上的前述第一介電體層、前述第二介電體層以及前述第三介電體層並形成p側墊開口； 去除前述n側接觸電極上的前述第一介電體層、前述第二介電體層以及前述第三介電體層並形成n側墊開口； 形成p側墊電極，前述p側墊電極係於前述p側墊開口處與前述p側接觸電極連接；以及 形成n側墊電極，前述n側墊電極係於前述n側墊開口處與前述n側接觸電極連接； 前述第一介電體層、前述第二介電體層以及前述第三介電體層各自對於前述活性層發出之深紫外光的波長之透過率為80%以上。
  5. 如請求項4所記載之半導體發光元件的製造方法，其中前述第一介電體層係利用電漿激發化學氣相生長法形成，前述第二介電體層係利用原子層沉積法形成。
TW110139821A 2021-01-07 2021-10-27 半導體發光元件以及半導體發光元件的製造方法 TWI779907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-001667 2021-01-07
JP2021001667A JP6995227B1 (ja) 2021-01-07 2021-01-07 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW202228308A true TW202228308A (zh) 2022-07-16
TWI779907B TWI779907B (zh) 2022-10-01

Family

ID=80448011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110139821A TWI779907B (zh) 2021-01-07 2021-10-27 半導體發光元件以及半導體發光元件的製造方法

Country Status (4)

Country Link
US (1) US20220216375A1 (zh)
JP (1) JP6995227B1 (zh)
CN (1) CN114744093A (zh)
TW (1) TWI779907B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7370438B1 (ja) 2022-10-05 2023-10-27 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7370437B1 (ja) 2022-10-05 2023-10-27 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7472354B1 (ja) 2023-04-04 2024-04-22 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324719C (zh) * 2004-04-01 2007-07-04 光磊科技股份有限公司 一种发光二极管
US7679102B2 (en) * 2005-12-28 2010-03-16 Group Iv Semiconductor, Inc. Carbon passivation in solid-state light emitters
TWI370560B (en) * 2007-12-14 2012-08-11 Delta Electronics Inc Light-emitting diode device and manufacturing method thereof
KR101441833B1 (ko) * 2010-09-30 2014-09-18 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법
JP4940363B1 (ja) * 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
JP6167109B2 (ja) * 2011-12-12 2017-07-19 センサー エレクトロニック テクノロジー インコーポレイテッド 紫外線反射型コンタクト
JP5888132B2 (ja) * 2012-06-08 2016-03-16 豊田合成株式会社 発光装置の製造方法
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
JP6362016B2 (ja) * 2015-05-12 2018-07-25 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
JP6683003B2 (ja) * 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
DE102017116840A1 (de) * 2017-07-25 2019-01-31 Alfmeier Präzision SE Ventil und Ventilanordnung
KR102390828B1 (ko) * 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7049186B2 (ja) * 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) * 2019-01-07 2023-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US20200317702A1 (en) * 2019-04-05 2020-10-08 Versum Materials Us, Llc Organoamino Functionalized Cyclic Oligosiloxanes For Deposition Of Silicon-Containing Films
JP6902569B2 (ja) * 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP6995227B1 (ja) 2022-01-14
JP2022106572A (ja) 2022-07-20
CN114744093A (zh) 2022-07-12
US20220216375A1 (en) 2022-07-07
TWI779907B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI779907B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6780083B1 (ja) 半導体発光素子
TWI783475B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI720493B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI825869B (zh) 半導體發光元件
TW202315159A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7345524B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2019208056A (ja) 半導体発光素子
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TW202337048A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2024054528A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent