TW202337048A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202337048A
TW202337048A TW112102195A TW112102195A TW202337048A TW 202337048 A TW202337048 A TW 202337048A TW 112102195 A TW112102195 A TW 112102195A TW 112102195 A TW112102195 A TW 112102195A TW 202337048 A TW202337048 A TW 202337048A
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
nitride
emitting element
aluminum
Prior art date
Application number
TW112102195A
Other languages
English (en)
Other versions
TWI836873B (zh
Inventor
丹羽紀隆
稲津哲彦
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202337048A publication Critical patent/TW202337048A/zh
Application granted granted Critical
Publication of TWI836873B publication Critical patent/TWI836873B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提高半導體發光元件的可靠性。半導體發光元件10具備:n型半導體層16,係由n型AlGaN系半導體材料構成;活性層18,係設置於n型半導體層16的第一上表面16a上,且由AlGaN系半導體材料構成;p型半導體層20,係設置於活性層18上;以及n側接觸電極30,係包含與n型半導體層16的第二上表面16b接觸之Ti層41、設置於Ti層41上之Al層44、以及被覆Al層44之氮化物層48。氮化物層48具有由TiN構成之第一部分50、以及含有TiAlN之第二部分52。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
作為形成於n型AlGaN(氮化鋁鎵)系半導體材料的表面之歐姆接觸用的電極,使用包含Ti(鈦)以及Al(鋁)之電極。為了防止退火工序中的Al表面的氧化,設置有被覆Al層之氮化物層(例如,參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2020-87964號公報。
[發明所欲解決之課題]
退火工序後的微影工序中,有時電極所包含之Al層的一部分會發生腐蝕。為了提高半導體發光元件的可靠性,較佳為能防止Al層的腐蝕。
本發明係鑒於這種課題而完成,目的在於提供一種提高半導體發光元件的可靠性之技術。 [用以解決課題之手段]
本發明的一態樣的半導體發光元件係具備:n型半導體層,係由n型氮化鋁鎵系半導體材料構成;活性層,係設置於n型半導體層的第一上表面上,且由氮化鋁鎵系半導體材料構成;p型半導體層,係設置於活性層上;以及n側接觸電極,係包含:鈦層,係與n型半導體層的第二上表面接觸;鋁層,係設置於鈦層上之;以及氮化物層,係被覆鋁層。氮化物層係具有:第一部分,係由氮化鈦構成;以及第二部分,係含有氮化鋁鈦。
本發明的另一態樣係一種半導體發光元件的製造方法。該半導體發光元件的製造方法係具備下述工序:於由n型氮化鋁鎵系半導體材料構成之n型半導體層的第一上表面上形成由氮化鋁鎵系半導體材料構成之活性層;於活性層上形成p型半導體層;以n型半導體層的第二上表面露出之方式,部分地去除p型半導體層以及活性層;形成層疊體,該層疊體包含與n型半導體層的第二上表面接觸之第一鈦層、第一鈦層上的鋁層、鋁層上的第二鈦層、以及第二鈦層上的氮化鈦層;將層疊體退火;以及藉由對已退火之層疊體的表面實施氨電漿處理,而於層疊體的表面形成氮化物層。 [發明功效]
根據本發明,能提高半導體發光元件的可靠性。
以下,參照圖式對用以實施本發明之形態進行詳細說明。另外,說明中對相同的要素附上相同的符號,並適當省略重複的說明。而且,為了有助於理解說明,各圖式中之各構成要素的尺寸比未必與實際的發光元件的尺寸比一致。
本實施形態的半導體發光元件係構成為發出中心波長λ約360nm以下之「深紫外光」,所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode;深紫外光發光二極體)晶片。為了輸出這種波長的深紫外光,使用帶隙約3.4eV以上之氮化鋁鎵(AlGaN)系半導體材料。本實施形態中,尤其示出發出中心波長λ約240nm至320nm的深紫外光之情形。
本說明書中,「AlGaN系半導體材料」係指至少包含氮化鋁(AlN)以及氮化鎵(GaN)之半導體材料,亦包含含有氮化銦(InN)等其他材料之半導體材料。因此,本說明書中提及的「AlGaN系半導體材料」例如能夠以In 1 x yAl xGa yN(0<x+y≦1,0<x<1,0<y<1)的組成表示,包含AlGaN或InAlGaN。本說明書的「AlGaN系半導體材料」例如AlN比率以及GaN比率分別為1%以上,較佳為5%以上、10%以上或20%以上。
而且,為了區分不含AlN之材料,有時稱作「GaN系半導體材料」。「GaN系半導體材料」中包含GaN或InGaN。同樣地,為了區分不含GaN之材料,有時稱作「AlN系半導體材料」。「AlN系半導體材料」中包含AlN或InAlN。
圖1係概略地表示實施形態相關之半導體發光元件10的構成之剖視圖。半導體發光元件10係具備:基板12、基底層14、n型半導體層16、活性層18、p型半導體層20、p側接觸電極22、p側被覆電極層24、介電體保護層26、介電體被覆層28、n側接觸電極30、p側電流擴散層32、n側電流擴散層34、介電體密封層36、p側焊墊電極38以及n側焊墊電極40。
圖1中,有時將由箭頭A所示之方向稱作「上下方向」或「厚度方向」。而且,從基板12觀察,有時將遠離基板12之方向稱作上側,朝向基板12之方向稱作下側。
基板12由對半導體發光元件10所發出之深紫外光具有透光性之材料構成,例如由藍寶石(Al 2O 3,氧化鋁)構成。基板12係具有第一主面12a、與第一主面12a為相反側之第二主面12b。第一主面12a係用以使從基底層14至p型半導體層20的各層生長之結晶生長面。第一主面12a係具有深度以及間距為次微米(1μm以下)之微細凹凸圖案。這種基板12被稱作圖案化藍寶石基板(PSS;Patterned Sapphire Substrate)。第一主面12a亦可由未圖案化之平坦面構成。第二主面12b係用以將活性層18所發出之深紫外光提取至外部之光提取面。
基底層14係設置於基板12的第一主面12a。基底層14係用以形成n型半導體層16之底層(模板層)。基底層14例如係未摻雜的AlN層,係高溫生長之AlN(HT-AlN(High Temperature-AlN;高溫氮化鋁))層。基底層14亦可為未摻雜的AlGaN層。基底層14亦可包含AlN層、以及設置於AlN層上之未摻雜的AlGaN層。基底層14係具有1μm以上至3μm以下的厚度,例如具有2μm左右的厚度。
n型半導體層16係設置於基底層14上。n型半導體層16係由n型的AlGaN系半導體材料構成,例如摻雜Si作為n型的雜質。n型半導體層16的AlN比率例如為25%以上,較佳為40%以上或50%以上。n型半導體層16的AlN比率為80%以下,較佳為70%以下。n型半導體層16具有1μm以上至3μm以下的厚度,例如具有2μm左右的厚度。n型半導體層16係具有第一上表面16a以及第二上表面16b。第一上表面16a係形成有活性層18之部分,第二上表面16b係未形成有活性層18之部分。
活性層18係設置於n型半導體層16的第一上表面16a。活性層18係由AlGaN系半導體材料構成,夾在n型半導體層16與p型半導體層20之間而形成雙異質構造。以使得活性層18係輸出具有355nm以下,例如320nm以下的波長之深紫外光之方式來選擇AlN比率。
活性層18例如具有單層或者多層的量子井構造,包含由未摻雜的AlGaN系半導體材料構成之障壁層、由未摻雜的AlGaN系半導體材料構成之井層。活性層18例如包含與n型半導體層16直接接觸之第一障壁層、設置於第一障壁層上之第一井層。第一井層與p型半導體層20之間亦可追加地設置一對以上之障壁層以及井層。障壁層以及井層係分別具有1nm以上至20nm以下的厚度,例如具有2nm以上至10nm以下的厚度。
活性層18與p型半導體層20之間亦可進一步設置電子阻擋層。電子阻擋層由未摻雜的AlGaN系半導體材料構成。電子阻擋層的AlN比率為40%以上,較佳為50%以上。電子阻擋層的AlN比率亦可為80%以上。電子阻擋層亦可由不含GaN之AlN系半導體材料構成,可為AlN層。電子阻擋層具有1nm以上至10nm以下的厚度,例如具有2nm以上至5nm以下的厚度。
p型半導體層20係形成於活性層18上。於設置有電子阻擋層之情形下,p型半導體層20係形成於電子阻擋層上。p型半導體層20係由p型的AlGaN系半導體材料或者p型的GaN系半導體材料構成。p型半導體層20例如係摻雜鎂(Mg)作為p型的雜質之AlGaN層或者GaN層。p型半導體層20例如具有20nm以上至400nm以下的厚度。
p型半導體層20亦可由複數層構成。p型半導體層20例如亦可具有p型包覆層以及p型接觸層。p型包覆層係具有與p型接觸層相比相對高之AlN比率之p型AlGaN層,並與活性層18或電子阻擋層直接接觸。p型接觸層係具有與p型包覆層相比相對低之AlN比率之p型AlGaN層或p型GaN層。p型接觸層係設置於p型包覆層上,並與p側接觸電極22直接接觸。p型包覆層亦可具有p型第一包覆層、以及p側第二包覆層。
p型第一包覆層的AlN比率大於p側第二包覆層的AlN比率。p型第一包覆層的AlN比率與n型半導體層16的AlN比率為相同程度,或者大於n型半導體層16的AlN比率。p型第一包覆層的AlN比率為25%以上,較佳為40%以上或50%以上。p型第一包覆層的AlN比率亦可為70%以上或80%以上。p型第一包覆層具有10nm以上至100nm以下的厚度,例如具有15nm以上至70nm以下的厚度。
p型第二包覆層係設置於p型第一包覆層上。p型第二包覆層的AlN比率係低於p型第一包覆層的AlN比率,且高於p型接觸層的AlN比率。p型第二包覆層的AlN比率為25%以上,較佳為40%以上或50%以上。p型第二包覆層的AlN比率例如為n型半導體層16的AlN比率的±10%的範圍內。p型第二包覆層係具有5nm以上至250nm以下的厚度,例如具有10nm以上至150nm以下的厚度。另外,亦可不設置p型第二包覆層,p型包覆層亦可僅由p型第一包覆層構成。
p型接觸層為了獲得與p側接觸電極22良好之歐姆接觸,具有相對低之AlN比率。p型接觸層的AlN比率為20%以下,較佳為10%以下、5%以下或0%。p型接觸層係p型AlGaN層或者p型GaN層。p型接觸層可由實質不含AlN之p型GaN系半導體材料構成。p型接觸層較佳為形成得薄以減小活性層18所發出之深紫外光的吸收量。p型接觸層具有5nm以上至30nm以下的厚度,例如具有10nm以上至20nm以下的厚度。
p側接觸電極22係設置於p型半導體層20上。p側接觸電極22能夠與p型半導體層20(例如,p型接觸層)歐姆接觸,且由對深紫外光之反射率高之材料構成。p側接觸電極22係包含與p型半導體層20直接接觸之Rh層。p側接觸電極22例如僅由Rh層構成。p側接觸電極22所包含之Rh層的厚度為50nm以上至200nm以下,例如為70nm以上至150nm以下。p側接觸電極22所包含之Rh層的膜密度為12g/cm 3以上,例如為12.2g/cm 3以上至12.5g/cm 3以下。藉由增大p側接觸電極22所包含之Rh層的膜密度,能提高作為反射電極之功能。藉由將Rh層的膜密度設為12g/cm 3以上,對波長280nm的紫外光獲得65%以上的反射率。
另外,p側接觸電極22的構成無特別限定,p側接觸電極22亦可具有僅與Rh層不同之構成。例如,p側接觸電極22可由任意的金屬材料構成,亦可由銦錫氧化物(ITO)等透明導電性氧化物(TCO)材料構成。
p側被覆電極層24係與p側接觸電極22的上表面以及側面直接接觸,並被覆整個p側接觸電極22。p側被覆電極層24例如具有Ti/Rh/TiN的層疊構造。p側被覆電極層24的Ti層的厚度為1nm以上至50nm以下,例如為5nm以上至25nm以下。p側被覆電極層24的Ti層係提高p側接觸電極22的Rh層與p側被覆電極層24的Rh層之間的接著性。p側被覆電極層24的Rh層的厚度為5nm以上至100nm以下,例如為10nm以上至50nm以下。p側被覆電極層24的TiN層係由具有導電性之氮化鈦(TiN)構成。p側被覆電極層24的TiN層的厚度為5nm以上至100nm以下,例如為10nm以上至50nm以下。
介電體保護層26係具有第一連接開口26p,並於與第一連接開口26p不同之部位被覆p側接觸電極22以及p側被覆電極層24。介電體保護層26係與p側被覆電極層24的上表面以及側面直接接觸,並與p型半導體層20的上表面的一部分直接接觸。介電體保護層26係由介電體材料構成,例如由氧化矽(SiO 2)構成。介電體保護層26的厚度為50nm以上,例如為100nm以上至500nm以下。
介電體被覆層28係被覆基底層14、n型半導體層16、活性層18、p型半導體層20、p側接觸電極22、p側被覆電極層24以及介電體保護層26。介電體被覆層28係由與介電體保護層26不同之介電體材料構成,例如由Al 2O 3構成。介電體被覆層28的厚度為10nm以上至100nm以下,例如為20nm以上至50nm以下。
介電體被覆層28係與基底層14的外周面14a直接接觸。介電體被覆層28係與n型半導體層16的第二上表面16b直接接觸,並與n型半導體層16的側面(台面(mesa surface))直接接觸。介電體被覆層28係與活性層18的側面(台面)直接接觸。介電體被覆層28係與p型半導體層20的側面(台面)直接接觸,並與p型半導體層20的上表面的一部分直接接觸。介電體被覆層28係具有設置於n型半導體層16的第二上表面16b之接觸開口28n,並於與接觸開口28n不同之部位被覆n型半導體層16的第二上表面16b。介電體被覆層28係與介電體保護層26的上表面以及側面直接接觸。介電體被覆層28係具有第二連接開口28p,並於與第二連接開口28p不同之部位被覆介電體保護層26。第二連接開口28p係位於p側接觸電極22以及p側被覆電極層24的上方。
n側接觸電極30係設置於n型半導體層16的第二上表面16b。n側接觸電極30以堵住接觸開口28n之方式設置,於接觸開口28n的外側重疊於介電體被覆層28之上。n側接觸電極30係包含Ti層42、Al層44、粒狀部46、以及氮化物層48。
Ti層42係與n型半導體層16的第二上表面16b直接接觸。Ti層42的厚度為1nm以上至10nm以下,較佳為5nm以下或者2nm以下。Al層44係設置於Ti層42上,並與Ti層42層直接接觸。Al層44的厚度為200nm以上,例如300nm以上至1000nm以下。Al層44的側面44b係構成為相對於第二上表面16b傾斜。粒狀部46係分佈於Al層44的上表面44a以及側面44b的附近。粒狀部46係含Ti,且以Ti為主成分。粒狀部46可含Al,亦可含TiAl(鋁化鈦)。粒狀部46的尺寸為10nm以上至500nm以下,例如為50nm以上至200nm以下。
氮化物層48係被覆Al層44的上表面44a以及側面44b。氮化物層48係由TiN、TiAlN或AlN構成。氮化物層48的厚度為5nm以上至100nm以下,例如為10nm以上至50nm以下。
氮化物層48係具有第一部分50、第二部分52、以及第三部分54。第一部分50係由TiN構成之部分。第一部分50係設置於作為n側接觸電極30的中央部之第一區域W1,並與Al層44或粒狀部46直接接觸。第一部分50係於第一區域W1中被覆Al層44的上表面44a。第一部分50亦可於第一區域W1中被覆Al層44的側面44b。第二部分52係設置於作為n側接觸電極30的外周部之第二區域W2。第二部分52係含有TiAlN。第二部分52亦可於第二區域W2中與粒狀部46直接接觸。第三部分54係設置於第二區域W2。第三部分54係由AlN構成之部分。第三部分54係於第二區域W2中與Al層44的側面44b直接接觸。
p側電流擴散層32係設置於p側被覆電極層24上,並於連接開口(第一連接開口26p以及第二連接開口28p)處與p側被覆電極層24直接接觸。p側電流擴散層32係以堵住第一連接開口26p以及第二連接開口28p的方式設置,並於第二連接開口28p的外側處與介電體被覆層28直接接觸。p側電流擴散層32例如具有TiN/Ti/Rh(銠)/TiN/Ti/Au(銅)的層疊構造。
n側電流擴散層34係與n側接觸電極30的上表面以及側面直接接觸,並被覆n側接觸電極30。n側電流擴散層34係於n側接觸電極30的外側處與介電體被覆層28直接接觸。n側電流擴散層34係具有與p側電流擴散層32相同的構成,例如具有TiN/Ti/Rh/TiN/Ti/Au的層疊構造。
介電體密封層36係與介電體被覆層28、p側電流擴散層32以及n側電流擴散層34直接接觸且被覆此三者。介電體密封層36係具有設置於p側電流擴散層32之上之p側焊墊開口36p以及設置於n側電流擴散層34之上之n側焊墊開口36n。介電體密封層36係於與p側焊墊開口36p不同之部位被覆p側電流擴散層32,並於與n側焊墊開口36n不同之部位被覆n側電流擴散層34。介電體密封層36係由與介電體被覆層28不同之介電體材料構成,例如由SiO 2構成。介電體密封層36的厚度為300nm以上至1500nm以下,例如,600nm以上至1000nm以下。
p側焊墊電極38係設置於p側電流擴散層32之上,並於p側焊墊開口36p處與p側電流擴散層32連接。p側焊墊電極38係以堵住p側焊墊開口36p的方式設置,並於p側焊墊開口36p的外側處與介電體密封層36直接接觸。p側焊墊電極38係經由p側電流擴散層32以及p側被覆電極層24而與p側接觸電極22電性連接。
n側焊墊電極40係設置於n側電流擴散層34之上,並於n側焊墊開口36n處與n側電流擴散層34連接。n側焊墊電極40係以堵住n側焊墊開口36n的方式設置,並於n側焊墊開口36n的外側處與介電體密封層36直接接觸。n側焊墊電極40係經由n側電流擴散層34而與n側接觸電極30電性連接。
p側焊墊電極38以及n側焊墊電極40係將半導體發光元件10安裝於封裝基板等時接合之部分。p側焊墊電極38以及n側焊墊電極40例如包含Ni/Au、Ti/Au或Ti/Pt(鉑)/Au的層疊構造。p側焊墊電極38以及n側焊墊電極40的各自的厚度為100nm以上,例如為200nm以上至1000nm以下。
接下來,對半導體發光元件10的製造方法進行說明。圖2至圖9係概略地表示半導體發光元件10的製造工序之圖。首先,圖2中,於基板12的第一主面12a之上依序形成基底層14、n型半導體層16、活性層18以及p型半導體層20。基底層14、n型半導體層16、活性層18以及p型半導體層20能使用有機金屬化學氣相生長(MOVPE;Metal Organic Vapor Phase Epitaxy)法或分子束磊晶(MBE;Molecular Beam Epitaxy)法等周知的磊晶生長法形成。
接下來,如圖2所示,例如使用公知的微影技術,於p型半導體層20上形成第一遮罩60。接下來,藉由從第一遮罩60之上乾式蝕刻活性層18以及p型半導體層20,於不與第一遮罩60等重疊之區域形成n型半導體層16的第二上表面16b。然後,去除第一遮罩60。
接下來,如圖3所示,例如使用公知的微影技術,以被覆n型半導體層16、活性層18以及p型半導體層20的方式形成第二遮罩62。接下來,藉由從第二遮罩62之上乾式蝕刻n型半導體層16,於不與第二遮罩62重疊之區域形成基底層14的外周面14a。然後,去除第二遮罩62。
接下來,圖4中,例如使用公知的微影技術,於p型半導體層20上形成p側接觸電極22。p側接觸電極22係包含與p型半導體層20的上表面直接接觸之Rh層。p側接觸電極22的Rh層係藉由蒸鍍法以100℃以下的溫度形成。藉由用蒸鍍法形成Rh層,與使用濺鍍法之情形相比,能抑制對p型半導體層20的上表面之損傷,能提高p側接觸電極22的接觸電阻。
於形成p側接觸電極22後,將p側接觸電極22退火。p側接觸電極22例如使用RTA(Rapid Thermal Annealing;快速熱退火)法,以500℃以上至650℃以下的溫度退火。藉由p側接觸電極22的退火處理,p側接觸電極22的接觸電阻係降低,並且p側接觸電極22所包含之Rh層的膜密度係增加至12g/cm 3以上。退火處理後的Rh層例如具有12.2g/cm 3以上至12.5g/cm 3以下的膜密度,且對波長280nm的紫外光具有65%以上的反射率,例如66%至67%左右的反射率。
接下來,圖4中,例如使用公知的微影技術,以被覆整個p側接觸電極22的方式形成p側被覆電極層24。p側被覆電極層24係與p側接觸電極22的上表面以及側面接觸,例如具有Ti/Rh/TiN的層疊構造。p側被覆電極層24例如藉由濺鍍法以100℃以下的溫度形成。藉由利用濺鍍法形成p側被覆電極層24,能提高p側被覆電極層24對p側接觸電極22的接著性。
接下來,圖4中,例如使用公知的微影技術,以被覆整個p側被覆電極層24的方式形成介電體保護層26。介電體保護層26例如由SiO 2構成,能藉由電漿激發化學氣相生長(PECVD;Plasma Enhanced Chemical Vapor Deposition)法形成。
接下來,圖4中,形成介電體被覆層28。介電體被覆層28係跨元件構造的上部整面形成,並被覆基底層14、n型半導體層16、活性層18、p型半導體層20、p側接觸電極22、p側被覆電極層24以及介電體保護層26。介電體被覆層28係例如由Al 2O 3構成,能藉由原子堆積(ALD;Atomic Layer Deposition)法形成。
接下來,圖4中,例如使用公知的微影技術,藉由乾式蝕刻等部分去除介電體被覆層28,以形成接觸開口28n。接觸開口28n係形成於n型半導體層16的第二上表面16b的一部分區域。接觸開口28n係以貫穿介電體被覆層28的方式形成,且n型半導體層16的第二上表面16b係於接觸開口28n處露出。
接下來,如圖5所示,例如使用公知的微影技術,形成具有底切形狀的開口65之第三遮罩64。第三遮罩64的開口65係設置於與介電體被覆層28的接觸開口28n對應之位置。接下來,透過第三遮罩64的開口65,依次層疊第一Ti層42、Al層44、第二Ti層56以及TiN層58而形成層疊體70。第一Ti層42、Al層44、第二Ti層56以及TiN層58能藉由濺鍍法形成。Al層44上的第二Ti層56的厚度為1nm以上至50nm以下,例如為5nm以上至25nm以下。TiN層58的厚度為5nm以上至100nm以下,例如為10nm以上至50nm以下。由於底切形狀的開口65,第二Ti層56以及TiN層58的各自的厚度與在作為層疊體70的中央部之第一區域W1相比,在作為層疊體70的外周部之第二區域W2中相對變小。形成層疊體70後,去除第三遮罩64。
接下來,將層疊體70退火。層疊體70例如使用RTA法,以500℃以上至650℃以下的溫度退火。因層疊體70的退火溫度接近Al層44的熔點,故Al層44軟化。藉由Al層44軟化,設置於Al層44上之第二Ti層56係流動,進而Ti與Al合金化而變為粒狀,如圖6所示般形成粒狀部46。粒狀部46於退火工序中源自第二Ti層56而形成,並以Ti為主成分。粒狀部46的至少一部分可為Al層44與第二Ti層56混合而成之TiAl。層疊體70的退火工序中形成粒狀部46時,TiN層58的厚度相對較小之第二區域W2中粒狀部46的至少一部分係露出於外部。由於粒狀部46的露出,TiN層58對Al層44的被覆於第二區域W2中被破壞。
接下來,利用氨(NH 3)氣電漿來處理層疊體70的表面,藉此使層疊體70的表面氮化。藉由層疊體70的氮化處理,如圖7所示,形成具有第一部分50、第二部分52以及第三部分54之氮化物層48。第一部分50係源自形成於中央部(亦即第一區域W1)之TiN層58之部分。第二部分52係藉由露出於外部之粒狀部46氮化而形成之部分,並含有TiAlN。第三部分54係藉由露出於外部之Al層44氮化而形成之部分,並含有AlN。第二部分52以及第三部分54係形成於TiN層58的厚度相對較小之外周部(亦即第二區域W2)。層疊體70的氮化處理更佳為以例如小於300℃之低溫進行。藉由這種相對低溫下的電漿處理進行氮化處理,能於維持著退火後的層疊體70的構造之狀態下,在層疊體70的整個表面形成氮化物層48。氮化物層48係以被覆Al層44的整個上表面44a以及整個側面44b的方式形成。藉由層疊體70的表面的氮化處理,完成n側接觸電極30。
接下來,圖8中,例如使用公知的微影技術,藉由乾式蝕刻等部分去除介電體保護層26以及介電體被覆層28,形成第一連接開口26p以及第二連接開口28p(亦統稱為連接開口)。首先,以貫穿介電體被覆層28之方式形成第二連接開口28p,接下來,以貫穿介電體保護層26之方式形成第一連接開口26p。被覆電極層24的上表面係於第一連接開口26p處p側露出。
第一連接開口26p以及第二連接開口28p能使用共同的遮罩連續地形成。另外,第一連接開口26p以及第二連接開口28p亦可不使用共同的遮罩而使用單獨的遮罩形成。第二連接開口28p亦可於形成n側接觸電極30後形成,還可於形成n側接觸電極30前形成。例如,圖4所示之形成接觸開口28n之工序中,亦可同時形成第二連接開口28p。
接下來,如圖8所示,例如使用公知的微影技術,形成於連接開口(第一連接開口26p以及第二連接開口28p)處與p側被覆電極層24連接之p側電流擴散層32,並以被覆n側接觸電極30的上表面28a以及側面28b之方式形成n側電流擴散層34。p側電流擴散層32以及n側電流擴散層34例如具有TiN/Ti/Rh/TiN/Ti/Au的層疊構造。p側電流擴散層32以及n側電流擴散層34能使用濺鍍法同時形成。
接下來,如圖9所示,形成介電體密封層36。介電體密封層36係跨元件構造的上部整面形成,並與介電體被覆層28、p側電流擴散層32以及n側電流擴散層34直接接觸,且被覆此三者。介電體密封層36例如由SiO 2構成,能藉由PECVD法形成。介電體密封層36例如以200℃以上至300℃以下的溫度形成。
接下來,如圖1所示,藉由乾式蝕刻等部分去除介電體密封層36,形成p側焊墊開口36p以及n側焊墊開口36n。p側焊墊開口36p以及n側焊墊開口36n以貫穿介電體密封層36之方式形成,p側電流擴散層32係於p側焊墊開口36p處露出,n側電流擴散層34係於n側焊墊開口36n處露出。接下來,以堵住p側焊墊開口36p之方式,形成於p側焊墊開口36p處與p側電流擴散層32連接之p側焊墊電極38,並以堵住n側焊墊開口36n之方式,形成於n側焊墊開口36n處與n側電流擴散層34連接之n側焊墊電極40。p側焊墊電極38以及n側焊墊電極40能同時形成,但亦可分開形成。
藉由以上的工序,完成圖1所示之半導體發光元件10。
根據本實施形態,氮化物層48的至少一部分係包含TiAlN,因此與僅由TiN形成氮化物層之情形相比,能提高n側接觸電極30的耐腐蝕性。結果,能提高半導體發光元件10的可靠性。
根據本實施形態,因構成氮化物層48的中央部之第一部分50係由具有導電性之TiN構成,故能確保n側接觸電極30與n側電流擴散層34之間的電性連接。另一方面,構成氮化物層48的外周部之第二部分52以及第三部分係由TiAlN或AlN構成,因此能提高n側接觸電極30的外周部中之耐腐蝕性。
根據本實施形態,藉由在層疊體70退火後對層疊體70的表面進行氮化處理,能由氮化物層48來被覆因退火而露出於外部之Al層44或粒狀部46。結果,能防止Al層44或粒狀部46被圖8所示之微影工序中使用之藥液腐蝕。結果,能提高半導體發光元件10的可靠性。
以上,已基於實施例對本發明進行了說明。所屬技術領域中具有通常知識者應該理解,本發明不限於上述實施形態,能夠進行各種設計變更,各種變形例成為可能,這些變形例亦在本發明的範圍內。
以下,對本發明的幾個態樣進行說明。
本發明的第一態樣係一種半導體發光元件,具備:n型半導體層,係由n型氮化鋁鎵系半導體材料構成;活性層,係設置於前述n型半導體層的第一上表面上,且由氮化鋁鎵系半導體材料構成;p型半導體層,係設置於前述活性層上;以及n側接觸電極,係包含:鈦層,係與前述n型半導體層的第二上表面接觸;鋁層,係設置於前述鈦層上;以及氮化物層,係被覆前述Al層;前述氮化物層具有:第一部分,係由氮化鈦構成;以及第二部分,係含有氮化鋁鈦。根據第一態樣,藉由被覆Al層之氮化物層含有氮化鋁鈦,而能提高氮化物層的耐腐蝕性。藉此,能提高半導體發光元件的可靠性。
本發明的第二態樣如第一態樣所記載之半導體發光元件,其中前述第一部分係被覆前述鋁層的上表面,前述第二部分係被覆前述鋁層的側面。根據第二態樣,氮化物層的被覆性容易降低之鋁層的側面被含有氮化鋁鈦之第二部分被覆,因此能進一步提高Al層的耐腐蝕性。
本發明的第三態樣如第一態樣或第二態樣所記載之半導體發光元件,其中前述第二部分係被覆前述鋁層的外周部。根據第三態樣,氮化物層的被覆性容易降低之鋁層的外周部係被含有氮化鋁鈦之第二部分被覆,因此能進一步提高鋁層的耐腐蝕性。
本發明的第四態樣如第一態樣至第三態樣中任一態樣所記載之半導體發光元件,前述鋁層的側面係相對於前述第二上表面傾斜。根據第四態樣,藉由使Al層的側面傾斜,能夠抑制氮化物層從鋁層的側面的剝離,能進一步提高Al層的耐腐蝕性。
本發明的第五態樣係一種半導體發光元件的製造方法,具備下述工序:於由n型氮化鋁鎵系半導體材料構成之n型半導體層的第一上表面上形成由氮化鋁鎵系半導體材料構成之活性層;於前述活性層上形成p型半導體層;以前述n型半導體層的第二上表面露出之方式,部分地去除前述p型半導體層以及前述活性層;形成層疊體,該層疊體係包含:第一鈦層,係與前述n型半導體層的前述第二上表面接觸;前述第一鈦層上的鋁層;前述鋁層上的第二鈦層;以及前述第二鈦層上的氮化鈦層;將前述層疊體退火;以及藉由對經退火的前述層疊體的表面實施氨電漿處理,而於前述層疊體的表面形成氮化物層。根據第五態樣,因藉由在層疊體退火後使露出於層疊體的外部之Al層或Ti層氮化而形成氮化物層,故能提高層疊體所包含之Al層的耐腐蝕性。藉此,能提高半導體發光元件的可靠性。
本發明的第六態樣係如第五態樣所記載之半導體發光元件的製造方法,其中前述氮化物層係含有氮化鋁鈦。根據第六態樣,因氮化物層含有TiAlN,能進一步提高氮化物層的耐腐蝕性。
10:半導體發光元件 12:基板 12a:第一主面 12b:第二主面 14:基底層 14a:外周面 16:n型半導體層 16a:第一上表面 16b:第二上表面 18:活性層 20:p型半導體層 22:p側接觸電極 24:p側被覆電極層 26:介電體保護層 26p:第一連接開口 28:介電體被覆層 28n:接觸開口 28p:第二連接開口 30:n側接觸電極 32:電流擴散層 34:n側電流擴散層 36:介電體密封層 36n:n側焊墊開口 36p:p側焊墊開口 38:p側焊墊電極 40:n側焊墊電極 41:Ti層(鈦層) 42:第一Ti層 44:Al層(鋁層) 44a:上表面 44b:側面 46:粒狀部 48:氮化物層 50:第一部分 52:第二部分 54:第三部分 56:第二Ti層 58:TiN層 60:第一遮罩 62:第二遮罩 64:第三遮罩 65:開口 70:層疊體 A:箭頭 W1:第一區域 W2:第二區域
[圖1]係概略地表示實施形態相關之半導體發光元件的構成之剖視圖。 [圖2]係概略地表示半導體發光元件的製造工序之圖。 [圖3]係概略地表示半導體發光元件的製造工序之圖。 [圖4]係概略地表示半導體發光元件的製造工序之圖。 [圖5]係概略地表示半導體發光元件的製造工序之圖。 [圖6]係概略地表示半導體發光元件的製造工序之圖。 [圖7]係概略地表示半導體發光元件的製造工序之圖。 [圖8]係概略地表示半導體發光元件的製造工序之圖。 [圖9]係概略地表示半導體發光元件的製造工序之圖。
10:半導體發光元件
12:基板
12a:第一主面
12b:第二主面
14:基底層
14a:外周面
16:n型半導體層
16a:第一上表面
16b:第二上表面
18:活性層
20:p型半導體層
22:p側接觸電極
24:p側被覆電極層
26:介電體保護層
26p:第一連接開口
28:介電體被覆層
28n:接觸開口
28p:第二連接開口
30:n側接觸電極
32:電流擴散層
34:n側電流擴散層
36:介電體密封層
36n:n側焊墊開口
36p:p側焊墊開口
38:p側焊墊電極
40:n側焊墊電極
42:第一Ti層
44:Al層(鋁層)
44a:上表面
44b:側面
46:粒狀部
48:氮化物層
50:第一部分
52:第二部分
54:第三部分
A:箭頭
W1:第一區域
W2:第二區域

Claims (7)

  1. 一種半導體發光元件,係具備: n型半導體層,係由n型氮化鋁鎵系半導體材料構成; 活性層,係設置於前述n型半導體層的第一上表面上,且由氮化鋁鎵系半導體材料構成; p型半導體層,係設置於前述活性層上;以及 n側接觸電極,係包含:鈦層,係與前述n型半導體層的第二上表面接觸;鋁層,係設置於前述鈦層上;以及氮化物層,係被覆前述鋁層; 前述氮化物層係具有:第一部分,係由氮化鈦構成;以及第二部分,係含有氮化鋁鈦。
  2. 如請求項1所記載之半導體發光元件,其中前述第一部分係被覆前述鋁層的上表面,前述第二部分係被覆前述鋁層的側面。
  3. 如請求項1或2所記載之半導體發光元件,其中前述第二部分係被覆前述鋁層的外周部。
  4. 如請求項1或2所記載之半導體發光元件,其中前述鋁層的側面係相對於前述第二上表面傾斜。
  5. 如請求項1或2所記載之半導體發光元件,其中前述n側接觸電極進一步含有由鋁化鈦構成之粒狀部; 前述氮化物層的前述第二部分係被覆前述粒狀部。
  6. 一種半導體發光元件的製造方法,係具備下述工序: 於由n型氮化鋁鎵系半導體材料構成之n型半導體層的第一上表面上形成由氮化鋁鎵系半導體材料構成之活性層; 於前述活性層上形成p型半導體層; 以前述n型半導體層的第二上表面露出之方式,部分地去除前述p型半導體層以及前述活性層; 形成層疊體,前述層疊體係包含:第一鈦層,係與前述n型半導體層的前述第二上表面接觸;前述第一鈦層上的鋁層;前述鋁層上的第二鈦層;以及前述第二鈦層上的氮化鈦層; 將前述層疊體退火;以及 藉由對經退火的前述層疊體的表面實施氨電漿處理,而於前述層疊體的表面形成氮化物層。
  7. 如請求項6所記載之半導體發光元件的製造方法,其中前述氮化物層係含有氮化鋁鈦。
TW112102195A 2022-01-18 2023-01-18 半導體發光元件以及半導體發光元件的製造方法 TWI836873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022005620A JP7217819B1 (ja) 2022-01-18 2022-01-18 半導体発光素子および半導体発光素子の製造方法
JP2022-005620 2022-01-18

Publications (2)

Publication Number Publication Date
TW202337048A true TW202337048A (zh) 2023-09-16
TWI836873B TWI836873B (zh) 2024-03-21

Family

ID=85131341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112102195A TWI836873B (zh) 2022-01-18 2023-01-18 半導體發光元件以及半導體發光元件的製造方法

Country Status (3)

Country Link
US (1) US20230231077A1 (zh)
JP (1) JP7217819B1 (zh)
TW (1) TWI836873B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
JP2004281965A (ja) * 2003-03-19 2004-10-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
JP6165602B2 (ja) * 2013-11-28 2017-07-19 スタンレー電気株式会社 n型負電極の形成方法、およびIII族窒化物半導体発光素子
CN105552191B (zh) * 2016-02-02 2018-01-30 厦门乾照光电股份有限公司 能增进横向电流扩散并拥有双反射表面的led芯片电极结构
JP7146589B2 (ja) * 2018-11-15 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN111223918B (zh) * 2018-11-23 2023-12-29 中国科学院苏州纳米技术与纳米仿生研究所 P型半导体低阻欧姆接触结构及其制备方法
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子

Also Published As

Publication number Publication date
US20230231077A1 (en) 2023-07-20
TWI836873B (zh) 2024-03-21
JP2023104558A (ja) 2023-07-28
JP7217819B1 (ja) 2023-02-03

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2020205401A (ja) 半導体発光素子
TWI825869B (zh) 半導體發光元件
TWI779907B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI845991B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20230035901A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI836873B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7370438B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7370437B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI851288B (zh) 半導體發光元件的製造方法
TW202401852A (zh) 半導體發光元件以及半導體發光元件的製造方法
TW202414849A (zh) 半導體發光元件的製造方法
JP2024147982A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2023072332A (ja) 半導体発光素子および半導体発光素子の製造方法