JP2004281965A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004281965A JP2004281965A JP2003074874A JP2003074874A JP2004281965A JP 2004281965 A JP2004281965 A JP 2004281965A JP 2003074874 A JP2003074874 A JP 2003074874A JP 2003074874 A JP2003074874 A JP 2003074874A JP 2004281965 A JP2004281965 A JP 2004281965A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- oxygen barrier
- contact
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】コンタクトと接続される容量素子に対して、小面積でもコンタクトの酸化を防止できるようにする。
【解決手段】層間絶縁膜１２の上には、コンタクト１３の上面と接するようにパターニングされ、導電性窒化物、例えばＴｉＡｌＮからなる下部層１４ａと、導電性酸化物、例えばＩｒＯ２ からなる上部層１４ｂとにより構成され、コンタクト１３への上方からの酸素原子の拡散を防ぐ導電性酸素バリア層１４が形成されている。導電性酸素バリア層１４の側面上には、Ａｌ２Ｏ３からなり、導電性酸素バリア層１４の下部層１４ａの側方からの、すなわちコンタクト１３への側方からの酸素原子の拡散を防ぐ絶縁性酸素バリア層１５が２０ｎｍ程度の厚さに形成されている。
【選択図】 図１
【解決手段】層間絶縁膜１２の上には、コンタクト１３の上面と接するようにパターニングされ、導電性窒化物、例えばＴｉＡｌＮからなる下部層１４ａと、導電性酸化物、例えばＩｒＯ２ からなる上部層１４ｂとにより構成され、コンタクト１３への上方からの酸素原子の拡散を防ぐ導電性酸素バリア層１４が形成されている。導電性酸素バリア層１４の側面上には、Ａｌ２Ｏ３からなり、導電性酸素バリア層１４の下部層１４ａの側方からの、すなわちコンタクト１３への側方からの酸素原子の拡散を防ぐ絶縁性酸素バリア層１５が２０ｎｍ程度の厚さに形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高集積化が可能な立体構造を有する容量素子を含む半導体装置に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴い、大容量のデータを処理し且つ保存する傾向が推進されるなかで電子機器が一段と高機能化し、使用される半導体装置もその素子の微細化が急速に進んでいる。これに伴い、ダイナミックＲＡＭ装置の高集積化を実現するために、従来のシリコン酸化物又はシリコン窒化物に代えて高誘電体を容量絶縁膜に用いる手法が広く研究され開発されている。
【０００３】
さらに、従来にはない低動作電圧で且つ高速な書き込み及び読み出し動作が可能な不揮発性ＲＡＭ装置の実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行なわれている。
【０００４】
高誘電体又は強誘電体等からなる絶縁性金属酸化物を容量絶縁膜に用いた容量素子をメガビット級の高集積メモリ装置に適用するには、容量素子を小面積でも大きなキャパシタンスを確保できる立体構造とすることが必須である。
【０００５】
以下、従来の容量素子について図面を参照しながら説明する。
【０００６】
図７は従来の容量素子における要部の断面構成を表わしている（例えば、特許文献１を参照。）。
【０００７】
図７に示すように、半導体基板１００の上には層間絶縁膜１０１が形成され、該層間絶縁膜１０１には、ポリシリコンからなるコンタクト１０２が形成されている。層間絶縁膜１０１の上には、コンタクト１０２を含む領域にパターニングされた導電性窒化物からなる酸素拡散バリア層１０３が形成され、その上には下部電極１０４が形成されている。ここで、酸素拡散バリア層１０３は、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）又は窒化タングステン（ＷＮ）等からなり、また、上部電極１０４は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、オスミウム（Ｏｓ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、モリブデン（Ｍｏ）又はコバルト（Ｃｏ）等からなる。
【０００８】
酸素拡散バリア層１０３の側面並びに下部電極１０４の上面及び側面に接するように金属からなる保護層１０５が形成されている。保護層１０５は電界めっき法により、酸素拡散バリア層１０３の側面上、下部電極１０４の上面及び側面上に選択的に形成され、その材料は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）オスミウム（Ｏｓ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、金（Ａｕ）又は銀（Ａｇ）が用いられる。保護層１０５を覆うように、高誘電体又は強誘電体からなる容量絶縁膜１０６が形成され、さらに容量絶縁膜１０６を覆うように上部電極１０７が形成されている。
【０００９】
特許文献１によると、保護層１０５は、容量絶縁膜１０６を結晶化する熱処理、例えば５００℃以上で且つ８５０℃以下の温度の酸素雰囲気で行なう熱処理時に、酸素原子が酸素拡散バリア層１０３の側面からその内部に拡散することを防止する機能を有し、これによりコンタクト１０２表面が酸化することによる抵抗上昇を抑制できることを記載している。
【００１０】
【特許文献１】
米国特許第５８７７０６２号明細書
【００１１】
【発明が解決しようとする課題】
本願発明者らは、種々の検討を重ねた結果、コンタクト１０２の酸化を防ぐ保護層１０５を設けた前記従来の容量素子では、メガビット級の高集積化を実現することは不可能であるという結論を得ている。以下、その理由について詳しく説明する。
【００１２】
本願発明者らは、コンタクト１０２を酸化から保護する保護層１０５に用いる材料のうち、容量絶縁膜１０６を結晶化するのに必要な５００℃以上且つ８５０℃以下の温度での熱処理時に、酸素の拡散を防止できる材料はイリジウム（Ｉｒ）のみであることを実験により確認している。さらに、酸素拡散バリア層１０３の側部を酸化させないために必要なイリジウムの膜厚は１００ｎｍ以上であることをも確認している。このことから、前記従来の容量素子は、保護層１０５を導入すると、容量素子のサイズが横方向、すなわち基板の面内で２００ｎｍ（１００ｎｍが２層分）も大きくなってしまうことになる。
【００１３】
メガビット級の高集積化メモリ装置を実現するには、下部電極のサイズを横方向で５００ｎｍ以下とする必要がある。従って、この場合に従来の容量素子のように、少なくとも厚さが１００ｎｍの保護層１０５を採用すると、下部電極１０４の横方向のサイズが、保護層１０５の２層分の厚さの２００ｎｍと併せて７００ｎｍとなってしまう。すなわち、１つの容量素子当たり、所望の設計値に対して１．４倍も大きくなってしまうため、高集積化メモリ装置を低コストで作製することが不可能となる。従って、前記従来の容量素子は、事実上、目がビット級の高集積化メモリ装置を実現できないということになる。
【００１４】
さらに、保護層１０５は成膜法に電界めっき法を用いているため、金属以外の材料を用いることは不可能である。
【００１５】
本発明は、前記従来の問題を解決し、コンタクトと接続される容量素子に対して、小面積でもコンタクトの酸化を確実に防止できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、コンタクトと接続される容量素子を含む半導体装置に、コンタクトの上側に設ける導電性の第１の酸素バリア層と、該第１の酸素バリア層の側面上に絶縁性を有する第２の酸素バリア層とを設ける構成とする。
【００１７】
具体的に、本発明に係る半導体装置は、半導体領域上の層間絶縁膜に形成され、半導体領域と電気的に接続されたコンタクトと、層間絶縁膜の上にコンタクトと接するように形成され、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層と、第１の酸素バリア層の側面と接するように形成され、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層と、第１の酸素バリア層の上面と接するように形成された下部電極と、下部電極と接するように形成された容量絶縁膜と、容量絶縁膜と接するように形成された上部電極とを備えている。
【００１８】
本発明の半導体装置によると、層間絶縁膜の上にコンタクトと接するように形成され導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層と、第１の酸素バリア層の側面と接するように形成され絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層とを備えている。前記従来の容量素子における保護層に相当する第２の酸素バリア層は絶縁性材料を選択することができるため、その厚さを従来の金属からなる保護層の半分以下としても、酸素バリア性を十分に確保することが可能となる。その結果、容量素子の小面積化を実現できるので、容量素子を含むメモリ装置を立体構造として高集積化することができる。
【００１９】
本発明の半導体装置において、第１の酸素バリア層は、導電性窒化物を含み且つコンタクトと接する下部層と、該下部層の上に形成された導電性酸化物を含む上部層とを有していることが好ましい。
【００２０】
この場合に、導電性窒化物は、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタル（ＴａＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）及び窒化タンタルシリコン（ＴａＳｉＮ）からなる群より選択される少なくとも１つの材料を含むことが好ましい。
【００２１】
またこの場合に、第２の酸素バリア層は、下部層の側面と接していることが好ましい。
【００２２】
本発明の半導体装置において、第２の酸素バリア層の厚さは５ｎｍ〜５０ｎｍであることが好ましい。
【００２３】
本発明の半導体装置において、第２の酸素バリア層は酸化物からなることが好ましい。
【００２４】
また、本発明の半導体装置において、第２の酸素バリア層は酸化アルミニウム（Ａｌ２Ｏ３）を含むことが好ましい。
【００２５】
本発明の半導体装置において、第２の酸素バリア層は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタンアルミニウム（ＴｉＡｌＯ）及び酸化タンタルアルミニウム（ＴａＡｌＯ）のうちの少なくとも１つを含むことが好ましい。
【００２６】
本発明の半導体装置において、コンタクトの側面と第２の酸素バリア層との距離は０ｎｍ以上且つ１００ｎｍ以下であることが好ましい。
【００２７】
本発明の半導体装置において、容量絶縁膜は、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９、Ｐｂ（ＺｒｙＴｉ１−ｙ）Ｏ３、（ＢａｚＳｒ１−ｚ）ＴｉＯ３、（ＢｉｕＬａ１−ｕ）４Ｔｉ３Ｏ１２（但し、ｘ，ｙ，ｚ，ｕは、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，０≦ｕ≦１である。）及びＴａ２Ｏ５からなる群より選択される少なくとも１つの材料を含むことが好ましい。
【００２８】
本発明に係る半導体装置の製造方法は、半導体領域上に層間絶縁膜を形成する第１の工程と、層間絶縁膜に半導体領域と接するコンタクトを選択的に形成する第２の工程と、層間絶縁膜の上に、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層をコンタクトと接するように形成する第３の工程と、第１の酸素バリア層の側面上に、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層を形成する第４の工程と、第１の酸素バリア層の上面と接するように下部電極を形成する第５の工程と、下部電極の上に該下部電極を覆うように容量絶縁膜を形成する第６の工程と、容量絶縁膜の上に該容量絶縁膜を覆うように上部電極を形成する第７の工程と、容量絶縁膜に対して酸素雰囲気の熱処理を行なう第８の工程とを備えている。
【００２９】
本発明の半導体装置の製造方法によると、コンタクトの上部を保護するための導電性を有する第１の酸素バリア層と、第１の酸素バリア層の側部を保護してコンタクトの酸化を防止するための絶縁性を有する第２の酸素バリア層を含む構成を持つ本発明の半導体装置を確実に作製することができる。
【００３０】
本発明の半導体装置の製造方法において、第３の工程は、導電性窒化物を含む下部層をコンタクトと接するように形成する工程と、下部層の上に導電性酸化物を含む上部層を形成する工程とを含むことが好ましい。
【００３１】
本発明の半導体装置の製造方法において、第８の工程における熱処理の温度は、５００℃以上且つ８５０℃以下であることが好ましい。
【００３２】
本発明の半導体装置の製造方法において、第４の工程は、層間絶縁膜の上に第１の酸素バリア層を含む全面にわたって第２の酸素バリア層形成層を形成する工程と、形成した第２の酸素バリア層形成層に対して異方性エッチングによるエッチバックを行なって、第１の酸素バリア層の側面上に、第２の酸素バリア層形成層から第２の酸素バリア層を形成する工程とを含み、第２の酸素バリア層形成層に対するエッチバック工程は、塩素を主成分とするエッチングガスを用いることが好ましい。
【００３３】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００３４】
図１は本発明の一実施形態に係る半導体装置であって、容量素子の要部の断面構成を示している。
【００３５】
図１に示すように、例えば、シリコン（Ｓｉ）からなる半導体基板１１の上には、酸化シリコン（ＳｉＯ２ ）からなる層間絶縁膜１２が形成されており、該層間絶縁膜１２には、ポリシリコン又はタングステン（Ｗ）からなり、径が約０．３μｍのプラグが充填されてなるコンタクト１３が形成されている。
【００３６】
層間絶縁膜１２の上には、コンタクト１３の上面と接するようにパターニングされ、導電性窒化物、例えば窒化チタンアルミニウム（ＴｉＡｌＮ）からなる下部層１４ａと、導電性酸化物、例えば酸化イリジウム（ＩｒＯ２ ）からなる上部層１４ｂとにより構成され、コンタクト１３への上方からの酸素原子の拡散を防ぐ導電性酸素バリア層１４が形成されている。ここで、導電性酸素バリア層１４の横方向（基板面方向）のサイズは約０．５μｍである。また、下部層１４ａの厚さは２０ｎｍ〜１５０ｎｍであり、上部層１４ｂの厚さは１００ｎｍ以上が好ましく、その上限値は必要とされるキャパシタ容量によって決まる。
【００３７】
図示はしていないが、下部層１４ａと上部層１４ｂとの間に、イリジウム（Ｉｒ）等からなり、酸素バリア性を有する中間層を設けてもよい。中間層を設ける場合には、中間層と上部層１４ｂとの厚さの和が１００ｎｍ以上であれば良く、厚さの上限値は、上部層１４ｂのみと場合と同様に、必要とされるキャパシタ容量によって決まる。
【００３８】
また、下部層１４ａを構成する導電性窒化物は、窒化チタンアルミニウム（ＴｉＡｌＮ）に限られない。すなわち、下部層１４ａには、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタル（ＴａＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）及び窒化タンタルシリコン（ＴａＳｉＮ）のうちの少なくとも１つを含む材料を用いれば良い。
【００３９】
導電性酸素バリア層１４の側面上には、酸化アルミニウム（Ａｌ２Ｏ３）からなり、導電性酸素バリア層１４の下部層１４ａの側方からの、すなわち下部層１４ａと層間絶縁膜１２との界面からコンタクト１３への酸素原子の拡散を防ぐ絶縁性酸素バリア層１５が形成されている。ここで、絶縁性酸素バリア層１５の厚さは約２０ｎｍである。但し、該絶縁性酸素バリア層１５の厚さは、後述するように５ｎｍ〜５０ｎｍであれば良い。また、絶縁性酸素バリア層１５は、導電性酸素バリア層１４のうち少なくとも下部層１４ａの側面に接していればよい。また、絶縁性酸素バリア層１５は、酸化アルミニウムに限られず、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタンアルミニウム（ＴｉＡｌＯ）及び酸化タンタルアルミニウム（ＴａＡｌＯ）のうちの少なくとも１つを含む材料により構成すれば良い。
【００４０】
導電性酸素バリア層１４の上面及び絶縁性酸素バリア層１５の側面と接するように、白金（Ｐｔ）を主成分とし、厚さが３０ｎｍ〜１００ｎｍの下部電極１６が形成されている。
【００４１】
下部電極１６を覆うように、強誘電体、例えばＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、ｘは０≦ｘ≦１である。）からなり、厚さが３０ｎｍ〜１００ｎｍの容量絶縁膜１７が形成されており、容量絶縁膜１７を覆うように、白金（Ｐｔ）を主成分とし、厚さが３０ｎｍ〜１００ｎｍの上部電極１８が形成されている。ここで、容量絶縁膜１７はＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９に限られず、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９、Ｐｂ（ＺｒｙＴｉ１−ｙ）Ｏ３、（ＢａｚＳｒ１−ｚ）ＴｉＯ３、（ＢｉｕＬａ１−ｕ）４Ｔｉ３Ｏ１２（但し、ｘ，ｙ，ｚ，ｕは、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，０≦ｕ≦１である。）及びＴａ２Ｏ５のうち少なくとも１つを含む材料により構成すれば良い。
【００４２】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００４３】
図２（ａ）〜図２（ｃ）及び図３（ａ）、図３（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００４４】
まず、図２（ａ）に示すように、化学的気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、半導体基板１１の上に酸化シリコンからなる層間絶縁膜１２を堆積する。続いて、リソグラフィ法により、層間絶縁膜１２にレジストパターン（図示せず）を形成した後、形成したレジストパターンをマスクとして、層間絶縁膜１２に対してフッ素（Ｆ）を含むエッチングガスを用いたドライエッチングを行なって、径が約０．３μｍのコンタクトホールを形成する。続いて、ＣＶＤ法により、層間絶縁膜１２の上に全面にわたってポリシリコン又はタングステンを堆積し、堆積した膜によりコンタクトホールを埋め込む。その後、化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により、層間絶縁膜１２上に堆積された膜を除去することによりコンタクト１３を形成する。続いて、スパッタリング法により、層間絶縁膜１２の上に、導電性窒化物である例えばＴｉＡｌＮからなる下部層１４ａと、導電性酸化物である例えばＩｒＯ２ からなる上部層１４ｂとを順次成膜する。その後、リソグラフィ法及び塩素（Ｃｌ２ ）をエッチングガスとするドライエッチング法により、下部層１４ａがコンタクト１３の上面を覆うように該下部層１４ａ及び上部層１４ｂをパターニングすることにより、下部層１４ａ及び上部層１４ｂからなる積層構造を有する導電性酸素バリア層１４を形成する。
【００４５】
次に、図２（ｂ）に示すように、ＣＶＤ法、スパッタリング法又は原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法により、層間絶縁膜１２の上に導電性酸素バリア層１４を含む全面にわたって、例えば厚さが約２０ｎｍの酸化アルミニウムからなる絶縁性の酸素バリア層形成層１５Ａを堆積する。
【００４６】
次に、図２（ｃ）に示すように、酸素バリア層形成層１５Ａに対して、塩素とフッ素とを含む混合ガスを用いた異方性エッチングにより全面的にエッチバックを行なって、導電性酸素バリア層１４の側面上に酸素バリア層形成層１５Ａを残すことにより、酸素バリア層形成層１５Ａから絶縁性酸素バリア層１５を形成する。
【００４７】
次に、図３（ａ）に示すように、スパッタリング法又はＣＶＤ法により、層間絶縁膜１２の上に導電性酸素バリア層１４及び絶縁性酸素バリア層１５を含む全面にわたって、厚さが３０ｎｍ〜１００ｎｍの白金を主成分とする金属膜を成膜し、成膜した金属膜に対して塩素を含むガスをエッチングガスとして、導電性酸素バリア層１４の上面及び絶縁性酸素バリア層１５の側面を覆うようにパターニングすることにより、金属膜から下部電極１６を形成する。
【００４８】
次に、図３（ｂ）に示すように、ＣＶＤ法又はスパッタリング法により、層間絶縁膜１２の上に下部電極１６を覆うように全面にわたって、例えば厚さが３０ｎｍ〜１００ｎｍのＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、ｘは０≦ｘ≦１である。）からなる容量絶縁膜１７を成膜する。続いて、スパッタリング法又はＣＶＤ法により、容量絶縁膜１７の上に、厚さが３０ｎｍ〜１００ｎｍの白金を主成分とする金属膜を成膜して上部電極１８を形成する。続いて、５００℃〜８５０℃の温度の酸素を含む雰囲気で熱処理を行なうことにより、容量絶縁膜１７を構成する強誘電体の再結晶化を図る。
【００４９】
以上説明したように、本実施形態によると、容量絶縁膜１７を結晶化する温度下の熱処理工程において、絶縁性酸素バリア層１５の厚さを５０ｎｍ以下に設定しても、後述するように、導電性酸素バリア層１４における下部層１４ａの側面からの酸素の拡散、より詳しくは層間絶縁膜１２と導電性酸素バリア層１４の下部層１４ａとの界面からの酸素の拡散を確実に抑制することができる。従って、導電性酸素バリア層１４の側面上に絶縁性酸素バリア層１５を設けても、容量素子の横方向のサイズの増加分は従来の容量素子の半分以下となるため、高集積化メモリ装置に適用可能な、立体構造を有する容量素子を容易に実現することができる。
【００５０】
なお、コンタクト１３を半導体基板１１の上に形成して該半導体基板１１と電気的な接続を取る構成としたが、半導体基板１１上に形成した他の半導体層の上にコンタクト１３を設ける構成であっても良い。
【００５１】
図４は本実施形態に係る半導体装置におけるコンタクト１３の抵抗の変化を絶縁性酸素バリア層１５の厚さ（図１に付した符号ｔ）を変化させて測定した結果を示している。ここでの設計及び製造条件は、コンタクト１３の材料を径が０．３μｍのタングステンとし、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、絶縁性酸素バリア層１５の材料を酸化アルミニウムとし、コンタクト１３と絶縁性酸素バリア層１５との距離（図１に付した符号ｄ）を１００ｎｍとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５２】
図４から分かるように、絶縁性酸素バリア層１５の厚さが５ｎｍ〜５０ｎｍの範囲においては、コンタクト１３の抵抗値はまったく変動していない。すなわち、導電性酸素バリア層１４の下部層１４ａの側面を覆う絶縁性酸素バリア層１５の厚さｔを従来例と比べて、２分の１から２０分の１にまで小さくしても、導電性酸素バリア層１４の下部層１４ａには、酸素の拡散に起因した酸化によるコンタクト抵抗の上昇が生じないことが分かる。
【００５３】
図５は本実施形態に係る半導体装置におけるコンタクトの抵抗の変化をコンタクト１３の側面と絶縁性酸素バリア層１５との距離ｄを変化させて測定した結果を示している。ここでの設計及び製造条件は、コンタクト１３の材料を径が０．３μｍのタングステンとし、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、絶縁性酸素バリア層１５の材料を厚さが２０ｎｍの酸化アルミニウムとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５４】
図５から分かるように、コンタクト１３の側面と絶縁性酸素バリア層１５との距離ｄが０ｎｍ以上であれば、すなわち導電性酸素バリア層１４の横方向のサイズがコンタクト１３の幅と同一の場合でさえも、コンタクト１３の抵抗値はまったく変動しない。従って、本実施形態に係る絶縁性酸素バリア層１５を導電性酸素バリア層１４の側面上に設けることにより、容量素子の横方向のサイズを従来例の場合と比べてべ格段に小さくできることが分かる。
【００５５】
図６は本実施形態に係る半導体装置の分極量の電圧依存性を示している。ここでの設計及び製造条件は、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、上部層１４ｂの材料を厚さが４００ｎｍの酸化イリジウムとし、その面内方向のサイズを０．５μｍ×０．５μｍとし、絶縁性酸素バリア層１５の材料を厚さが２０ｎｍの酸化アルミニウムとし、下部電極１６の材料を厚さが５０ｎｍの白金とし、下部電極１６の層間絶縁膜１２上における外周部と絶縁性酸素バリア層１５との距離を１００ｎｍとし、容量絶縁膜１７の膜厚を９０ｎｍとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５６】
図６に示すように、本実施形態に係る半導体装置には極めて良好な分極特性が実現されていることが分かる。
【００５７】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、コンタクトと接続された導電性を有する第１の酸素バリア層と、該第１の酸素バリア層の側面と接するように形成された絶縁性を有する第２の酸素バリア層とを備えているため、第２の酸素バリア層の厚さを従来の厚さの半分以下としても、酸素バリア性を十分に確保することができるので、容量素子の小面積化を実現でき、その結果、容量素子を含むメモリ装置を立体構造として容易に且つ確実に高集積化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の要部を示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図４】本発明の一実施形態に係る半導体装置におけるコンタクトの抵抗に対する絶縁性酸素バリア層の厚さ依存性を表わすグラフである。
【図５】本発明の一実施形態に係る半導体装置におけるコンタクトの抵抗に対するコンタクトの側面と絶縁性酸素バリア層との距離依存性を表わすグラフである。
【図６】本発明の一実施形態に係る半導体装置における分極特性を表わすグラフである。
【図７】従来の容量素子の要部を示す構成断面図である。
【符号の説明】
１１ 半導体基板
１２ 層間絶縁膜
１３ コンタクト
１４ 導電性酸素バリア層（第１の酸素バリア層）
１４ａ 下部層
１４ｂ 上部層
１５ 絶縁性酸素バリア層（第２の酸素バリア層）
１５Ａ 酸素バリア層形成層
１６ 下部電極
１７ 容量絶縁膜
１８ 上部電極
【発明の属する技術分野】
本発明は、高集積化が可能な立体構造を有する容量素子を含む半導体装置に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴い、大容量のデータを処理し且つ保存する傾向が推進されるなかで電子機器が一段と高機能化し、使用される半導体装置もその素子の微細化が急速に進んでいる。これに伴い、ダイナミックＲＡＭ装置の高集積化を実現するために、従来のシリコン酸化物又はシリコン窒化物に代えて高誘電体を容量絶縁膜に用いる手法が広く研究され開発されている。
【０００３】
さらに、従来にはない低動作電圧で且つ高速な書き込み及び読み出し動作が可能な不揮発性ＲＡＭ装置の実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行なわれている。
【０００４】
高誘電体又は強誘電体等からなる絶縁性金属酸化物を容量絶縁膜に用いた容量素子をメガビット級の高集積メモリ装置に適用するには、容量素子を小面積でも大きなキャパシタンスを確保できる立体構造とすることが必須である。
【０００５】
以下、従来の容量素子について図面を参照しながら説明する。
【０００６】
図７は従来の容量素子における要部の断面構成を表わしている（例えば、特許文献１を参照。）。
【０００７】
図７に示すように、半導体基板１００の上には層間絶縁膜１０１が形成され、該層間絶縁膜１０１には、ポリシリコンからなるコンタクト１０２が形成されている。層間絶縁膜１０１の上には、コンタクト１０２を含む領域にパターニングされた導電性窒化物からなる酸素拡散バリア層１０３が形成され、その上には下部電極１０４が形成されている。ここで、酸素拡散バリア層１０３は、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）又は窒化タングステン（ＷＮ）等からなり、また、上部電極１０４は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、オスミウム（Ｏｓ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、モリブデン（Ｍｏ）又はコバルト（Ｃｏ）等からなる。
【０００８】
酸素拡散バリア層１０３の側面並びに下部電極１０４の上面及び側面に接するように金属からなる保護層１０５が形成されている。保護層１０５は電界めっき法により、酸素拡散バリア層１０３の側面上、下部電極１０４の上面及び側面上に選択的に形成され、その材料は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）オスミウム（Ｏｓ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、金（Ａｕ）又は銀（Ａｇ）が用いられる。保護層１０５を覆うように、高誘電体又は強誘電体からなる容量絶縁膜１０６が形成され、さらに容量絶縁膜１０６を覆うように上部電極１０７が形成されている。
【０００９】
特許文献１によると、保護層１０５は、容量絶縁膜１０６を結晶化する熱処理、例えば５００℃以上で且つ８５０℃以下の温度の酸素雰囲気で行なう熱処理時に、酸素原子が酸素拡散バリア層１０３の側面からその内部に拡散することを防止する機能を有し、これによりコンタクト１０２表面が酸化することによる抵抗上昇を抑制できることを記載している。
【００１０】
【特許文献１】
米国特許第５８７７０６２号明細書
【００１１】
【発明が解決しようとする課題】
本願発明者らは、種々の検討を重ねた結果、コンタクト１０２の酸化を防ぐ保護層１０５を設けた前記従来の容量素子では、メガビット級の高集積化を実現することは不可能であるという結論を得ている。以下、その理由について詳しく説明する。
【００１２】
本願発明者らは、コンタクト１０２を酸化から保護する保護層１０５に用いる材料のうち、容量絶縁膜１０６を結晶化するのに必要な５００℃以上且つ８５０℃以下の温度での熱処理時に、酸素の拡散を防止できる材料はイリジウム（Ｉｒ）のみであることを実験により確認している。さらに、酸素拡散バリア層１０３の側部を酸化させないために必要なイリジウムの膜厚は１００ｎｍ以上であることをも確認している。このことから、前記従来の容量素子は、保護層１０５を導入すると、容量素子のサイズが横方向、すなわち基板の面内で２００ｎｍ（１００ｎｍが２層分）も大きくなってしまうことになる。
【００１３】
メガビット級の高集積化メモリ装置を実現するには、下部電極のサイズを横方向で５００ｎｍ以下とする必要がある。従って、この場合に従来の容量素子のように、少なくとも厚さが１００ｎｍの保護層１０５を採用すると、下部電極１０４の横方向のサイズが、保護層１０５の２層分の厚さの２００ｎｍと併せて７００ｎｍとなってしまう。すなわち、１つの容量素子当たり、所望の設計値に対して１．４倍も大きくなってしまうため、高集積化メモリ装置を低コストで作製することが不可能となる。従って、前記従来の容量素子は、事実上、目がビット級の高集積化メモリ装置を実現できないということになる。
【００１４】
さらに、保護層１０５は成膜法に電界めっき法を用いているため、金属以外の材料を用いることは不可能である。
【００１５】
本発明は、前記従来の問題を解決し、コンタクトと接続される容量素子に対して、小面積でもコンタクトの酸化を確実に防止できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、コンタクトと接続される容量素子を含む半導体装置に、コンタクトの上側に設ける導電性の第１の酸素バリア層と、該第１の酸素バリア層の側面上に絶縁性を有する第２の酸素バリア層とを設ける構成とする。
【００１７】
具体的に、本発明に係る半導体装置は、半導体領域上の層間絶縁膜に形成され、半導体領域と電気的に接続されたコンタクトと、層間絶縁膜の上にコンタクトと接するように形成され、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層と、第１の酸素バリア層の側面と接するように形成され、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層と、第１の酸素バリア層の上面と接するように形成された下部電極と、下部電極と接するように形成された容量絶縁膜と、容量絶縁膜と接するように形成された上部電極とを備えている。
【００１８】
本発明の半導体装置によると、層間絶縁膜の上にコンタクトと接するように形成され導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層と、第１の酸素バリア層の側面と接するように形成され絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層とを備えている。前記従来の容量素子における保護層に相当する第２の酸素バリア層は絶縁性材料を選択することができるため、その厚さを従来の金属からなる保護層の半分以下としても、酸素バリア性を十分に確保することが可能となる。その結果、容量素子の小面積化を実現できるので、容量素子を含むメモリ装置を立体構造として高集積化することができる。
【００１９】
本発明の半導体装置において、第１の酸素バリア層は、導電性窒化物を含み且つコンタクトと接する下部層と、該下部層の上に形成された導電性酸化物を含む上部層とを有していることが好ましい。
【００２０】
この場合に、導電性窒化物は、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタル（ＴａＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）及び窒化タンタルシリコン（ＴａＳｉＮ）からなる群より選択される少なくとも１つの材料を含むことが好ましい。
【００２１】
またこの場合に、第２の酸素バリア層は、下部層の側面と接していることが好ましい。
【００２２】
本発明の半導体装置において、第２の酸素バリア層の厚さは５ｎｍ〜５０ｎｍであることが好ましい。
【００２３】
本発明の半導体装置において、第２の酸素バリア層は酸化物からなることが好ましい。
【００２４】
また、本発明の半導体装置において、第２の酸素バリア層は酸化アルミニウム（Ａｌ２Ｏ３）を含むことが好ましい。
【００２５】
本発明の半導体装置において、第２の酸素バリア層は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタンアルミニウム（ＴｉＡｌＯ）及び酸化タンタルアルミニウム（ＴａＡｌＯ）のうちの少なくとも１つを含むことが好ましい。
【００２６】
本発明の半導体装置において、コンタクトの側面と第２の酸素バリア層との距離は０ｎｍ以上且つ１００ｎｍ以下であることが好ましい。
【００２７】
本発明の半導体装置において、容量絶縁膜は、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９、Ｐｂ（ＺｒｙＴｉ１−ｙ）Ｏ３、（ＢａｚＳｒ１−ｚ）ＴｉＯ３、（ＢｉｕＬａ１−ｕ）４Ｔｉ３Ｏ１２（但し、ｘ，ｙ，ｚ，ｕは、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，０≦ｕ≦１である。）及びＴａ２Ｏ５からなる群より選択される少なくとも１つの材料を含むことが好ましい。
【００２８】
本発明に係る半導体装置の製造方法は、半導体領域上に層間絶縁膜を形成する第１の工程と、層間絶縁膜に半導体領域と接するコンタクトを選択的に形成する第２の工程と、層間絶縁膜の上に、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層をコンタクトと接するように形成する第３の工程と、第１の酸素バリア層の側面上に、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層を形成する第４の工程と、第１の酸素バリア層の上面と接するように下部電極を形成する第５の工程と、下部電極の上に該下部電極を覆うように容量絶縁膜を形成する第６の工程と、容量絶縁膜の上に該容量絶縁膜を覆うように上部電極を形成する第７の工程と、容量絶縁膜に対して酸素雰囲気の熱処理を行なう第８の工程とを備えている。
【００２９】
本発明の半導体装置の製造方法によると、コンタクトの上部を保護するための導電性を有する第１の酸素バリア層と、第１の酸素バリア層の側部を保護してコンタクトの酸化を防止するための絶縁性を有する第２の酸素バリア層を含む構成を持つ本発明の半導体装置を確実に作製することができる。
【００３０】
本発明の半導体装置の製造方法において、第３の工程は、導電性窒化物を含む下部層をコンタクトと接するように形成する工程と、下部層の上に導電性酸化物を含む上部層を形成する工程とを含むことが好ましい。
【００３１】
本発明の半導体装置の製造方法において、第８の工程における熱処理の温度は、５００℃以上且つ８５０℃以下であることが好ましい。
【００３２】
本発明の半導体装置の製造方法において、第４の工程は、層間絶縁膜の上に第１の酸素バリア層を含む全面にわたって第２の酸素バリア層形成層を形成する工程と、形成した第２の酸素バリア層形成層に対して異方性エッチングによるエッチバックを行なって、第１の酸素バリア層の側面上に、第２の酸素バリア層形成層から第２の酸素バリア層を形成する工程とを含み、第２の酸素バリア層形成層に対するエッチバック工程は、塩素を主成分とするエッチングガスを用いることが好ましい。
【００３３】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００３４】
図１は本発明の一実施形態に係る半導体装置であって、容量素子の要部の断面構成を示している。
【００３５】
図１に示すように、例えば、シリコン（Ｓｉ）からなる半導体基板１１の上には、酸化シリコン（ＳｉＯ２ ）からなる層間絶縁膜１２が形成されており、該層間絶縁膜１２には、ポリシリコン又はタングステン（Ｗ）からなり、径が約０．３μｍのプラグが充填されてなるコンタクト１３が形成されている。
【００３６】
層間絶縁膜１２の上には、コンタクト１３の上面と接するようにパターニングされ、導電性窒化物、例えば窒化チタンアルミニウム（ＴｉＡｌＮ）からなる下部層１４ａと、導電性酸化物、例えば酸化イリジウム（ＩｒＯ２ ）からなる上部層１４ｂとにより構成され、コンタクト１３への上方からの酸素原子の拡散を防ぐ導電性酸素バリア層１４が形成されている。ここで、導電性酸素バリア層１４の横方向（基板面方向）のサイズは約０．５μｍである。また、下部層１４ａの厚さは２０ｎｍ〜１５０ｎｍであり、上部層１４ｂの厚さは１００ｎｍ以上が好ましく、その上限値は必要とされるキャパシタ容量によって決まる。
【００３７】
図示はしていないが、下部層１４ａと上部層１４ｂとの間に、イリジウム（Ｉｒ）等からなり、酸素バリア性を有する中間層を設けてもよい。中間層を設ける場合には、中間層と上部層１４ｂとの厚さの和が１００ｎｍ以上であれば良く、厚さの上限値は、上部層１４ｂのみと場合と同様に、必要とされるキャパシタ容量によって決まる。
【００３８】
また、下部層１４ａを構成する導電性窒化物は、窒化チタンアルミニウム（ＴｉＡｌＮ）に限られない。すなわち、下部層１４ａには、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタル（ＴａＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）及び窒化タンタルシリコン（ＴａＳｉＮ）のうちの少なくとも１つを含む材料を用いれば良い。
【００３９】
導電性酸素バリア層１４の側面上には、酸化アルミニウム（Ａｌ２Ｏ３）からなり、導電性酸素バリア層１４の下部層１４ａの側方からの、すなわち下部層１４ａと層間絶縁膜１２との界面からコンタクト１３への酸素原子の拡散を防ぐ絶縁性酸素バリア層１５が形成されている。ここで、絶縁性酸素バリア層１５の厚さは約２０ｎｍである。但し、該絶縁性酸素バリア層１５の厚さは、後述するように５ｎｍ〜５０ｎｍであれば良い。また、絶縁性酸素バリア層１５は、導電性酸素バリア層１４のうち少なくとも下部層１４ａの側面に接していればよい。また、絶縁性酸素バリア層１５は、酸化アルミニウムに限られず、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタンアルミニウム（ＴｉＡｌＯ）及び酸化タンタルアルミニウム（ＴａＡｌＯ）のうちの少なくとも１つを含む材料により構成すれば良い。
【００４０】
導電性酸素バリア層１４の上面及び絶縁性酸素バリア層１５の側面と接するように、白金（Ｐｔ）を主成分とし、厚さが３０ｎｍ〜１００ｎｍの下部電極１６が形成されている。
【００４１】
下部電極１６を覆うように、強誘電体、例えばＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、ｘは０≦ｘ≦１である。）からなり、厚さが３０ｎｍ〜１００ｎｍの容量絶縁膜１７が形成されており、容量絶縁膜１７を覆うように、白金（Ｐｔ）を主成分とし、厚さが３０ｎｍ〜１００ｎｍの上部電極１８が形成されている。ここで、容量絶縁膜１７はＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９に限られず、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９、Ｐｂ（ＺｒｙＴｉ１−ｙ）Ｏ３、（ＢａｚＳｒ１−ｚ）ＴｉＯ３、（ＢｉｕＬａ１−ｕ）４Ｔｉ３Ｏ１２（但し、ｘ，ｙ，ｚ，ｕは、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，０≦ｕ≦１である。）及びＴａ２Ｏ５のうち少なくとも１つを含む材料により構成すれば良い。
【００４２】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００４３】
図２（ａ）〜図２（ｃ）及び図３（ａ）、図３（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００４４】
まず、図２（ａ）に示すように、化学的気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、半導体基板１１の上に酸化シリコンからなる層間絶縁膜１２を堆積する。続いて、リソグラフィ法により、層間絶縁膜１２にレジストパターン（図示せず）を形成した後、形成したレジストパターンをマスクとして、層間絶縁膜１２に対してフッ素（Ｆ）を含むエッチングガスを用いたドライエッチングを行なって、径が約０．３μｍのコンタクトホールを形成する。続いて、ＣＶＤ法により、層間絶縁膜１２の上に全面にわたってポリシリコン又はタングステンを堆積し、堆積した膜によりコンタクトホールを埋め込む。その後、化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により、層間絶縁膜１２上に堆積された膜を除去することによりコンタクト１３を形成する。続いて、スパッタリング法により、層間絶縁膜１２の上に、導電性窒化物である例えばＴｉＡｌＮからなる下部層１４ａと、導電性酸化物である例えばＩｒＯ２ からなる上部層１４ｂとを順次成膜する。その後、リソグラフィ法及び塩素（Ｃｌ２ ）をエッチングガスとするドライエッチング法により、下部層１４ａがコンタクト１３の上面を覆うように該下部層１４ａ及び上部層１４ｂをパターニングすることにより、下部層１４ａ及び上部層１４ｂからなる積層構造を有する導電性酸素バリア層１４を形成する。
【００４５】
次に、図２（ｂ）に示すように、ＣＶＤ法、スパッタリング法又は原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法により、層間絶縁膜１２の上に導電性酸素バリア層１４を含む全面にわたって、例えば厚さが約２０ｎｍの酸化アルミニウムからなる絶縁性の酸素バリア層形成層１５Ａを堆積する。
【００４６】
次に、図２（ｃ）に示すように、酸素バリア層形成層１５Ａに対して、塩素とフッ素とを含む混合ガスを用いた異方性エッチングにより全面的にエッチバックを行なって、導電性酸素バリア層１４の側面上に酸素バリア層形成層１５Ａを残すことにより、酸素バリア層形成層１５Ａから絶縁性酸素バリア層１５を形成する。
【００４７】
次に、図３（ａ）に示すように、スパッタリング法又はＣＶＤ法により、層間絶縁膜１２の上に導電性酸素バリア層１４及び絶縁性酸素バリア層１５を含む全面にわたって、厚さが３０ｎｍ〜１００ｎｍの白金を主成分とする金属膜を成膜し、成膜した金属膜に対して塩素を含むガスをエッチングガスとして、導電性酸素バリア層１４の上面及び絶縁性酸素バリア層１５の側面を覆うようにパターニングすることにより、金属膜から下部電極１６を形成する。
【００４８】
次に、図３（ｂ）に示すように、ＣＶＤ法又はスパッタリング法により、層間絶縁膜１２の上に下部電極１６を覆うように全面にわたって、例えば厚さが３０ｎｍ〜１００ｎｍのＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、ｘは０≦ｘ≦１である。）からなる容量絶縁膜１７を成膜する。続いて、スパッタリング法又はＣＶＤ法により、容量絶縁膜１７の上に、厚さが３０ｎｍ〜１００ｎｍの白金を主成分とする金属膜を成膜して上部電極１８を形成する。続いて、５００℃〜８５０℃の温度の酸素を含む雰囲気で熱処理を行なうことにより、容量絶縁膜１７を構成する強誘電体の再結晶化を図る。
【００４９】
以上説明したように、本実施形態によると、容量絶縁膜１７を結晶化する温度下の熱処理工程において、絶縁性酸素バリア層１５の厚さを５０ｎｍ以下に設定しても、後述するように、導電性酸素バリア層１４における下部層１４ａの側面からの酸素の拡散、より詳しくは層間絶縁膜１２と導電性酸素バリア層１４の下部層１４ａとの界面からの酸素の拡散を確実に抑制することができる。従って、導電性酸素バリア層１４の側面上に絶縁性酸素バリア層１５を設けても、容量素子の横方向のサイズの増加分は従来の容量素子の半分以下となるため、高集積化メモリ装置に適用可能な、立体構造を有する容量素子を容易に実現することができる。
【００５０】
なお、コンタクト１３を半導体基板１１の上に形成して該半導体基板１１と電気的な接続を取る構成としたが、半導体基板１１上に形成した他の半導体層の上にコンタクト１３を設ける構成であっても良い。
【００５１】
図４は本実施形態に係る半導体装置におけるコンタクト１３の抵抗の変化を絶縁性酸素バリア層１５の厚さ（図１に付した符号ｔ）を変化させて測定した結果を示している。ここでの設計及び製造条件は、コンタクト１３の材料を径が０．３μｍのタングステンとし、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、絶縁性酸素バリア層１５の材料を酸化アルミニウムとし、コンタクト１３と絶縁性酸素バリア層１５との距離（図１に付した符号ｄ）を１００ｎｍとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５２】
図４から分かるように、絶縁性酸素バリア層１５の厚さが５ｎｍ〜５０ｎｍの範囲においては、コンタクト１３の抵抗値はまったく変動していない。すなわち、導電性酸素バリア層１４の下部層１４ａの側面を覆う絶縁性酸素バリア層１５の厚さｔを従来例と比べて、２分の１から２０分の１にまで小さくしても、導電性酸素バリア層１４の下部層１４ａには、酸素の拡散に起因した酸化によるコンタクト抵抗の上昇が生じないことが分かる。
【００５３】
図５は本実施形態に係る半導体装置におけるコンタクトの抵抗の変化をコンタクト１３の側面と絶縁性酸素バリア層１５との距離ｄを変化させて測定した結果を示している。ここでの設計及び製造条件は、コンタクト１３の材料を径が０．３μｍのタングステンとし、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、絶縁性酸素バリア層１５の材料を厚さが２０ｎｍの酸化アルミニウムとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５４】
図５から分かるように、コンタクト１３の側面と絶縁性酸素バリア層１５との距離ｄが０ｎｍ以上であれば、すなわち導電性酸素バリア層１４の横方向のサイズがコンタクト１３の幅と同一の場合でさえも、コンタクト１３の抵抗値はまったく変動しない。従って、本実施形態に係る絶縁性酸素バリア層１５を導電性酸素バリア層１４の側面上に設けることにより、容量素子の横方向のサイズを従来例の場合と比べてべ格段に小さくできることが分かる。
【００５５】
図６は本実施形態に係る半導体装置の分極量の電圧依存性を示している。ここでの設計及び製造条件は、導電性酸素バリア層１４の下部層１４ａの材料を厚さが１００ｎｍの窒化チタンアルミニウムとし、上部層１４ｂの材料を厚さが４００ｎｍの酸化イリジウムとし、その面内方向のサイズを０．５μｍ×０．５μｍとし、絶縁性酸素バリア層１５の材料を厚さが２０ｎｍの酸化アルミニウムとし、下部電極１６の材料を厚さが５０ｎｍの白金とし、下部電極１６の層間絶縁膜１２上における外周部と絶縁性酸素バリア層１５との距離を１００ｎｍとし、容量絶縁膜１７の膜厚を９０ｎｍとしている。また、熱処理雰囲気は１００％の酸素ガスとし、熱処理温度は８００℃としている。
【００５６】
図６に示すように、本実施形態に係る半導体装置には極めて良好な分極特性が実現されていることが分かる。
【００５７】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、コンタクトと接続された導電性を有する第１の酸素バリア層と、該第１の酸素バリア層の側面と接するように形成された絶縁性を有する第２の酸素バリア層とを備えているため、第２の酸素バリア層の厚さを従来の厚さの半分以下としても、酸素バリア性を十分に確保することができるので、容量素子の小面積化を実現でき、その結果、容量素子を含むメモリ装置を立体構造として容易に且つ確実に高集積化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の要部を示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図４】本発明の一実施形態に係る半導体装置におけるコンタクトの抵抗に対する絶縁性酸素バリア層の厚さ依存性を表わすグラフである。
【図５】本発明の一実施形態に係る半導体装置におけるコンタクトの抵抗に対するコンタクトの側面と絶縁性酸素バリア層との距離依存性を表わすグラフである。
【図６】本発明の一実施形態に係る半導体装置における分極特性を表わすグラフである。
【図７】従来の容量素子の要部を示す構成断面図である。
【符号の説明】
１１ 半導体基板
１２ 層間絶縁膜
１３ コンタクト
１４ 導電性酸素バリア層（第１の酸素バリア層）
１４ａ 下部層
１４ｂ 上部層
１５ 絶縁性酸素バリア層（第２の酸素バリア層）
１５Ａ 酸素バリア層形成層
１６ 下部電極
１７ 容量絶縁膜
１８ 上部電極
Claims (14)
- 半導体領域上の層間絶縁膜に形成され、前記半導体領域と電気的に接続されたコンタクトと、
前記層間絶縁膜の上に前記コンタクトと接するように形成され、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層と、
前記第１の酸素バリア層の側面と接するように形成され、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層と、
前記第１の酸素バリア層の上面と接するように形成された下部電極と、
前記下部電極と接するように形成された容量絶縁膜と、
前記容量絶縁膜と接するように形成された上部電極とを備えていることを特徴とする半導体装置。 - 前記第１の酸素バリア層は、導電性窒化物を含み且つ前記コンタクトと接する下部層と、該下部層の上に形成された導電性酸化物を含む上部層とを有していることを特徴とする請求項１に記載の半導体装置。
- 前記導電性窒化物は、窒化チタン、窒化チタンアルミニウム、窒化チタンシリコン、窒化タンタル、窒化タンタルアルミニウム及び窒化タンタルシリコンからなる群より選択される少なくとも１つの材料を含むことを特徴とする請求項２に記載の半導体装置。
- 前記第２の酸素バリア層は、前記下部層の側面と接していることを特徴とする請求項２又は３に記載の半導体装置。
- 前記第２の酸素バリア層は厚さが５ｎｍ〜５０ｎｍであることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
- 前記第２の酸素バリア層は酸化物からなることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
- 前記第２の酸素バリア層は酸化アルミニウムを含むことを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
- 前記第２の酸素バリア層は、酸化アルミニウム、酸化チタンアルミニウム及び酸化タンタルアルミニウムのうちの少なくとも１つを含むことを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
- 前記コンタクトの側面と前記第２の酸素バリア層との距離は０ｎｍ以上且つ１００ｎｍ以下であることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体装置。
- 前記容量絶縁膜は、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９、Ｐｂ（ＺｒｙＴｉ１−ｙ）Ｏ３、（ＢａｚＳｒ１−ｚ）ＴｉＯ３、（ＢｉｕＬａ１−ｕ）４Ｔｉ３Ｏ１２（但し、ｘ，ｙ，ｚ，ｕは、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，０≦ｕ≦１である。）及びＴａ２Ｏ５からなる群より選択される少なくとも１つの材料を含むことを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置。
- 半導体領域上に層間絶縁膜を形成する第１の工程と、
前記層間絶縁膜に前記半導体領域と接するコンタクトを選択的に形成する第２の工程と、
前記層間絶縁膜の上に、導電性を有し且つ酸素の拡散を防ぐ第１の酸素バリア層を前記コンタクトと接するように形成する第３の工程と、
前記第１の酸素バリア層の側面上に、絶縁性を有し且つ酸素の拡散を防ぐ第２の酸素バリア層を形成する第４の工程と、
前記第１の酸素バリア層の上面と接するように下部電極を形成する第５の工程と、
前記下部電極の上に該下部電極を覆うように容量絶縁膜を形成する第６の工程と、
前記容量絶縁膜の上に該容量絶縁膜を覆うように上部電極を形成する第７の工程と、
前記容量絶縁膜に対して酸素雰囲気の熱処理を行なう第８の工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第３の工程は、
導電性窒化物を含む下部層を前記コンタクトと接するように形成する工程と、
前記下部層の上に導電性酸化物を含む上部層を形成する工程とを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。 - 前記第８の工程における熱処理の温度は、５００℃以上且つ８５０℃以下であることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
- 前記第４の工程は、
前記層間絶縁膜の上に前記第１の酸素バリア層を含む全面にわたって第２の酸素バリア層形成層を形成する工程と、
形成した前記第２の酸素バリア層形成層に対して異方性エッチングによるエッチバックを行なって、前記第１の酸素バリア層の側面上に、前記第２の酸素バリア層形成層から前記第２の酸素バリア層を形成する工程とを含むことを特徴とする請求項１１〜１３のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074874A JP2004281965A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
| US10/752,668 US7053436B2 (en) | 2003-03-19 | 2004-01-08 | Semiconductor device and method for fabricating the same |
| CNB2004100287807A CN1294625C (zh) | 2003-03-19 | 2004-03-18 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074874A JP2004281965A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281965A true JP2004281965A (ja) | 2004-10-07 |
Family
ID=32984761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074874A Pending JP2004281965A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7053436B2 (ja) |
| JP (1) | JP2004281965A (ja) |
| CN (1) | CN1294625C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078390A (ja) * | 2006-09-21 | 2008-04-03 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US8415677B2 (en) * | 2010-01-20 | 2013-04-09 | International Business Machines Corporation | Field-effect transistor device having a metal gate stack with an oxygen barrier layer |
| US8518818B2 (en) | 2011-09-16 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse damascene process |
| US9349849B2 (en) * | 2012-03-28 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US11672184B2 (en) * | 2020-08-14 | 2023-06-06 | United Microelectronics Corp. | Magnetic tunnel junction (MTJ) device and manufacturing method thereof |
| JP7217819B1 (ja) * | 2022-01-18 | 2023-02-03 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US6043529A (en) * | 1996-09-30 | 2000-03-28 | Siemens Aktiengesellschaft | Semiconductor configuration with a protected barrier for a stacked cell |
| DE19640246A1 (de) | 1996-09-30 | 1998-04-02 | Siemens Ag | Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| JP3171173B2 (ja) * | 1998-10-28 | 2001-05-28 | 日本電気株式会社 | キャパシタ構造及びその製造方法 |
| TW454331B (en) * | 1999-06-16 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
| CN1290194C (zh) | 2001-06-25 | 2006-12-13 | 松下电器产业株式会社 | 电容元件、半导体存储器及其制备方法 |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
-
2003
- 2003-03-19 JP JP2003074874A patent/JP2004281965A/ja active Pending
-
2004
- 2004-01-08 US US10/752,668 patent/US7053436B2/en not_active Expired - Fee Related
- 2004-03-18 CN CNB2004100287807A patent/CN1294625C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7053436B2 (en) | 2006-05-30 |
| US20040185653A1 (en) | 2004-09-23 |
| CN1294625C (zh) | 2007-01-10 |
| CN1532892A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581436A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| JP3896576B2 (ja) | 不揮発性メモリおよびその製造方法 | |
| JP3681632B2 (ja) | 半導体装置及びその製造方法 | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| US20100187584A1 (en) | Semiconductor device and method for fabricating the same | |
| US20060267065A1 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| JP2005217189A (ja) | 容量素子及びその製造方法 | |
| JP4002916B2 (ja) | 半導体装置及びその製造方法 | |
| WO2006134664A1 (ja) | 半導体装置及びその製造方法 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008147491A (ja) | 半導体記憶装置 | |
| JP2004281965A (ja) | 半導体装置及びその製造方法 | |
| JP2002280524A (ja) | 容量素子の形成方法 | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006310637A (ja) | 半導体装置 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| JP2003273330A (ja) | 容量素子の製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| JPH1197632A (ja) | 半導体装置及びその製造方法 | |
| JP2012028606A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2011155268A (ja) | 半導体装置の製造方法 | |
| JP4649899B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2008060239A (ja) | 半導体装置及びその製造方法 |