JP3681632B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3681632B2 JP3681632B2 JP2000337601A JP2000337601A JP3681632B2 JP 3681632 B2 JP3681632 B2 JP 3681632B2 JP 2000337601 A JP2000337601 A JP 2000337601A JP 2000337601 A JP2000337601 A JP 2000337601A JP 3681632 B2 JP3681632 B2 JP 3681632B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- insulating film
- oxygen barrier
- protective insulating
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴って、大容量のデータを処理及び保存する傾向が推進される中で、電子機器が一段と高度化しており、これにより電子機器に使用される半導体装置においては半導体素子の微細化が急速に進んできている。
【０００３】
このため、ダイナミックＲＡＭの高集積化を実現するために、容量絶縁膜として、従来の珪素酸化膜又は珪素窒化膜に代えて酸化物誘電体膜を用いる技術が広く研究、開発されている。
【０００４】
また、従来よりも低電圧で動作し且つ高速での書き込み及び読み出しが可能な不揮発性ＲＡＭの実用化を目指して、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
【０００５】
強誘電体膜又は高誘電体膜を用いた半導体メモリにおいて、メガビット級の高集積メモリを実現する場合には、従来のプレーナ型のメモリーセルに代えて、スタック型のメモリーセルが用いられる。この場合の最重要課題は、強誘電体膜又は高誘電体膜を結晶化するために行なわれる酸素雰囲気中での高温の熱処理により、プラグと容量素子の下部電極との接触面が酸化されることを防止することである。
【０００６】
以下、従来の半導体装置について、図６（ａ）を参照しながら説明する。
【０００７】
図６（ａ）に示すように、半導体基板１０にはソース又はドレインとなる不純物拡散層１１が形成されていると共に、半導体基板１０の上における不純物拡散層１１同士の間にはゲート電極１２が形成されており、これら不純物拡散層１１及びゲート電極１２によってトランジスタが構成されている。
【０００８】
半導体基板１０上にはトランジスタを覆うように保護絶縁膜１３が形成されており、該保護絶縁膜１３には、例えばタングステンからなり不純物拡散層１１の一方と接続されるプラグ１４が形成されている。
【０００９】
保護絶縁膜１３の上には、下面がプラグ１４の上面と接するようにチタンからなる密着層１５が形成され、該密着層１５の上には酸化イリジウムからなる酸素バリア層１６が形成され、該酸素バリア層１６の上には、容量下部電極１７、強誘電体膜からなる容量絶縁膜１８及び容量上部電極１９からなる容量素子が形成されている。従って、トランジスタの一方の不純物拡散層１１と容量下部電極１７とはプラグ１４によって電気的に接続されている。
【００１０】
尚、酸素バリア層１６はプラグ１４の酸化を防止する機能を有し、密着層１５は酸素バリア層１６とプラグ１４との密着性を向上させる機能を有する。
【００１１】
【発明が解決しようとする課題】
ところで、容量絶縁膜１８を構成する強誘電体膜を結晶化するためには、酸素雰囲気中における６００℃〜８００℃の温度下での熱処理が必要になるが、この熱処理工程において、プラグ１４と密着層１５との界面近傍において金属酸化膜が形成され、これによって、プラグ１４と下部電極１７とのコンタクト抵抗が増大してしまうという問題がある。
【００１２】
そこで、我々は、プラグ１４と密着層１５との界面近傍において金属酸化膜が形成される原因について種々の検討を加えた結果、以下のことを見出した。
【００１３】
図６（ｂ）は、従来の半導体装置における酸素原子の移動経路を表わしており、○は酸素原子を示し、矢印は酸素原子の移動経路を示している。
【００１４】
容量絶縁膜１８を構成する強誘電体膜を結晶化するための熱処理において、酸素雰囲気中の酸素原子は、容量絶縁膜１８の内部に拡散した後、容量下部電極１７及び酸素バリア層１６を通過して密着層１５に至る第１の経路と、容量絶縁膜１８の側部から密着層１５に至る第２の経路とを経て、プラグ１４に到達する。
【００１５】
もっとも、プラグ１４の上には、酸化イリジウムからなる酸素バリア層１６が設けられているが、結晶化のための熱処理は酸素雰囲気中における高温下で行なわれるため、酸素バリア層１６は酸素原子の通過を確実に阻止することはできない。
【００１６】
また、酸素原子が密着層１５に到達すると、密着層１５を構成するチタンは容易に酸化されて酸化チタンとなるため、酸素原子は密着層を酸化させた後にプラグ１４に到達してしまう。プラグ１４に到達した酸素原子は、プラグ１４を構成する金属例えばタングステンを酸化させてしまうので、容量下部電極１７とプラグ１４とのコンタクト抵抗が高くなってしまうという問題が発生する。
【００１７】
また、酸素バリア層１６に酸素原子が到達すると、酸素バリア層１６にピンホールが形成されたり又は局所的に薄くなる部分ができたりするため、数千個から数万個のプラグ１４が直列に接続されてなるテスト用のコンタクトチェーンにおいては、プラグ１４の径が小さくなると、抵抗値が異常に高くなってしまうという問題も発生する。
【００１８】
前記に鑑み、本発明は、プラグの酸化を確実に防止できるようにして、容量下部電極とプラグとのコンタクト抵抗が高くなってしまう事態を防止することを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、半導体基板上に形成され、トランジスタのソース又はドレインとなる不純物拡散層と、トランジスタを覆うように形成された保護絶縁膜と、保護絶縁膜の上に順次形成された、容量下部電極、酸化物誘電体膜からなる容量絶縁膜及び容量上部電極と、保護絶縁膜に埋め込まれ、トランジスタの不純物拡散層と容量下部電極とを電気的に接続するプラグと、プラグと容量下部電極との間に形成された酸素バリア層とを備え、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。
【００２０】
本発明に係る第１の半導体装置によると、プラグと容量下部電極との間に形成された酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなり、高温の酸素雰囲気中においては、絶縁性を有する第２の窒化物は導電性を有する第１の窒化物に比べて酸素原子との反応性が高い。
【００２１】
このため、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層に拡散してくると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物は酸素原子と速やかに反応して酸化物となる。酸化物は窒化物に比べて粒子サイズが小さいため、窒化物が酸化物に変化すると、窒化物の粒界に形成される酸素原子の移動経路は複雑で且つ長くなるので、酸素原子は酸素バリア層の内部に拡散し難くなる。つまり、酸素バリア層の表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層の酸素原子の拡散阻止機能が向上する。
【００２２】
ところで、窒化物が酸化物に変化すると、酸素バリア層の抵抗値は高くなる恐れがあるが、複合窒化物は、酸素原子との反応性が比較的に低い導電性を有する第１の窒化物を含んでいるため、酸素バリア層の抵抗値が高くなる事態は抑制される。
【００２３】
従って、酸素バリア層は、抵抗値が高くなる事態を抑制しつつ、酸素原子の拡散を確実に防止できるので、プラグの酸化を確実に防止することができる。
【００２４】
第１の半導体装置において、第１の窒化物は、チタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物であり、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物であることが好ましい。
【００２５】
アルミニウム、シリコン、クロム、鉄、ジルコニウム又はハフニウムの窒化物は、高温下で酸素原子と接触すると、速やかに酸化物に変化して、酸素原子の拡散を阻止するので、酸素バリア層の酸素原子拡散阻止機能は確実に高くなる。また、チタン、タンタル、コバルト、銅又はガリウムの窒化物は、高温下でも酸化し難いと共に酸化しても導電性の低下する程度が低いので、酸素バリア層の抵抗値が高くなる事態は抑制される。
【００２６】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる上側酸素バリア層をさらに備えていることが好ましい。
【００２７】
このように、酸素バリア層の上に、酸化されても導電性を有する金属からなる上側酸素バリア層を設けると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００２８】
この場合、上側酸素バリア層を構成する金属は、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つであることが好ましい。
【００２９】
このようにすると、上側酸素バリア層に酸素原子が拡散してくると、上側酸素バリア層の表面部において、酸素原子の移動を阻止すると共に抵抗値が余り高くならない金属酸化物の層が形成されるので、酸素原子の拡散をより一層防止することができる。
【００３０】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、導電性を有する金属酸化物からなる上側酸素バリア層をさらに備えていることが好ましい。
【００３１】
このように、酸素バリア層の上に、導電性を有する金属酸化物からなる上側酸素バリア層を設けると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００３２】
この場合、上側酸素バリア層を構成する金属酸化物は、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つであることが好ましい。
【００３３】
このようにすると、上側酸素バリア層に拡散してくる酸素原子は、金属酸化物に移動を阻止されるので、酸素原子の拡散をより一層防止することができる。
【００３４】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる第１の金属層と、導電性を有する金属酸化物からなる第２の金属層との積層体からなる上側酸素バリア層をさらに備えていることが好ましい。
【００３５】
このようにすると、第１の金属層又は第２の金属層のいずれか一方に欠陥が発生しても、他方が酸素原子の通過を阻止するので、酸素原子の拡散を確実に防止することができる。
【００３６】
本発明に係る第２の半導体装置は、半導体基板上に形成され、トランジスタのソース又はドレインとなる不純物拡散層と、トランジスタを覆うように形成された第１の保護絶縁膜と、第１の保護絶縁膜に埋め込まれ、下端がトランジスタの不純物拡散層と電気的に接続しているプラグと、第１の保護絶縁膜の上に形成され、下面がプラグの上端と接続している酸素バリア層と、酸素バリア層の上に形成された容量下部電極と、第１の保護絶縁膜の上に酸素バリア層及び容量下部電極の周面を覆うように形成され、上面が容量下部電極の上面とほぼ面一である第２の保護絶縁膜と、容量下部電極及び第２の保護絶縁膜の上に形成された酸化物誘電体膜からなり、容量下部電極よりも大きい平面形状を持つ容量絶縁膜と、容量絶縁膜の上に形成された容量上部電極とを備えている。
【００３７】
本発明に係る第２の半導体装置によると、酸素バリア層の周面を覆う第２の保護絶縁膜が設けられているため、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素雰囲気中の酸素原子は第２の保護絶縁膜を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は低減する。また、容量絶縁膜の平面形状は容量下部電極の平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら、つまり遠回りしながら、酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は一層低減する。
【００３８】
従って、酸素バリア層を拡散してプラグに到達する酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【００３９】
第２の半導体装置において、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなることが好ましい。
【００４０】
このようにすると、酸素原子は、第２の保護絶縁膜の内部を通過して酸素バリア層に到達すると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物が酸化物に変化するため、酸素原子は酸素バリア層の内部に拡散し難くなるので、酸素バリア層の酸素原子の拡散阻止機能が大きく向上する。
【００４１】
第２の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる上側酸素バリア層をさらに備えていることが好ましい。
【００４２】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００４３】
第２の半導体装置は、酸素バリア層と容量下部電極との間に形成され、導電性を有する金属酸化物からなる上側酸素バリア層をさらに備えていることが好ましい。
【００４４】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００４５】
本発明に係る半導体装置の製造方法は、半導体基板上に、トランジスタのソース又はドレインとなる不純物拡散層を形成する工程と、トランジスタを覆うように第１の保護絶縁膜を形成する工程と、第１の保護絶縁膜に、下端がトランジスタの不純物拡散層と電気的に接続するプラグを埋め込む工程と、第１の保護絶縁膜の上に、下面がプラグの上端と接続するように酸素バリア層を形成する工程と、酸素バリア層の上に容量下部電極を形成する工程と、第１の保護絶縁膜の上に酸素バリア層及び容量下部電極を覆うように第２の保護絶縁膜を形成した後、第２の保護絶縁膜を平坦化して第２の保護絶縁膜の上面を容量下部電極の上面とほぼ面一にする工程と、容量下部電極及び第２の保護絶縁膜の上に酸化物誘電体膜を堆積した後、酸化物誘電体膜をパターニングして容量下部電極よりも大きい平面形状を持つ容量絶縁膜を形成する工程と、容量絶縁膜の上に容量上部電極を形成する工程とを備えている。
【００４６】
本発明に係る半導体装置の製造方法によると、酸素バリア層及び容量下部電極を覆うように第２の保護絶縁膜を形成した後、該第２の保護絶縁膜を平坦化して第２の保護絶縁膜の上面を容量下部電極の上面とほぼ面一にする工程を備えているため、酸素バリア層の周面を第２の保護絶縁膜により覆った状態で、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化することになるので、酸素雰囲気中の酸素原子は第２の保護絶縁膜を通過しながら酸素バリア層に到達する。また、容量絶縁膜の平面形状は容量下部電極の平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は大きく低減する。
【００４７】
従って、酸素バリア層を拡散してプラグに到達する酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【００４８】
本発明に係る半導体装置の製造方法において、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなることが好ましい。
【００４９】
このようにすると、酸素原子は、第２の保護絶縁膜の内部を通過して酸素バリア層に到達すると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物が酸化物に変化するため、酸素原子は酸素バリア層の内部に拡散し難くなるので、酸素バリア層の酸素原子の拡散阻止機能が大きく向上する。
【００５０】
本発明に係る半導体装置の製造方法は、酸素バリア層を形成する工程と容量下部電極を形成する工程との間に、酸素バリア層の上に、酸化されても導電性を有する金属からなる上側酸素バリア層を形成する工程をさらに備えていることが好ましい。
【００５１】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００５２】
本発明に係る半導体装置の製造方法は、酸素バリア層を形成する工程と容量下部電極を形成する工程との間に、酸素バリア層の上に、導電性を有する金属酸化物からなる上側酸素バリア層を形成する工程をさらに備えているが好ましい。
【００５３】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００５４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１（ａ）を参照しながら説明する。
【００５５】
図１（ａ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００５６】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えば３０ｎｍの厚さを有する外側のチタン膜と、例えば５０ｎｍの厚さを有する内側の窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００５７】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００５８】
酸素バリア層１０８Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成されている。
【００５９】
酸素バリア層１０８Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００６０】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００６１】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００６２】
第１の実施形態によると、プラグ１０７と容量下部電極１１０Ａとの間に、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８Ａが形成されており、高温の酸素雰囲気中においては、絶縁性を有する第２の窒化物は導電性を有する第１の窒化物に比べて酸素原子との反応性が高い。このため、酸化物誘電体膜からなる容量絶縁膜１１２Ａを高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層１０８Ａに拡散してくると、酸素バリア層１０８Ａの表面部において、絶縁性を有する第２の窒化物は酸素原子と速やかに反応して酸化物となる。酸化物は窒化物に比べて粒子サイズが小さいため、窒化物が酸化物に変化すると、窒化物の粒界に形成される酸素原子の移動経路は複雑で且つ長くなるので、酸素原子は酸素バリア層１０８Ａの内部に拡散し難くなる。つまり、酸素バリア層１０８Ａの表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層１０８Ａの酸素原子の拡散阻止機能が向上する。
【００６３】
ところで、窒化物が酸化物に変化すると、酸素バリア層１０８Ａの抵抗値は高くなる恐れがあるが、複合窒化物は、酸素原子との反応性が比較的に低い導電性を有する第１の窒化物を含んでいるため、酸素バリア層１０８Ａの抵抗値が高くなる事態は抑制される。
【００６４】
従って、酸素バリア層１０８Ａは、抵抗値が高くなる事態を抑制しつつ、酸素原子の拡散を確実に防止できるので、プラグ１０７の酸化を確実に防止することができる。
【００６５】
また、酸素バリア層１０８Ａを構成する第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム又はハフニウムの窒化物からなるため、高温下で酸素原子と接触すると、速やかに酸化物に変化して、酸素原子の拡散を阻止する。このため、酸素バリア層１０８Ａの酸素原子拡散阻止機能は確実に高くなる。
【００６６】
また、酸素バリア層１０８Ａを構成する第１の窒化物は、チタン、タンタル、コバルト、銅又はガリウムの窒化物からなるため、高温下でも酸化し難いと共に酸化しても導電性が低下する程度が低いので、酸素バリア層１０８Ａの抵抗値が高くなる事態は抑制される。
【００６７】
また、酸素バリア層１０８Ａの周面は第２の保護絶縁膜１１１により覆われているため、酸化物誘電体膜からなる容量絶縁膜１１２Ａを高温の酸素雰囲気中において結晶化する際に、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１を通過しながら酸素バリア層１０８Ａに到達するため、酸素バリア層１０８Ａに到達してくる酸素原子の数は低減する。
【００６８】
また、容量絶縁膜１１２Ａの平面形状は容量下部電極１１０Ａの平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１の内部において長い距離を通過しながら、つまり遠回りしながら、酸素バリア層１０８Ａに到達するため、酸素バリア層１０８Ａに到達してくる酸素原子の数は一層低減する。
【００６９】
従って、酸素バリア１０８Ａ層を拡散してプラグ１０７に到達する酸素原子の数が大きく低減するので、プラグ１０７の酸化を確実に防止することができる。
【００７０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図１（ｂ）を参照しながら説明する。
【００７１】
図１（ｂ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００７２】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えばチタン膜と窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００７３】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００７４】
酸素バリア層１０８Ａの上には、酸化されても導電性を有する金属からなり、例えば１００ｎｍの厚さを有する上側酸素バリア層１０９Ａが形成されている。酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができる。
【００７５】
上側酸素バリア層１０９Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成され、酸素バリア層１０８Ａ、上側酸素バリア層１０９Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００７６】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００７７】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００７８】
第２の実施形態によると、酸素バリア層１０８Ａと容量下部電極１１０Ａとの間に上側酸素バリア層１０９Ａを備えているため、第１の実施形態に比べて、酸素原子の拡散をより一層防止できるので、プラグ１０７の酸化をより確実に防止することができる。
【００７９】
また、上側酸素バリア層１０９Ａを構成する金属として、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いると、上側酸素バリア層１０９Ａに酸素原子が拡散してくると、上側酸素バリア層１０９Ａの表面部において、酸素原子の移動を阻止すると共に抵抗値が余り高くならない金属酸化物の層が形成されるので、酸素原子の拡散をより一層防止することができる。
【００８０】
尚、上側酸素バリア層１０９Ａを構成する金属としては、酸化されても導電性を有する金属に代えて、例えば、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つからなり導電性を有する金属酸化物を用いることができる。
【００８１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図１（ｃ）を参照しながら説明する。
【００８２】
図１（ｃ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００８３】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えばチタン膜と窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００８４】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００８５】
酸素バリア層１０８Ａの上には、酸化されても導電性を有する金属からなる第１の上側酸素バリア層１１４Ａと、導電性を有する金属酸化物からなる第２の上側酸素バリア層１１５Ａとが順次形成されている。尚、第１の上側酸素バリア層１１４Ａと第２の上側酸素バリア層１１５Ａとは、いずれが下側であってもよい。また、第１の上側酸素バリア層１１４Ａを構成する酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができ、第２の上側酸素バリア層１１５Ａを構成する導電性を有する金属酸化物としては、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つを用いることができる。
【００８６】
第２の上側酸素バリア層１１５Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成され、酸素バリア層１０８Ａ、第１の上側酸素バリア層１１４Ａ、第２の上側酸素バリア層１１５Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００８７】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００８８】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００８９】
第３の実施形態によると、酸素バリア層１０８Ａと容量下部電極１１０Ａとの間に、第１の上側酸素バリア層１０９Ａ及び第２の上側酸素バリア層１１４Ａからなる積層体を備えているため、第２の実施形態に比べて、酸素原子の拡散をより一層防止できるので、プラグ１０７の酸化をより確実に防止することができる。
【００９０】
（第４の実施形態）
以下、本発明の第４の実施形態として、第２の実施形態に係る半導体装置の製造方法について説明する。尚、第１又は第３の実施形態に係る半導体装置の製造方法は、基本的には第２の実施形態に係る半導体装置の製造方法と同様であるので、説明を省略する。
【００９１】
まず、図２（ａ）に示すように、周知の方法により、半導体基板１００の上にトランジスタのゲート電極１０２を形成した後、半導体基板１００上におけるゲート電極１０２の両側に、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１を形成する。
【００９２】
次に、半導体基板１００の上にトランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３を形成した後、第１の保護絶縁膜１０３をＣＭＰ法により平坦化し、その後、第１の保護絶縁膜１０３に対して選択的にエッチングを行なって、一対の不純物拡散層１０１の一方を露出させるようにプラグ用開口部１０４を形成する。
【００９３】
次に、図２（ｂ）に示すように、第１の保護絶縁膜１０３の上に、下層のチタン膜（膜厚：３０ｎｍ）と上層の窒化チタン膜（膜厚：５０ｎｍ）とからなるバリアメタル１０５、及びタングステン膜１０６（膜厚：６００ｎｍ）をプラグ用開口部１０４が埋め込まれるように堆積した後、ＣＭＰ法により、バリアメタル１０５及びタングステン膜１０６におけるプラグ用開口部１０４の外側に露出する部分を除去して、図２（ｃ）に示すように、プラグ１０７を形成する。
【００９４】
次に、図２（ｃ）に示すように、第１の保護絶縁膜１０３の上に、２０ｎｍ〜２００ｎｍの厚さを有し、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８を堆積する。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物としては、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００９５】
次に、酸素バリア層１０８の上に、酸化されても導電性を有する金属からなり、例えば１００ｎｍの厚さを有する上側酸素バリア層１０９を堆積する。酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができる。尚、上側酸素バリア層１０９としては、酸化されても導電性を有する金属に代えて、例えば、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つからなり、導電性を有する金属酸化物を用いることができる。
【００９６】
次に、スパッタリング法により、上側酸素バリア層１０９の上に例えば５０ｎｍ程度の厚さを有する第１の白金膜１１０を堆積する。
【００９７】
次に、図３（ａ）に示すように、第１の白金膜１１０、上側酸素バリア層１０９及び酸素バリア層１０８を順次パターニングして、第１の白金膜１１０からなる容量下部電極１１０Ａを形成すると共に、パターニングされた上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを形成する。
【００９８】
次に、第１の保護絶縁膜１０３の上に、容量下部電極１１０Ａ、パターニングされた上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを覆うように、例えばオゾンＴＥＯＳ膜からなり４００ｎｍの厚さを有する第２の保護絶縁膜１１１を形成する。
【００９９】
次に、図３（ｂ）に示すように、ＣＭＰ法により、第２の保護絶縁膜１１１を平坦化して、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とをほぼ面一にした後、平坦化された第２の保護絶縁膜１１１の上に１０ｎｍ〜２００ｎｍの厚さを有する強誘電体膜又は高誘電体膜等の酸化物誘電体膜１１２を堆積する。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。また、酸化物誘電体膜１１２の成膜方法としては、有機金属分解法（ＭＯＤ法）、有機金属化学的気相成膜法（ＭＯＣＶＤ法）又はスパッタリング法等が挙げられる。
【０１００】
次に、スパッタリング法により、酸化物誘電体膜１１２の上に例えば５０ｎｍ程度の厚さを有する第２の白金膜１１３を堆積する。
【０１０１】
次に、図３（ｃ）に示すように、第２の白金膜１１３及び酸化物誘電体膜１１２を順次パターニングして、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａよりも大きい平面形状を有する、第２の白金膜１１３からなる容量上部電極１１３Ａ及び酸化物誘電体膜１１２からなる容量絶縁膜１１２Ａをそれぞれ形成する。この場合、第２の白金膜１１３及び酸化物誘電体膜１１２は平坦化された第２の保護絶縁膜１１１の上に成膜されているため、第２の白金膜１１３及び酸化物誘電体膜１１２をパターニングした後に、エッチング残りの問題は発生しない。
【０１０２】
次に、半導体基板１００を酸素雰囲気中における６００℃〜８００℃の温度下で１０分〜６０分間保持する熱処理を行なって、容量絶縁膜１１２Ａの結晶化を行なう。
【０１０３】
結晶化のための熱処理工程において、酸素雰囲気中の酸素原子は、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを拡散してプラグ１０７に到達しようとするが、酸化されても導電性を有する金属又は導電性を有する金属酸化膜からなる上側酸素バリア層１０９Ａに阻止されると共に、導電性を有する第１の窒化物と絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８に阻止されるため、プラグ１０７には殆ど到達しない。
【０１０４】
上側酸素バリア層１０９Ａが酸素原子の拡散を阻止するメカニズムは第２の実施形態において説明した通りであり、また酸素バリア層１０８Ａが酸素原子の拡散を阻止するメカニズムは第１の実施形態において説明した通りである。
【０１０５】
また、結晶化のための熱処理工程において、酸素雰囲気中の酸素原子は、第２の保護絶縁膜１１１を通過して上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達するため、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達する酸素原子の数は低減する。
【０１０６】
さらに、容量絶縁膜１１２Ａの平面形状は容量下部電極１１０Ａの平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１の内部において長い距離を通過しながら、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達するため、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達してくる酸素原子の数は一層低減する。
【０１０７】
従って、プラグ１０７に到達する酸素原子の数が大きく低減するので、プラグ１０７の酸化を確実に防止することができる。
【０１０８】
以下、従来例に係る半導体装置及び第２の実施形態に係る半導体装置に対して行なった電気特性テストについて説明する。
【０１０９】
まず、従来例及び第２の実施形態の構造を有し、径が０．２２μｍから０．３０μｍまで０．０１μｍ毎に変化するプラグによって不純物拡散層と容量下部電極とが接続された１０００個の半導体記憶装置を直列に接続してなるコンタクトチェーン（第ｎ−１個目のトランジスタの不純物拡散層と第ｎ個目のトランジスタの不純物拡散層とが共通に形成されていると共に、第ｎ個目の容量下部電極と第ｎ＋１個目の容量下部電極とが共通に形成されることにより形成されたコンタクトチェーン）を準備する。また、容量絶縁膜に対する熱処理としては、基板温度が７００℃に保たれた半導体装置を酸素雰囲気中において１時間保持する熱処理を行なった。
【０１１０】
図４は、１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの両端に所定の電圧を印加したときの抵抗値が所定値以上になると不良であると判定するテストを行なったときの不良発生率を測定した結果を示している。図４から、第２の実施形態によると不良発生率が著しく低減することが分かる。例えば、プラグの径が０．２４μｍである場合、従来の半導体装置では不良発生率が９８％であるのに対して、第２の実施形態の半導体装置によると不良発生率は０％であるというように、半導体記憶装置の特性が著しく向上する。
【０１１１】
図５は、１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの両端に所定の電圧を印加したときの抵抗値を１０００で割って得られた、プラグ１個当たりの抵抗値であるコンタクト抵抗を示している。プラグの径が０．２４μｍである場合、従来の半導体装置ではコンタクト抵抗が４ｋΩ以上であるのに対して、第２の実施形態の半導体装置によるとコンタクト抵抗が４００Ωである。従って、第２の実施形態によると、酸素雰囲気中における高温の熱処理を行なっても、実デバイスに適用可能なコンタクト抵抗が得られることが分かる。
【０１１２】
【発明の効果】
本発明に係る第１の半導体装置によると、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層に拡散してくると、酸素バリア層の表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層の酸素原子の拡散阻止機能が向上する。従って、酸素バリア層が酸素原子の拡散を確実に防止できるので、プラグの酸化を確実に防止することができる。
【０１１３】
本発明に係る第２の半導体装置によると、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【０１１４】
本発明に係る半導体装置の製造方法によると、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する工程は、酸素バリア層の周面を第２の保護絶縁膜により覆った状態で行なわれるため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達する。このため、酸素バリア層に到達してくる酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施形態に係る半導体装置の断面図であり、（ｂ）は第２の実施形態に係る半導体装置の断面図であり、（ｃ）は第３の実施形態に係る半導体装置の断面図である。
【図２】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの不良発生率を測定した結果を示す図である。
【図５】プラグ１個当たりの抵抗値であるコンタクト抵抗を示す図である。
【図６】（ａ）は従来の半導体装置の断面図であり、（ｂ）は従来の半導体装置の問題点を説明する断面図である。
【符号の説明】
１００ 半導体基板
１０１ 不純物拡散層
１０２ ゲート電極
１０３ 第１の保護絶縁膜
１０４ プラグ用開口部
１０５ バリアメタル
１０６ タングステン膜
１０７ プラグ
１０８ 酸素バリア層
１０８Ａ パターン化された酸素バリア層
１０９ 上側酸素バリア層
１０９Ａ パターン化された酸素バリア層
１１０ 第１の白金膜
１１０Ａ 容量下部電極
１１１ 第２の保護絶縁膜
１１２ 酸化物誘電体膜
１１２Ａ 容量絶縁膜
１１３ 第２の白金膜
１１３Ａ 容量上部電極
１１４ 第１の上側酸素バリア層
１１５ 第２の上側酸素バリア層
【発明の属する技術分野】
本発明は、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴って、大容量のデータを処理及び保存する傾向が推進される中で、電子機器が一段と高度化しており、これにより電子機器に使用される半導体装置においては半導体素子の微細化が急速に進んできている。
【０００３】
このため、ダイナミックＲＡＭの高集積化を実現するために、容量絶縁膜として、従来の珪素酸化膜又は珪素窒化膜に代えて酸化物誘電体膜を用いる技術が広く研究、開発されている。
【０００４】
また、従来よりも低電圧で動作し且つ高速での書き込み及び読み出しが可能な不揮発性ＲＡＭの実用化を目指して、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
【０００５】
強誘電体膜又は高誘電体膜を用いた半導体メモリにおいて、メガビット級の高集積メモリを実現する場合には、従来のプレーナ型のメモリーセルに代えて、スタック型のメモリーセルが用いられる。この場合の最重要課題は、強誘電体膜又は高誘電体膜を結晶化するために行なわれる酸素雰囲気中での高温の熱処理により、プラグと容量素子の下部電極との接触面が酸化されることを防止することである。
【０００６】
以下、従来の半導体装置について、図６（ａ）を参照しながら説明する。
【０００７】
図６（ａ）に示すように、半導体基板１０にはソース又はドレインとなる不純物拡散層１１が形成されていると共に、半導体基板１０の上における不純物拡散層１１同士の間にはゲート電極１２が形成されており、これら不純物拡散層１１及びゲート電極１２によってトランジスタが構成されている。
【０００８】
半導体基板１０上にはトランジスタを覆うように保護絶縁膜１３が形成されており、該保護絶縁膜１３には、例えばタングステンからなり不純物拡散層１１の一方と接続されるプラグ１４が形成されている。
【０００９】
保護絶縁膜１３の上には、下面がプラグ１４の上面と接するようにチタンからなる密着層１５が形成され、該密着層１５の上には酸化イリジウムからなる酸素バリア層１６が形成され、該酸素バリア層１６の上には、容量下部電極１７、強誘電体膜からなる容量絶縁膜１８及び容量上部電極１９からなる容量素子が形成されている。従って、トランジスタの一方の不純物拡散層１１と容量下部電極１７とはプラグ１４によって電気的に接続されている。
【００１０】
尚、酸素バリア層１６はプラグ１４の酸化を防止する機能を有し、密着層１５は酸素バリア層１６とプラグ１４との密着性を向上させる機能を有する。
【００１１】
【発明が解決しようとする課題】
ところで、容量絶縁膜１８を構成する強誘電体膜を結晶化するためには、酸素雰囲気中における６００℃〜８００℃の温度下での熱処理が必要になるが、この熱処理工程において、プラグ１４と密着層１５との界面近傍において金属酸化膜が形成され、これによって、プラグ１４と下部電極１７とのコンタクト抵抗が増大してしまうという問題がある。
【００１２】
そこで、我々は、プラグ１４と密着層１５との界面近傍において金属酸化膜が形成される原因について種々の検討を加えた結果、以下のことを見出した。
【００１３】
図６（ｂ）は、従来の半導体装置における酸素原子の移動経路を表わしており、○は酸素原子を示し、矢印は酸素原子の移動経路を示している。
【００１４】
容量絶縁膜１８を構成する強誘電体膜を結晶化するための熱処理において、酸素雰囲気中の酸素原子は、容量絶縁膜１８の内部に拡散した後、容量下部電極１７及び酸素バリア層１６を通過して密着層１５に至る第１の経路と、容量絶縁膜１８の側部から密着層１５に至る第２の経路とを経て、プラグ１４に到達する。
【００１５】
もっとも、プラグ１４の上には、酸化イリジウムからなる酸素バリア層１６が設けられているが、結晶化のための熱処理は酸素雰囲気中における高温下で行なわれるため、酸素バリア層１６は酸素原子の通過を確実に阻止することはできない。
【００１６】
また、酸素原子が密着層１５に到達すると、密着層１５を構成するチタンは容易に酸化されて酸化チタンとなるため、酸素原子は密着層を酸化させた後にプラグ１４に到達してしまう。プラグ１４に到達した酸素原子は、プラグ１４を構成する金属例えばタングステンを酸化させてしまうので、容量下部電極１７とプラグ１４とのコンタクト抵抗が高くなってしまうという問題が発生する。
【００１７】
また、酸素バリア層１６に酸素原子が到達すると、酸素バリア層１６にピンホールが形成されたり又は局所的に薄くなる部分ができたりするため、数千個から数万個のプラグ１４が直列に接続されてなるテスト用のコンタクトチェーンにおいては、プラグ１４の径が小さくなると、抵抗値が異常に高くなってしまうという問題も発生する。
【００１８】
前記に鑑み、本発明は、プラグの酸化を確実に防止できるようにして、容量下部電極とプラグとのコンタクト抵抗が高くなってしまう事態を防止することを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、半導体基板上に形成され、トランジスタのソース又はドレインとなる不純物拡散層と、トランジスタを覆うように形成された保護絶縁膜と、保護絶縁膜の上に順次形成された、容量下部電極、酸化物誘電体膜からなる容量絶縁膜及び容量上部電極と、保護絶縁膜に埋め込まれ、トランジスタの不純物拡散層と容量下部電極とを電気的に接続するプラグと、プラグと容量下部電極との間に形成された酸素バリア層とを備え、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。
【００２０】
本発明に係る第１の半導体装置によると、プラグと容量下部電極との間に形成された酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなり、高温の酸素雰囲気中においては、絶縁性を有する第２の窒化物は導電性を有する第１の窒化物に比べて酸素原子との反応性が高い。
【００２１】
このため、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層に拡散してくると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物は酸素原子と速やかに反応して酸化物となる。酸化物は窒化物に比べて粒子サイズが小さいため、窒化物が酸化物に変化すると、窒化物の粒界に形成される酸素原子の移動経路は複雑で且つ長くなるので、酸素原子は酸素バリア層の内部に拡散し難くなる。つまり、酸素バリア層の表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層の酸素原子の拡散阻止機能が向上する。
【００２２】
ところで、窒化物が酸化物に変化すると、酸素バリア層の抵抗値は高くなる恐れがあるが、複合窒化物は、酸素原子との反応性が比較的に低い導電性を有する第１の窒化物を含んでいるため、酸素バリア層の抵抗値が高くなる事態は抑制される。
【００２３】
従って、酸素バリア層は、抵抗値が高くなる事態を抑制しつつ、酸素原子の拡散を確実に防止できるので、プラグの酸化を確実に防止することができる。
【００２４】
第１の半導体装置において、第１の窒化物は、チタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物であり、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物であることが好ましい。
【００２５】
アルミニウム、シリコン、クロム、鉄、ジルコニウム又はハフニウムの窒化物は、高温下で酸素原子と接触すると、速やかに酸化物に変化して、酸素原子の拡散を阻止するので、酸素バリア層の酸素原子拡散阻止機能は確実に高くなる。また、チタン、タンタル、コバルト、銅又はガリウムの窒化物は、高温下でも酸化し難いと共に酸化しても導電性の低下する程度が低いので、酸素バリア層の抵抗値が高くなる事態は抑制される。
【００２６】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる上側酸素バリア層をさらに備えていることが好ましい。
【００２７】
このように、酸素バリア層の上に、酸化されても導電性を有する金属からなる上側酸素バリア層を設けると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００２８】
この場合、上側酸素バリア層を構成する金属は、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つであることが好ましい。
【００２９】
このようにすると、上側酸素バリア層に酸素原子が拡散してくると、上側酸素バリア層の表面部において、酸素原子の移動を阻止すると共に抵抗値が余り高くならない金属酸化物の層が形成されるので、酸素原子の拡散をより一層防止することができる。
【００３０】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、導電性を有する金属酸化物からなる上側酸素バリア層をさらに備えていることが好ましい。
【００３１】
このように、酸素バリア層の上に、導電性を有する金属酸化物からなる上側酸素バリア層を設けると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００３２】
この場合、上側酸素バリア層を構成する金属酸化物は、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つであることが好ましい。
【００３３】
このようにすると、上側酸素バリア層に拡散してくる酸素原子は、金属酸化物に移動を阻止されるので、酸素原子の拡散をより一層防止することができる。
【００３４】
第１の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる第１の金属層と、導電性を有する金属酸化物からなる第２の金属層との積層体からなる上側酸素バリア層をさらに備えていることが好ましい。
【００３５】
このようにすると、第１の金属層又は第２の金属層のいずれか一方に欠陥が発生しても、他方が酸素原子の通過を阻止するので、酸素原子の拡散を確実に防止することができる。
【００３６】
本発明に係る第２の半導体装置は、半導体基板上に形成され、トランジスタのソース又はドレインとなる不純物拡散層と、トランジスタを覆うように形成された第１の保護絶縁膜と、第１の保護絶縁膜に埋め込まれ、下端がトランジスタの不純物拡散層と電気的に接続しているプラグと、第１の保護絶縁膜の上に形成され、下面がプラグの上端と接続している酸素バリア層と、酸素バリア層の上に形成された容量下部電極と、第１の保護絶縁膜の上に酸素バリア層及び容量下部電極の周面を覆うように形成され、上面が容量下部電極の上面とほぼ面一である第２の保護絶縁膜と、容量下部電極及び第２の保護絶縁膜の上に形成された酸化物誘電体膜からなり、容量下部電極よりも大きい平面形状を持つ容量絶縁膜と、容量絶縁膜の上に形成された容量上部電極とを備えている。
【００３７】
本発明に係る第２の半導体装置によると、酸素バリア層の周面を覆う第２の保護絶縁膜が設けられているため、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素雰囲気中の酸素原子は第２の保護絶縁膜を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は低減する。また、容量絶縁膜の平面形状は容量下部電極の平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら、つまり遠回りしながら、酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は一層低減する。
【００３８】
従って、酸素バリア層を拡散してプラグに到達する酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【００３９】
第２の半導体装置において、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなることが好ましい。
【００４０】
このようにすると、酸素原子は、第２の保護絶縁膜の内部を通過して酸素バリア層に到達すると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物が酸化物に変化するため、酸素原子は酸素バリア層の内部に拡散し難くなるので、酸素バリア層の酸素原子の拡散阻止機能が大きく向上する。
【００４１】
第２の半導体装置は、酸素バリア層と容量下部電極との間に形成され、酸化されても導電性を有する金属からなる上側酸素バリア層をさらに備えていることが好ましい。
【００４２】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００４３】
第２の半導体装置は、酸素バリア層と容量下部電極との間に形成され、導電性を有する金属酸化物からなる上側酸素バリア層をさらに備えていることが好ましい。
【００４４】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００４５】
本発明に係る半導体装置の製造方法は、半導体基板上に、トランジスタのソース又はドレインとなる不純物拡散層を形成する工程と、トランジスタを覆うように第１の保護絶縁膜を形成する工程と、第１の保護絶縁膜に、下端がトランジスタの不純物拡散層と電気的に接続するプラグを埋め込む工程と、第１の保護絶縁膜の上に、下面がプラグの上端と接続するように酸素バリア層を形成する工程と、酸素バリア層の上に容量下部電極を形成する工程と、第１の保護絶縁膜の上に酸素バリア層及び容量下部電極を覆うように第２の保護絶縁膜を形成した後、第２の保護絶縁膜を平坦化して第２の保護絶縁膜の上面を容量下部電極の上面とほぼ面一にする工程と、容量下部電極及び第２の保護絶縁膜の上に酸化物誘電体膜を堆積した後、酸化物誘電体膜をパターニングして容量下部電極よりも大きい平面形状を持つ容量絶縁膜を形成する工程と、容量絶縁膜の上に容量上部電極を形成する工程とを備えている。
【００４６】
本発明に係る半導体装置の製造方法によると、酸素バリア層及び容量下部電極を覆うように第２の保護絶縁膜を形成した後、該第２の保護絶縁膜を平坦化して第２の保護絶縁膜の上面を容量下部電極の上面とほぼ面一にする工程を備えているため、酸素バリア層の周面を第２の保護絶縁膜により覆った状態で、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化することになるので、酸素雰囲気中の酸素原子は第２の保護絶縁膜を通過しながら酸素バリア層に到達する。また、容量絶縁膜の平面形状は容量下部電極の平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数は大きく低減する。
【００４７】
従って、酸素バリア層を拡散してプラグに到達する酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【００４８】
本発明に係る半導体装置の製造方法において、酸素バリア層は、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなることが好ましい。
【００４９】
このようにすると、酸素原子は、第２の保護絶縁膜の内部を通過して酸素バリア層に到達すると、酸素バリア層の表面部において、絶縁性を有する第２の窒化物が酸化物に変化するため、酸素原子は酸素バリア層の内部に拡散し難くなるので、酸素バリア層の酸素原子の拡散阻止機能が大きく向上する。
【００５０】
本発明に係る半導体装置の製造方法は、酸素バリア層を形成する工程と容量下部電極を形成する工程との間に、酸素バリア層の上に、酸化されても導電性を有する金属からなる上側酸素バリア層を形成する工程をさらに備えていることが好ましい。
【００５１】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００５２】
本発明に係る半導体装置の製造方法は、酸素バリア層を形成する工程と容量下部電極を形成する工程との間に、酸素バリア層の上に、導電性を有する金属酸化物からなる上側酸素バリア層を形成する工程をさらに備えているが好ましい。
【００５３】
このようにすると、プラグの上に２層の酸素バリア層が存在するので、酸素原子の拡散を阻止する機能が一層向上すると共に、抵抗値が高くなる事態を防止することができる。
【００５４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１（ａ）を参照しながら説明する。
【００５５】
図１（ａ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００５６】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えば３０ｎｍの厚さを有する外側のチタン膜と、例えば５０ｎｍの厚さを有する内側の窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００５７】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００５８】
酸素バリア層１０８Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成されている。
【００５９】
酸素バリア層１０８Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００６０】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００６１】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００６２】
第１の実施形態によると、プラグ１０７と容量下部電極１１０Ａとの間に、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８Ａが形成されており、高温の酸素雰囲気中においては、絶縁性を有する第２の窒化物は導電性を有する第１の窒化物に比べて酸素原子との反応性が高い。このため、酸化物誘電体膜からなる容量絶縁膜１１２Ａを高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層１０８Ａに拡散してくると、酸素バリア層１０８Ａの表面部において、絶縁性を有する第２の窒化物は酸素原子と速やかに反応して酸化物となる。酸化物は窒化物に比べて粒子サイズが小さいため、窒化物が酸化物に変化すると、窒化物の粒界に形成される酸素原子の移動経路は複雑で且つ長くなるので、酸素原子は酸素バリア層１０８Ａの内部に拡散し難くなる。つまり、酸素バリア層１０８Ａの表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層１０８Ａの酸素原子の拡散阻止機能が向上する。
【００６３】
ところで、窒化物が酸化物に変化すると、酸素バリア層１０８Ａの抵抗値は高くなる恐れがあるが、複合窒化物は、酸素原子との反応性が比較的に低い導電性を有する第１の窒化物を含んでいるため、酸素バリア層１０８Ａの抵抗値が高くなる事態は抑制される。
【００６４】
従って、酸素バリア層１０８Ａは、抵抗値が高くなる事態を抑制しつつ、酸素原子の拡散を確実に防止できるので、プラグ１０７の酸化を確実に防止することができる。
【００６５】
また、酸素バリア層１０８Ａを構成する第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム又はハフニウムの窒化物からなるため、高温下で酸素原子と接触すると、速やかに酸化物に変化して、酸素原子の拡散を阻止する。このため、酸素バリア層１０８Ａの酸素原子拡散阻止機能は確実に高くなる。
【００６６】
また、酸素バリア層１０８Ａを構成する第１の窒化物は、チタン、タンタル、コバルト、銅又はガリウムの窒化物からなるため、高温下でも酸化し難いと共に酸化しても導電性が低下する程度が低いので、酸素バリア層１０８Ａの抵抗値が高くなる事態は抑制される。
【００６７】
また、酸素バリア層１０８Ａの周面は第２の保護絶縁膜１１１により覆われているため、酸化物誘電体膜からなる容量絶縁膜１１２Ａを高温の酸素雰囲気中において結晶化する際に、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１を通過しながら酸素バリア層１０８Ａに到達するため、酸素バリア層１０８Ａに到達してくる酸素原子の数は低減する。
【００６８】
また、容量絶縁膜１１２Ａの平面形状は容量下部電極１１０Ａの平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１の内部において長い距離を通過しながら、つまり遠回りしながら、酸素バリア層１０８Ａに到達するため、酸素バリア層１０８Ａに到達してくる酸素原子の数は一層低減する。
【００６９】
従って、酸素バリア１０８Ａ層を拡散してプラグ１０７に到達する酸素原子の数が大きく低減するので、プラグ１０７の酸化を確実に防止することができる。
【００７０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図１（ｂ）を参照しながら説明する。
【００７１】
図１（ｂ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００７２】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えばチタン膜と窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００７３】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００７４】
酸素バリア層１０８Ａの上には、酸化されても導電性を有する金属からなり、例えば１００ｎｍの厚さを有する上側酸素バリア層１０９Ａが形成されている。酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができる。
【００７５】
上側酸素バリア層１０９Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成され、酸素バリア層１０８Ａ、上側酸素バリア層１０９Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００７６】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００７７】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００７８】
第２の実施形態によると、酸素バリア層１０８Ａと容量下部電極１１０Ａとの間に上側酸素バリア層１０９Ａを備えているため、第１の実施形態に比べて、酸素原子の拡散をより一層防止できるので、プラグ１０７の酸化をより確実に防止することができる。
【００７９】
また、上側酸素バリア層１０９Ａを構成する金属として、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いると、上側酸素バリア層１０９Ａに酸素原子が拡散してくると、上側酸素バリア層１０９Ａの表面部において、酸素原子の移動を阻止すると共に抵抗値が余り高くならない金属酸化物の層が形成されるので、酸素原子の拡散をより一層防止することができる。
【００８０】
尚、上側酸素バリア層１０９Ａを構成する金属としては、酸化されても導電性を有する金属に代えて、例えば、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つからなり導電性を有する金属酸化物を用いることができる。
【００８１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図１（ｃ）を参照しながら説明する。
【００８２】
図１（ｃ）に示すように、半導体基板１００上には、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１が形成されていると共に、半導体基板１００の上における一対の不純物拡散層１０１同士の間にはトランジスタのゲート電極１０２が形成されている。
【００８３】
半導体基板１００の上には、トランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３が形成されており、該第１の保護絶縁膜１０３には、下端が一対の不純物拡散層１０１の一方と接続されたタングステンからなるプラグ１０７が埋め込まれている。プラグ１０７は、例えばチタン膜と窒化チタン膜とからなるバリアメタルを有しており、プラグ１０７の上面と第１の保護絶縁膜１０３の上面とはほぼ面一である。
【００８４】
第１の保護絶縁膜１０３の上には、２０ｎｍ〜２００ｎｍの厚さを有し、下面がプラグ１０７の上端と接続する酸素バリア層１０８Ａが形成されており、該酸素バリア層１０８Ａは、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００８５】
酸素バリア層１０８Ａの上には、酸化されても導電性を有する金属からなる第１の上側酸素バリア層１１４Ａと、導電性を有する金属酸化物からなる第２の上側酸素バリア層１１５Ａとが順次形成されている。尚、第１の上側酸素バリア層１１４Ａと第２の上側酸素バリア層１１５Ａとは、いずれが下側であってもよい。また、第１の上側酸素バリア層１１４Ａを構成する酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができ、第２の上側酸素バリア層１１５Ａを構成する導電性を有する金属酸化物としては、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つを用いることができる。
【００８６】
第２の上側酸素バリア層１１５Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量下部電極１１０Ａが形成され、酸素バリア層１０８Ａ、第１の上側酸素バリア層１１４Ａ、第２の上側酸素バリア層１１５Ａ及び容量下部電極１１０Ａの周面は第２の保護絶縁膜１１１により覆われており、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とはほぼ面一である。
【００８７】
第２の保護絶縁膜１１１の上には、下面が容量下部電極１１０Ａと接するように、強誘電体膜又は高誘電体膜等の酸化物誘電体膜からなり、１０ｎｍ〜２００ｎｍの厚さを有する容量絶縁膜１１２Ａが形成されている。容量絶縁膜１１２Ａは、容量下部電極１１０Ａと接していると共に容量下部電極１１０Ａよりも大きい平面形状を有している。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。
【００８８】
容量絶縁膜１１２Ａの上には、例えば５０ｎｍ程度の厚さを有する白金膜からなる容量上部電極１１３Ａが形成されており、容量絶縁膜１１２Ａ及び容量上部電極１１３Ａは図示は省略しているが、第３の保護絶縁膜により覆われている。
【００８９】
第３の実施形態によると、酸素バリア層１０８Ａと容量下部電極１１０Ａとの間に、第１の上側酸素バリア層１０９Ａ及び第２の上側酸素バリア層１１４Ａからなる積層体を備えているため、第２の実施形態に比べて、酸素原子の拡散をより一層防止できるので、プラグ１０７の酸化をより確実に防止することができる。
【００９０】
（第４の実施形態）
以下、本発明の第４の実施形態として、第２の実施形態に係る半導体装置の製造方法について説明する。尚、第１又は第３の実施形態に係る半導体装置の製造方法は、基本的には第２の実施形態に係る半導体装置の製造方法と同様であるので、説明を省略する。
【００９１】
まず、図２（ａ）に示すように、周知の方法により、半導体基板１００の上にトランジスタのゲート電極１０２を形成した後、半導体基板１００上におけるゲート電極１０２の両側に、トランジスタのソース又はドレインとなる一対の不純物拡散層１０１を形成する。
【００９２】
次に、半導体基板１００の上にトランジスタを覆うように例えばオゾンＴＥＯＳ膜からなる第１の保護絶縁膜１０３を形成した後、第１の保護絶縁膜１０３をＣＭＰ法により平坦化し、その後、第１の保護絶縁膜１０３に対して選択的にエッチングを行なって、一対の不純物拡散層１０１の一方を露出させるようにプラグ用開口部１０４を形成する。
【００９３】
次に、図２（ｂ）に示すように、第１の保護絶縁膜１０３の上に、下層のチタン膜（膜厚：３０ｎｍ）と上層の窒化チタン膜（膜厚：５０ｎｍ）とからなるバリアメタル１０５、及びタングステン膜１０６（膜厚：６００ｎｍ）をプラグ用開口部１０４が埋め込まれるように堆積した後、ＣＭＰ法により、バリアメタル１０５及びタングステン膜１０６におけるプラグ用開口部１０４の外側に露出する部分を除去して、図２（ｃ）に示すように、プラグ１０７を形成する。
【００９４】
次に、図２（ｃ）に示すように、第１の保護絶縁膜１０３の上に、２０ｎｍ〜２００ｎｍの厚さを有し、導電性を有する第１の窒化物と、絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８を堆積する。第１の窒化物としては、例えばチタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物を用いることができ、第２の窒化物としては、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物を用いることができる。
【００９５】
次に、酸素バリア層１０８の上に、酸化されても導電性を有する金属からなり、例えば１００ｎｍの厚さを有する上側酸素バリア層１０９を堆積する。酸化されても導電性を有する金属としては、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つを用いることができる。尚、上側酸素バリア層１０９としては、酸化されても導電性を有する金属に代えて、例えば、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つからなり、導電性を有する金属酸化物を用いることができる。
【００９６】
次に、スパッタリング法により、上側酸素バリア層１０９の上に例えば５０ｎｍ程度の厚さを有する第１の白金膜１１０を堆積する。
【００９７】
次に、図３（ａ）に示すように、第１の白金膜１１０、上側酸素バリア層１０９及び酸素バリア層１０８を順次パターニングして、第１の白金膜１１０からなる容量下部電極１１０Ａを形成すると共に、パターニングされた上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを形成する。
【００９８】
次に、第１の保護絶縁膜１０３の上に、容量下部電極１１０Ａ、パターニングされた上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを覆うように、例えばオゾンＴＥＯＳ膜からなり４００ｎｍの厚さを有する第２の保護絶縁膜１１１を形成する。
【００９９】
次に、図３（ｂ）に示すように、ＣＭＰ法により、第２の保護絶縁膜１１１を平坦化して、該第２の保護絶縁膜１１１の上面と容量下部電極１１０Ａの上面とをほぼ面一にした後、平坦化された第２の保護絶縁膜１１１の上に１０ｎｍ〜２００ｎｍの厚さを有する強誘電体膜又は高誘電体膜等の酸化物誘電体膜１１２を堆積する。酸化物誘電体膜の種類は、特に限定されず、例えば、ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9等のビスマス層状ペロブスカイト構造を有する強誘電体膜、チタン酸ジルコン鉛、チタン酸ストロンチウムバリウム又は５酸化タンタル等を用いることができる。また、酸化物誘電体膜１１２の成膜方法としては、有機金属分解法（ＭＯＤ法）、有機金属化学的気相成膜法（ＭＯＣＶＤ法）又はスパッタリング法等が挙げられる。
【０１００】
次に、スパッタリング法により、酸化物誘電体膜１１２の上に例えば５０ｎｍ程度の厚さを有する第２の白金膜１１３を堆積する。
【０１０１】
次に、図３（ｃ）に示すように、第２の白金膜１１３及び酸化物誘電体膜１１２を順次パターニングして、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａよりも大きい平面形状を有する、第２の白金膜１１３からなる容量上部電極１１３Ａ及び酸化物誘電体膜１１２からなる容量絶縁膜１１２Ａをそれぞれ形成する。この場合、第２の白金膜１１３及び酸化物誘電体膜１１２は平坦化された第２の保護絶縁膜１１１の上に成膜されているため、第２の白金膜１１３及び酸化物誘電体膜１１２をパターニングした後に、エッチング残りの問題は発生しない。
【０１０２】
次に、半導体基板１００を酸素雰囲気中における６００℃〜８００℃の温度下で１０分〜６０分間保持する熱処理を行なって、容量絶縁膜１１２Ａの結晶化を行なう。
【０１０３】
結晶化のための熱処理工程において、酸素雰囲気中の酸素原子は、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａを拡散してプラグ１０７に到達しようとするが、酸化されても導電性を有する金属又は導電性を有する金属酸化膜からなる上側酸素バリア層１０９Ａに阻止されると共に、導電性を有する第１の窒化物と絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層１０８に阻止されるため、プラグ１０７には殆ど到達しない。
【０１０４】
上側酸素バリア層１０９Ａが酸素原子の拡散を阻止するメカニズムは第２の実施形態において説明した通りであり、また酸素バリア層１０８Ａが酸素原子の拡散を阻止するメカニズムは第１の実施形態において説明した通りである。
【０１０５】
また、結晶化のための熱処理工程において、酸素雰囲気中の酸素原子は、第２の保護絶縁膜１１１を通過して上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達するため、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達する酸素原子の数は低減する。
【０１０６】
さらに、容量絶縁膜１１２Ａの平面形状は容量下部電極１１０Ａの平面形状よりも大きいため、酸素雰囲気中の酸素原子は第２の保護絶縁膜１１１の内部において長い距離を通過しながら、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達するため、上側酸素バリア層１０９Ａ及び酸素バリア層１０８Ａに到達してくる酸素原子の数は一層低減する。
【０１０７】
従って、プラグ１０７に到達する酸素原子の数が大きく低減するので、プラグ１０７の酸化を確実に防止することができる。
【０１０８】
以下、従来例に係る半導体装置及び第２の実施形態に係る半導体装置に対して行なった電気特性テストについて説明する。
【０１０９】
まず、従来例及び第２の実施形態の構造を有し、径が０．２２μｍから０．３０μｍまで０．０１μｍ毎に変化するプラグによって不純物拡散層と容量下部電極とが接続された１０００個の半導体記憶装置を直列に接続してなるコンタクトチェーン（第ｎ−１個目のトランジスタの不純物拡散層と第ｎ個目のトランジスタの不純物拡散層とが共通に形成されていると共に、第ｎ個目の容量下部電極と第ｎ＋１個目の容量下部電極とが共通に形成されることにより形成されたコンタクトチェーン）を準備する。また、容量絶縁膜に対する熱処理としては、基板温度が７００℃に保たれた半導体装置を酸素雰囲気中において１時間保持する熱処理を行なった。
【０１１０】
図４は、１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの両端に所定の電圧を印加したときの抵抗値が所定値以上になると不良であると判定するテストを行なったときの不良発生率を測定した結果を示している。図４から、第２の実施形態によると不良発生率が著しく低減することが分かる。例えば、プラグの径が０．２４μｍである場合、従来の半導体装置では不良発生率が９８％であるのに対して、第２の実施形態の半導体装置によると不良発生率は０％であるというように、半導体記憶装置の特性が著しく向上する。
【０１１１】
図５は、１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの両端に所定の電圧を印加したときの抵抗値を１０００で割って得られた、プラグ１個当たりの抵抗値であるコンタクト抵抗を示している。プラグの径が０．２４μｍである場合、従来の半導体装置ではコンタクト抵抗が４ｋΩ以上であるのに対して、第２の実施形態の半導体装置によるとコンタクト抵抗が４００Ωである。従って、第２の実施形態によると、酸素雰囲気中における高温の熱処理を行なっても、実デバイスに適用可能なコンタクト抵抗が得られることが分かる。
【０１１２】
【発明の効果】
本発明に係る第１の半導体装置によると、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する際に、酸素原子が酸素バリア層に拡散してくると、酸素バリア層の表面部において、酸素原子の拡散を阻止する酸化物層が形成されるため、酸素バリア層の酸素原子の拡散阻止機能が向上する。従って、酸素バリア層が酸素原子の拡散を確実に防止できるので、プラグの酸化を確実に防止することができる。
【０１１３】
本発明に係る第２の半導体装置によると、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達するため、酸素バリア層に到達してくる酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【０１１４】
本発明に係る半導体装置の製造方法によると、酸化物誘電体膜からなる容量絶縁膜を高温の酸素雰囲気中において結晶化する工程は、酸素バリア層の周面を第２の保護絶縁膜により覆った状態で行なわれるため、酸素雰囲気中の酸素原子は第２の保護絶縁膜の内部において長い距離を通過しながら酸素バリア層に到達する。このため、酸素バリア層に到達してくる酸素原子の数が大きく低減するので、プラグの酸化を確実に防止することができる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施形態に係る半導体装置の断面図であり、（ｂ）は第２の実施形態に係る半導体装置の断面図であり、（ｃ）は第３の実施形態に係る半導体装置の断面図である。
【図２】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】１０００個の半導体記憶装置が直列に接続されてなるコンタクトチェーンの不良発生率を測定した結果を示す図である。
【図５】プラグ１個当たりの抵抗値であるコンタクト抵抗を示す図である。
【図６】（ａ）は従来の半導体装置の断面図であり、（ｂ）は従来の半導体装置の問題点を説明する断面図である。
【符号の説明】
１００ 半導体基板
１０１ 不純物拡散層
１０２ ゲート電極
１０３ 第１の保護絶縁膜
１０４ プラグ用開口部
１０５ バリアメタル
１０６ タングステン膜
１０７ プラグ
１０８ 酸素バリア層
１０８Ａ パターン化された酸素バリア層
１０９ 上側酸素バリア層
１０９Ａ パターン化された酸素バリア層
１１０ 第１の白金膜
１１０Ａ 容量下部電極
１１１ 第２の保護絶縁膜
１１２ 酸化物誘電体膜
１１２Ａ 容量絶縁膜
１１３ 第２の白金膜
１１３Ａ 容量上部電極
１１４ 第１の上側酸素バリア層
１１５ 第２の上側酸素バリア層
Claims (9)
- 半導体基板上に形成され、トランジスタのソース又はドレインとなる不純物拡散層と、
前記トランジスタを覆うオゾンＴＥＯＳ膜からなる第１の保護絶縁膜と、
前記第１の保護絶縁膜の上に形成され、導電性を有する第１の窒化物と絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層と、
前記酸素バリア層の上に形成され、導電性を有する金属酸化物からなる第２の上側酸素バリア層と、
前記第２の上側酸素バリア層の上に形成された容量下部電極と、
前記第１の保護絶縁膜上に形成され、前記酸素バリア層、前記第２の上側酸素バリア層及び前記容量下部電極の側面を覆うオゾンＴＥＯＳ膜からなる第２の保護絶縁膜と、
前記容量下部電極及び前記第２の保護絶縁膜の上に形成された酸化物誘電体膜からなる容量絶縁膜と、
前記容量絶縁膜上に形成された容量上部電極と、
前記第１の保護絶縁膜に埋め込まれ、前記トランジスタの不純物拡散層と前記酸素バリア層とを電気的に接続するプラグとを備え、
前記容量絶縁膜は前記容量下部電極よりも大きい平面形状を持ち、前記容量上部電極は前記容量絶縁膜と等しい形状であることを特徴とする半導体装置。 - 前記第１の窒化物は、チタン、タンタル、コバルト、銅及びガリウムのうちの少なくとも１つの窒化物であり、前記第２の窒化物は、アルミニウム、シリコン、クロム、鉄、ジルコニウム及びハフニウムのうちの少なくとも１つの窒化物であることを特徴とする請求項１に記載の半導体装置。
- 前記酸素バリア層と前記第２の上側酸素バリア層との間に形成され、酸化されても導電性を有する金属からなる第１の上側酸素バリア層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
- 前記金属は、イリジウム、ルテニウム、レニウム、オスミウム、ロジウム、白金及び金のうちの少なくとも１つであることを特徴とする請求項３に記載の半導体装置。
- 前記金属酸化物は、イリジウム酸化物、ルテニウム酸化物、レニウム酸化物、オスミウム酸化物及びロジウム酸化物のうちの少なくとも１つであることを特徴とする請求項１に記載の半導体装置。
- 前記第２の保護絶縁膜の上面が前記容量下部電極の上面とほぼ面一であることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上に、トランジスタのソース又はドレインとなる不純物拡散層を形成する工程と、
前記トランジスタを覆うようにオゾンＴＥＯＳ膜からなる第１の保護絶縁膜を形成する工程と、
前記第１の保護絶縁膜に、下端が前記トランジスタの不純物拡散層と電気的に接続するプラグを形成する工程と、
前記第１の保護絶縁膜の上に、下面が前記プラグの上端と接続するように、導電性を有する第１の窒化物と絶縁性を有する第２の窒化物との混合物又は合金である複合窒化物からなる酸素バリア層を形成する工程と、
前記酸素バリア層の上に、導電性を有する金属酸化物からなる第２の上側酸素バリア層を形成する工程と、
前記第２の酸素バリア層の上に容量下部電極を形成する工程と、
前記第１の保護絶縁膜の上に前記酸素バリア層及び前記容量下部電極の周面を覆うようにオゾンＴＥＯＳ膜からなる第２の保護絶縁膜を形成する工程と、
前記容量下部電極及び前記第２の保護絶縁膜の上に前記容量下部電極よりも大きい平面形状を持つ酸化物誘電体膜からなる容量絶縁膜を形成する工程と、
前記容量絶縁膜の上に前記容量絶縁膜と等しい形状を持つ容量上部電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記酸素バリア層を形成する工程と前記第２の上側酸素バリア層を形成する工程との間に、前記酸素バリア層の上に、酸化されても導電性を有する金属からなる第１の上側酸素バリア層を形成する工程をさらに備えていることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記第２の保護絶縁膜を形成する工程は、前記第２の保護絶縁膜を平坦化して前記第２の保護絶縁膜の上面を前記容量下部電極の上面とほぼ面一にする工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337601A JP3681632B2 (ja) | 2000-11-06 | 2000-11-06 | 半導体装置及びその製造方法 |
| US09/921,884 US6590252B2 (en) | 2000-11-06 | 2001-08-06 | Semiconductor device with oxygen diffusion barrier layer termed from composite nitride |
| US10/441,128 US6723637B2 (en) | 2000-11-06 | 2003-05-20 | Semiconductor device and method for fabricating the same |
| US10/441,118 US6753566B2 (en) | 2000-11-06 | 2003-05-20 | Semiconductor device with an oxygen diffusion barrier layer formed from a composite nitride |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337601A JP3681632B2 (ja) | 2000-11-06 | 2000-11-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141478A JP2002141478A (ja) | 2002-05-17 |
| JP3681632B2 true JP3681632B2 (ja) | 2005-08-10 |
Family
ID=18812957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000337601A Expired - Lifetime JP3681632B2 (ja) | 2000-11-06 | 2000-11-06 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6590252B2 (ja) |
| JP (1) | JP3681632B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535046B2 (en) | 2006-06-07 | 2009-05-19 | Panasonic Corporation | Dielectric memory and manufacturing method thereof |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US6844203B2 (en) * | 2001-08-30 | 2005-01-18 | Micron Technology, Inc. | Gate oxides, and methods of forming |
| US8026161B2 (en) | 2001-08-30 | 2011-09-27 | Micron Technology, Inc. | Highly reliable amorphous high-K gate oxide ZrO2 |
| US6900122B2 (en) * | 2001-12-20 | 2005-05-31 | Micron Technology, Inc. | Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| JP3986887B2 (ja) * | 2002-05-17 | 2007-10-03 | 松下電器産業株式会社 | 半導体装置 |
| US7135421B2 (en) | 2002-06-05 | 2006-11-14 | Micron Technology, Inc. | Atomic layer-deposited hafnium aluminum oxide |
| US7205218B2 (en) | 2002-06-05 | 2007-04-17 | Micron Technology, Inc. | Method including forming gate dielectrics having multiple lanthanide oxide layers |
| JP3519721B2 (ja) * | 2002-07-01 | 2004-04-19 | 沖電気工業株式会社 | 半導体装置の合わせマーク |
| US6921702B2 (en) | 2002-07-30 | 2005-07-26 | Micron Technology Inc. | Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics |
| US6790791B2 (en) | 2002-08-15 | 2004-09-14 | Micron Technology, Inc. | Lanthanide doped TiOx dielectric films |
| KR100522756B1 (ko) * | 2002-09-17 | 2005-10-24 | 주식회사 하이닉스반도체 | 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법 |
| KR100523658B1 (ko) * | 2002-12-30 | 2005-10-24 | 동부아남반도체 주식회사 | 구리 확산 장벽 제조 방법 |
| KR100562499B1 (ko) * | 2003-02-21 | 2006-03-21 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 제조 방법 |
| US7192892B2 (en) * | 2003-03-04 | 2007-03-20 | Micron Technology, Inc. | Atomic layer deposited dielectric layers |
| US7183186B2 (en) | 2003-04-22 | 2007-02-27 | Micro Technology, Inc. | Atomic layer deposited ZrTiO4 films |
| US7192824B2 (en) | 2003-06-24 | 2007-03-20 | Micron Technology, Inc. | Lanthanide oxide / hafnium oxide dielectric layers |
| KR100725690B1 (ko) * | 2003-07-08 | 2007-06-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2006066514A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7494939B2 (en) | 2004-08-31 | 2009-02-24 | Micron Technology, Inc. | Methods for forming a lanthanum-metal oxide dielectric layer |
| US7498247B2 (en) * | 2005-02-23 | 2009-03-03 | Micron Technology, Inc. | Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics |
| US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| KR100965503B1 (ko) * | 2005-08-31 | 2010-06-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP4445445B2 (ja) * | 2005-09-07 | 2010-04-07 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
| US7655556B2 (en) | 2007-03-23 | 2010-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for semiconductor devices |
| DE102015102454A1 (de) * | 2015-02-20 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung einer Nitridschicht, strukturierte Dielektrikumschicht, optoelektronisches Bauelement, Ätzverfahren zum Ätzen von Schichten und Umgebungssensor |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US596942A (en) * | 1898-01-04 | James p | ||
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5965942A (en) * | 1994-09-28 | 1999-10-12 | Sharp Kabushiki Kaisha | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug |
| JP3127086B2 (ja) * | 1994-09-28 | 2001-01-22 | シャープ株式会社 | 半導体メモリ素子 |
| KR100342296B1 (ko) * | 1994-10-04 | 2002-11-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 산소장벽이마련된하부전극을가지는강유전성의메모리소자를포함하는반도체장치와그의제조방법 |
| JPH09129847A (ja) * | 1995-11-02 | 1997-05-16 | Nkk Corp | 半導体記憶装置 |
| WO1998006131A1 (fr) * | 1996-08-07 | 1998-02-12 | Hitachi, Ltd. | Composant a semi-conducteur et son procede de fabrication |
| JPH1079481A (ja) * | 1996-09-05 | 1998-03-24 | Mitsubishi Electric Corp | 導電層接続構造およびその製造方法 |
| JP3340917B2 (ja) * | 1996-09-12 | 2002-11-05 | 株式会社東芝 | 誘電体薄膜素子 |
| JP3299909B2 (ja) * | 1997-02-25 | 2002-07-08 | シャープ株式会社 | 酸化物導電体を用いた多層構造電極 |
| JPH11261028A (ja) * | 1998-03-12 | 1999-09-24 | Toshiba Corp | 薄膜キャパシタ |
| JPH11307736A (ja) * | 1998-04-22 | 1999-11-05 | Sharp Corp | 半導体メモリ素子の製造方法 |
| CN1516275A (zh) * | 1998-07-03 | 2004-07-28 | ���µ�����ҵ��ʽ���� | 半导体装置及其制造方法 |
| JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
| JP2000138349A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| JP2000150814A (ja) * | 1998-11-10 | 2000-05-30 | Nec Corp | 半導体装置およびその製造方法 |
| US6583057B1 (en) * | 1998-12-14 | 2003-06-24 | Motorola, Inc. | Method of forming a semiconductor device having a layer deposited by varying flow of reactants |
| US6743643B2 (en) * | 2001-11-29 | 2004-06-01 | Symetrix Corporation | Stacked memory cell having diffusion barriers |
| DE10207130B4 (de) * | 2002-02-20 | 2007-09-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht |
-
2000
- 2000-11-06 JP JP2000337601A patent/JP3681632B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-06 US US09/921,884 patent/US6590252B2/en not_active Expired - Lifetime
-
2003
- 2003-05-20 US US10/441,118 patent/US6753566B2/en not_active Expired - Lifetime
- 2003-05-20 US US10/441,128 patent/US6723637B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535046B2 (en) | 2006-06-07 | 2009-05-19 | Panasonic Corporation | Dielectric memory and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197212A1 (en) | 2003-10-23 |
| US20030207535A1 (en) | 2003-11-06 |
| JP2002141478A (ja) | 2002-05-17 |
| US6753566B2 (en) | 2004-06-22 |
| US20020055223A1 (en) | 2002-05-09 |
| US6590252B2 (en) | 2003-07-08 |
| US6723637B2 (en) | 2004-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| US7488628B2 (en) | Methods for fabricating ferroelectric memory devices with improved ferroelectric properties | |
| US6888189B2 (en) | Dielectric element including oxide-based dielectric film and method of fabricating the same | |
| JP4002916B2 (ja) | 半導体装置及びその製造方法 | |
| JP4280006B2 (ja) | 半導体装置 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6847074B2 (en) | Semiconductor memory device | |
| US20050205910A1 (en) | Semiconductor device having ferroelectric memory and manufacturing method of the semiconductor device | |
| KR20010086354A (ko) | 용량소자를 구비한 반도체장치 및 그 제조방법 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2005026345A (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| JP2001060670A (ja) | 半導体装置およびその製造方法 | |
| EP1061582A2 (en) | Capacitor and method of fabricating the same | |
| JPWO2005081317A1 (ja) | 半導体装置の製造方法 | |
| JP2012028606A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005011866A (ja) | 半導体装置及びその製造方法 | |
| JP2005044995A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3681632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |