JPH1079481A - 導電層接続構造およびその製造方法 - Google Patents

導電層接続構造およびその製造方法

Info

Publication number
JPH1079481A
JPH1079481A JP8235378A JP23537896A JPH1079481A JP H1079481 A JPH1079481 A JP H1079481A JP 8235378 A JP8235378 A JP 8235378A JP 23537896 A JP23537896 A JP 23537896A JP H1079481 A JPH1079481 A JP H1079481A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
connection structure
silicon
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8235378A
Other languages
English (en)
Inventor
Tomohito Okudaira
智仁 奥平
Keiichirou Kashiwabara
慶一朗 柏原
Yoshikazu Tokimine
美和 常峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8235378A priority Critical patent/JPH1079481A/ja
Priority to US08/804,530 priority patent/US6278150B1/en
Publication of JPH1079481A publication Critical patent/JPH1079481A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 シリコンと白金族元素との相互拡散が高温度
に加熱されても起こらないバリア層を有する導電層接続
構造を提供する。 【解決手段】 この発明の導電層接続構造は、ドープト
ポリシリコンを含むプラグ１１と、そのプラグ１１の上
に形成された、チタンとシリコンと窒素とを含むバリア
層１４ａと、そのバリア層１４ａの上に形成された、白
金を含む下部電極層１５とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、導電層接続構造
およびその製造方法に関し、特に、半導体装置に用いら
れる導電層接続構造およびその製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、コンピュータなどの情報機器の目
ざましい普及によって、半導体記憶装置の需要が急速に
拡大している。また、機能的には、大規模な記憶容量を
有し、かつ高速動作が可能なものが要求されている。こ
れに伴って、半導体記憶装置の高集積化および高応答性
あるいは高信頼性に関する技術開発が進められている。
【０００３】半導体記憶装置の中で、記憶情報のランダ
ムな入出力が可能なものとして、ＤＲＡＭ（Dynamic Ra
ndom Access Memory）が一般的に知られている。このＤ
ＲＡＭの高集積化を押し進めた場合、メモリセルサイズ
の縮小が余儀なくされる。このメモリセルサイズの縮小
に伴って、キャパシタの平面的な占有面積も同時に縮小
される。そのため、キャパシタに蓄えられる電荷量（１
ビットのメモリセルに蓄えられる電荷量）が低下するこ
とになる。この１ビットのメモリセルに蓄えられる電荷
量が一定値より低下した場合、記憶領域としてのＤＲＡ
Ｍの動作が不安定なものとなり、信頼性が低下する。
【０００４】かかるＤＲＡＭの動作の不安定化を防止す
るため、限られた平面占有面積内において、キャパシタ
の容量を増加させる必要がある。キャパシタの容量を増
加させる手段として、これまでに、キャパシタ誘電体
膜の薄膜化、キャパシタ誘電体膜の誘電率の増加、な
どが検討されてきた。
【０００５】に示したキャパシタ誘電体膜の薄膜化
は、通常キャパシタ誘電体膜として用いられるシリコン
酸化膜を使用する限り限界に達している。このため、シ
リコン酸化膜よりなるキャパシタ誘電体膜を用いてキャ
パシタ容量を増加させるためには、キャパシタ形状を筒
型、フィン型などの複雑形状にする必要がある。しかし
ながら、このような複雑形状を有するキャパシタを製造
する場合、その製造方法が極めて煩雑になるという問題
点がある。
【０００６】そこで、最近では、特にに示したキャパ
シタ誘電率の増加に関する開発が盛んに進められてい
る。キャパシタ誘電体膜の誘電率を増加させるために
は、高い誘電率を有する材料、いわゆる高誘電率材料と
呼ばれる材料をキャパシタ誘電体膜に採用する方法があ
る。この高誘電率材料は、一般にシリコン酸化膜の数倍
から数百倍の誘電率を有する。このため、この高誘電率
材料をキャパシタ誘電体膜に用いることにより、キャパ
シタの形状を単純形状に維持したまま、容量の増加を図
ることが可能となる。
【０００７】なお、この高誘電率材料と呼ばれる材料の
１種としては、酸化タンタル（Ｔａ 2 Ｏ5 ）、チタン酸
ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン
鉛（ＰＬＺＴ）、チタン酸ストロンチウム（ＳＴＯ）、
チタン酸バリウム（ＢＴＯ）などが挙げられる。
【０００８】このような高誘電率材料は、結晶性である
ため、高誘電率材料と接する部分には、高誘電率材料と
格子定数が近い白金族元素が用いられる。そのため、従
来のＤＲＡＭのキャパシタは、白金族元素とシリコン基
板が電気的に接続された導電層接続構造を有する。
【０００９】ところが、これらの白金族元素はシリコン
などの元素と反応性が高く、両者が接触した構造では温
度４００℃の熱処理で容易に固相反応を起こし、たとえ
ば白金とシリコンの間では白金シリサイドが形成され
る。その結果、白金の結晶構造が変化し、白金の表面に
高誘電率材料がエピタキシャル成長しなくなる。また、
高誘電材料を形成する際には、酸化性雰囲気にする必要
があり、この雰囲気中では、白金シリサイドが酸化さ
れ、白金シリサイドの表面にシリコン酸化膜が形成され
る。このシリコン酸化膜は、高誘電率材料に比べて、誘
電率が低いため、誘電体膜の誘電率を減少させる原因と
なる。
【００１０】そのため、高誘電率材料をキャパシタの誘
電体膜として用いる際には、白金からなる下部電極層
と、ポリシリコンからなる導電層の間および白金からな
る上部電極層とキャパシタ上の配線層の間に何らかの拡
散防止層が必要である。一般的には、拡散防止層とし
て、アルミニウム配線層用バリアメタルに広く使用され
ているチタンナイトライドを流用することが多く、この
場合、温度５００℃程度まで拡散防止層として機能する
ことが知られている。
【００１１】ここで高誘電率材料をキャパシタ誘電体膜
に用いたキャパシタを有するＤＲＡＭとしては、以下の
文献に記載されたものが知られている。
【００１２】 特開平７−３８０６８号公報 International Electron Devices Meeting（ＩＥＤ
Ｍ）９２，２６７−２７０ に記載されたＤＲＡＭについて、図面を参照して説明
する。
【００１３】図３３は、特開平７−３８０６８号公報に
記載されたＤＲＡＭの導電層接続構造を示す断面図であ
る。図３３を参照して、シリコン基板１０３１の表面に
は分離酸化膜１０３３が形成されている。分離酸化膜１
０３３の下面に接するようにチャネルストッパ領域１０
３５が形成されている。この分離酸化膜１０３３とチャ
ネルストッパ領域１０３５とにより電気的に分離される
シリコン基板１０３１の表面には複数個のトランスファ
ーゲートトランジスタ１０３０が形成されている。
【００１４】トランスファーゲートトランジスタ１０３
０は、ゲート酸化膜１０２１と、ゲート電極１０２３
と、不純物領域１０２５とを有している。不純物領域１
０２５に挟まれる領域上にゲート酸化膜１０２１を介在
してゲート電極１０２３が形成されている。このゲート
電極１０２３の表面を覆うようにシリコン酸化膜１０２
７が形成されている。
【００１５】このシリコン酸化膜１０２７の表面上を延
在するように、かつ不純物領域１０２５のいずれか一方
と接するようにビット線１０３７が形成されている。こ
のビット線１０３７およびトランスファーゲートトラン
ジスタ１０３０を被覆するようにシリコン酸化膜１００
１、シリコン窒化膜１００３が形成されている。
【００１６】このシリコン酸化膜１００１とシリコン窒
化膜１００３とは順次積層して形成されている。またこ
のシリコン酸化膜１００１、シリコン窒化膜１００３に
より覆われることによってビット線１０３７は埋込ビッ
ト線とされている。
【００１７】シリコン酸化膜１００１とシリコン窒化膜
１００３とには不純物領域１０２５の表面に達するコン
タクトホール１００１ａ、１００３ａが形成されてい
る。コンタクトホール１００１ａ、１００３ａを充填
し、それにより不純物領域１０２５と接するようにプラ
グ層１００９ａが形成されている。
【００１８】このプラグ層１００９ａを通じて不純物領
域１０２５と電気的に接続するようにキャパシタ１０２
０が形成されている。
【００１９】キャパシタ１０２０は、下部電極層１０１
３ａと、キャパシタ誘電体膜１０１５と、上部電極層１
０１７とを有している。下部電極層１０１３ａは、バリ
ア層１０１１ａを介在してシリコン窒化膜１００３の表
面上に３０〜１００ｎｍの膜厚で形成されている。この
下部電極層１０１３ａは白金（Ｐｔ）よりなっている。
【００２０】またバリア層１０１１ａは、チタン（Ｔ
ｉ）／窒化チタン（ＴｉＮ）／チタン（Ｔｉ）の３層構
造を有し、プラグ層１００９ａと接するように形成され
ている。バリア層１０１１ａを構成する各膜の膜厚は、
各々１０〜５０ｎｍである。このバリア層１０１１ａ
は、ドープトポリシリコンよりなるプラグ層１００９ａ
から下部電極層１０１３ａに不純物が拡散することを防
止し、かつシリコン窒化膜１００３と下部電極層１０１
３ａとの密着性を向上させる役割をなしている。
【００２１】下部電極層１０１３ａの表面を覆うように
キャパシタ誘電体膜１０１５が形成されている。このキ
ャパシタ誘電体膜１０１５は、たとえばＰＺＴなどの高
誘電率材料により形成されている。またこのキャパシタ
誘電体膜１０１５を介在して下部電極層１０１３ａを覆
うように上部電極層１０１７が形成されている。この上
部電極層１０１７は、たとえば白金よりなっていてもよ
い。またこれに限られずドープトポリシリコンによりな
っていてもよい。このキャパシタ１０２０を被覆するよ
うにシリコン酸化膜１０１９が形成されている。
【００２２】次に、図３３で示すＤＲＡＭにおける導電
層接続構造の製造方法について以下に説明する。
【００２３】図３４〜図４５は、図３３で示す従来のＤ
ＲＡＭにおける導電層接続構造の製造工程を示す断面図
である。
【００２４】図３４を参照して、シリコン基板１０３１
の分離酸化膜１０３３とチャネルストッパ領域１０３５
とにより分離される領域に、ゲート酸化膜１０２１とゲ
ート電極１０２３と不純物領域１０２５とを有するトラ
ンスファーゲートトランジスタ１０３０が形成される。
また、ゲート電極１０２３の表面を覆うシリコン酸化膜
１０２７の表面上に延在するように、かつ不純物領域１
０２５のいずれか一方と接するようにビット線１０３７
が形成される。
【００２５】ビット線１０３７とトランスファーゲート
トランジスタ１０３０を覆うようにシリコン基板１０３
１の表面全面に減圧ＣＶＤ法を用いてシリコン酸化膜１
００１が形成される。
【００２６】図３５を参照して、シリコン酸化膜１００
１の表面上にＣＶＤ法を用いてシリコン窒化膜（Ｓｉ3
Ｎ4 ）１００３が形成される。このシリコン窒化膜１０
０３の表面全体にシリコン酸化膜１００５がＣＶＤ法に
より形成される。
【００２７】図３６を参照して、シリコン酸化膜１００
５の表面全体にフォトレジスト１０４１が塗布される。
このフォトレジスト１０４１は、露光処理などにより不
純物領域１０２５の上方にホールパターン１０４１ａを
有するようにパターニングされる。このフォトレジスト
１０４１をマスクとしてシリコン酸化膜１００５に異方
性エッチングが施される。このエッチングによりシリコ
ン酸化膜１００５には開口１００５ａが形成される。こ
の後フォトレジスト１０４１が除去される。
【００２８】図３７を参照して、開口１００５ａの内壁
面およびシリコン酸化膜１００５の表面全面を覆うよう
に第２のシリコン酸化膜１００７がＣＶＤ法により形成
される。開口１００５ａの底部において少なくともシリ
コン窒化膜１００３の表面が露出するまで第２のシリコ
ン酸化膜１００７がエッチバックされる。
【００２９】図３８を参照して、上述のエッチバックに
より開口１００５ａの側壁にサイドウォールスペーサ形
状の枠部１００７ａが形成される。
【００３０】図３９を参照して、枠部１００７ａと第１
のシリコン酸化膜１００５とをマスクとしてシリコン窒
化膜１００３を異方性エッチングすることにより、シリ
コン酸化膜１００１の一部表面を露出させるコンタクト
ホール１００３ａが形成される。
【００３１】図４０を参照して、シリコン窒化膜１００
３をマスクとしてシリコン酸化膜１００１に異方性エッ
チングが施される。このシリコン酸化膜１００１の異方
性エッチングと同時にシリコン酸化膜１００５と枠部１
００７ａが除去される。また、このエッチングにより、
シリコン酸化膜１００１には、コンタクトホール１００
１ａが形成される。
【００３２】図４１を参照して、コンタクトホール１０
０１ａ、１００３ａを埋込むようにシリコン窒化膜１０
０３の表面全体にドープトポリシリコン膜１００９が５
００〜６００ｎｍの膜厚でＣＶＤ法により形成される。
【００３３】図４２を参照して、ドープトポリシリコン
膜１００９とシリコン窒化膜１００３を、図４１中の点
線で示す位置までエッチバックする。これにより、プラ
グ層１００９ａを形成する。
【００３４】図４３を参照して、プラグ層１００９ａと
シリコン窒化膜１００３とにより構成される表面全面に
バリア層１０１１として、チタン層、窒化チタン層、チ
タン層の３層が各々１０〜５０ｎｍの膜厚で順次スパッ
タリング法により形成される。また、バリア層１０１１
の表面全面に白金層１０１３が３０〜１００ｎｍの膜厚
でスパッタリング法により形成される。
【００３５】図４４を参照して、白金層１０１３の表面
上に、所望の形状にパターニングされたフォトレジスト
１０４３が形成される。このフォトレジスト１０４３を
マスクとして白金層１０１３とバリア層１０１１とが順
次異方性エッチングによりパターニングされる。このパ
ターニングにより、白金よりなる下部電極層１０１３ａ
がプラグ層１００９ａを通じて不純物領域１０２５と電
気的に接続されるように形成される。
【００３６】図４５を参照して、下部電極層１０１３ａ
の表面を覆うようにＰＺＴなどの高誘電率材料よりなる
キャパシタ誘電体膜１０１５がスパッタリング法により
形成される。
【００３７】図３３を参照して、キャパシタ誘電体膜１
０１５を介在して下部電極層１０１３を覆うように上部
電極層１０１７が、白金層により形成される。この下部
電極層１０１３とキャパシタ誘電体膜１０１５と上部電
極層１０１７とによりキャパシタ１０２０が形成され
る。このキャパシタ１０２０を被覆するようにシリコン
酸化膜１０１９が形成される。
【００３８】
【発明が解決しようとする課題】ここで、上述した従来
のＤＲＡＭにおける導電層接続構造において生じる問題
について説明する。
【００３９】図４６は、従来のＤＲＡＭにおける導電層
接続構造において生じる問題を説明するために示す断面
図である。図４６を参照して、一般に、メモリセルが形
成されるメモリセル領域２０００は、周辺回路領域３０
００に比べて高くなっている。そのため、メモリセル領
域２０００と周辺回路領域３０００とをシリコン酸化膜
１０１９が覆った場合には、メモリセル領域２０００と
周辺回路領域３０００との境界付近でシリコン酸化膜１
０１９に段差が生じる。
【００４０】このような段差は写真製版工程で問題を発
生させるため、好ましくない。したがって、このような
段差を減らすため、シリコン酸化膜１０１９を加熱して
平坦化する層間リフローが一般に行なわれている。層間
リフローにより、シリコン酸化膜１０１９の表面は点線
１０１９ａで示す位置まで移動し、段差が緩和される。
【００４１】ここで、層間リフローを行なうには、シリ
コン酸化膜１０１９を温度７００〜８００℃まで加熱す
る必要がある。このような高温度に加熱されると、一般
に、バリア層１０１１中に含まれる窒化チタン層は、拡
散バリアとして機能しなくなる。そのため、高温度に加
熱されると、プラグ層１００９ｂ中のシリコンと下部電
極層１０１３ａ中の白金とが相互拡散を起こし、白金と
シリコンとが反応して下部電極層１０１３ａの表面に白
金シリサイドが析出する。また、この白金シリサイド中
のシリコンが酸化され、シリコン酸化膜が形成される。
このシリコン酸化膜は、ＰＺＴなどの高誘電率材料に比
べて著しく誘電率が低いため、シリコン酸化膜が生成す
れば、キャパシタの容量が一気に低下するという問題が
ある。
【００４２】そこで、この発明は上述のような問題を解
決するためになされたものであり、高温度に加熱されて
も、白金とシリコンの相互拡散を起こさせないバリア層
を有する導電層接続構造を提供することを目的とする。
【００４３】また、この発明の別の目的は、高温度に加
熱されても、白金−シリコン間のみならず、ある導電層
と、他の導電層との間の相互拡散を防止するバリア層を
有する導電層接続構造を提供することである。
【００４４】
【課題を解決するための手段】この発明の一つの局面に
従った導電層接続構造は、第１の導電層と、第２の導電
層と、第３の導電層とを備えている。第１の導電層はシ
リコンを含んでいる。第２の導電層は、高融点金属とシ
リコンと窒素とを含み、第１の導電層の上に形成されて
いる。第３の導電層は、白金族元素を含み、第２の導電
層の上に形成されている。ここで、白金族元素は、白金
（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）およびパラジウ
ム（Ｐｄ）を含む。
【００４５】このように構成された導電層接続構造にお
いては、シリコンを含む第１の導電層と白金族元素を含
む第３の導電層との間に高融点金属とシリコンと窒素と
を含む第２の導電層が形成されるため、この第２の導電
層が高温度に加熱されてもシリコンと白金族元素との相
互拡散を防ぐことができる。
【００４６】また、第２の導電層は柱状の結晶またはア
モルファスを含む第１層と粒状の結晶を含む第２層とを
積層したものであることが好ましい。この場合、粒状の
結晶を含む第２層の結晶粒界が入り組んでいるため、結
晶粒界を通って起こるシリコンと白金との相互拡散がさ
らに起こりにくくなる。
【００４７】また、この発明の導電層接続構造は、第３
の導電層の上に形成され、高融点金属と窒素とを含む第
４の導電層と、その第４の導電層上に形成され、アルミ
ニウムを含む第５の導電層とをさらに備えていることが
好ましい。この場合、第３の導電層と第５の導電層との
間に高融点金属と窒素とを含む第４の導電層が形成され
る。そのため、この第４の導電層が第３の導電層中の白
金と第５の導電層中のアルミニウムとの相互拡散を防ぐ
ことができる。
【００４８】さらに、高融点金属は、チタン、タングス
テン、タンタル、コバルトおよびモリブデンからなる群
より選ばれた少なくとも１種であることが好ましい。
【００４９】また、第１の導電層は半導体基板に形成さ
れた不純物領域に接続されており、第３の導電層はキャ
パシタの下部電極であることが好ましい。この場合、こ
の発明の導電層接続構造を、キャパシタを有する半導体
装置に用いることができる。
【００５０】さらに、第１の導電層と第２の導電層との
間にチタンを含む層が形成されていることが好ましい。
この場合、第１の導電層中のシリコンとチタンとの密着
性がよく、さらに第２の導電層中の高融点金属とチタン
との密着性がよいため、第１の導電層と第２の導電層と
の密着性がよくなる。
【００５１】この発明の別の局面に従った導電層接続構
造は、不純物領域と、第１の導電層と、第２の導電層
と、第３の導電層と、誘電体層と、第４の導電層とを備
えている。不純物領域は半導体基板の主表面に形成され
ている。第１の導電層はシリコンを含み、不純物領域に
接続するように形成されている。第２の導電層は高融点
金属とシリコンと窒素を含み、第１の導電層の上に形成
されている。第３の導電層は白金族元素を含み、第２の
導電層の上に形成されている。誘電体層は第３の導電層
の上に形成されている。第４の導電層は、白金族元素を
含み、誘電体層の上に形成されている。
【００５２】このように構成された導電層接続構造にお
いては、シリコンを含む第１の導電層と白金族元素を含
む第３の導電層との間に高融点金属とシリコンと窒素と
を含む第２の導電層が形成される。そのため、この第２
の導電層が高温度に加熱されてもシリコンと白金との相
互拡散を防ぐことができる。したがって、シリコンと白
金とが反応せず、第３の導電層の表面に白金シリサイド
や二酸化ケイ素のような低誘電率の物質が析出すること
がない。その結果、キャパシタの容量を低下させること
がない。
【００５３】また、この発明の導電層接続構造は、半導
体基板上に形成され、不純物領域の表面に達する孔を有
する絶縁層をさらに備え、第１の導電層は孔に充填され
て形成されていることが好ましい。また、第３の導電層
はキャパシタの下部電極であり、第４の導電層はキャパ
シタの上部電極であることが好ましい。この場合、下部
電極の表面に低誘電率の物質が析出しないため、キャパ
シタの容量が小さくなることがない。
【００５４】この発明のさらに別の局面に従った導電層
接続構造は、第１の導電層と、第２の導電層と、第３の
導電層とを備えている。第１の導電層は白金族元素を含
んでいる。第２の導電層は高融点金属とシリコンと窒素
とを含み、第１の導電層の上に形成されている。第３の
導電層は、アルミニウムを含み、第２の導電層の上に形
成されている。
【００５５】このように構成された導電層接続構造にお
いては、白金族元素を含む第１の導電層とアルミニウム
を含む第３の導電層との間に高融点金属とシリコンと窒
素とを含む第２の導電層が形成される。そのため、この
第２の導電層が高温度に加熱されても白金族元素とアル
ミニウムとの相互拡散を防ぐことができる。
【００５６】また、高融点金属は、チタン、タングステ
ン、タンタル、コバルトおよびモリブデンからなる群よ
り選ばれた少なくとも１種であることが好ましい。
【００５７】さらに、第１の導電層はキャパシタの上部
電極であり、第３の導電層はアルミニウム配線層である
ことが好ましい。この場合、アルミニウムと白金族元素
とが相互拡散しないため、キャパシタの表面にアルミニ
ウムが析出することがない。そのため、キャパシタの上
部電極とアルミニウム配線層との密着性が低くなること
はない。
【００５８】この発明のさらに別の局面に従った導電層
接続構造は、第１の導電層と、第２の導電層と、絶縁層
と、第３の導電層とを備えている。第１の導電層は白金
族元素を含んでいる。第２の導電層は高融点金属とシリ
コンと窒素とを含み、第１の導電層の上に形成されてい
る。絶縁層は第２の導電層の上に形成され、かつ第２の
導電層の表面を露出させる孔を有している。第３の導電
層は、アルミニウムを含み、孔を通じて電気的に接続す
るように第２の導電層の上に形成されている。
【００５９】このように構成された導電層接続構造にお
いては、白金族元素を含む第１の導電層とアルミニウム
を含む第３の導電層との間に高融点金属とシリコンと窒
素とを含む第２の導電層が形成される。そのため、この
第２の導電層が高温度に加熱されても白金族元素とアル
ミニウムとの相互拡散を防ぐことができる。
【００６０】また、この発明の導電層接続構造は、孔に
充填して形成されたタングステン、チタンおよびこれら
の窒化物からなる群より選ばれた少なくとも１種からな
るプラグ層をさらに備え、第２の導電層と第３の導電層
とはプラグ層を介して電気的に接続されていることが好
ましい。この場合、プラグ層中のタングステン、チタン
およびこれらの窒化物は第２の導電層中の高融点金属と
第３の導電層中のアルミニウムの双方に対して密着性が
よい。そのため、第２の導電層と第３の導電層とを確実
に接続することができる。
【００６１】さらに、第２の導電層と第３の導電層との
間にはチタンを含む層が形成されていることが好まし
い。この場合、第３の導電層の下にチタンを含む層が位
置する。そのため、チタンと密着性のよいシリコンなど
を含む第２の導電層と第３の導電層とを電気的に接続す
ることができる。
【００６２】また、チタンを含む層は、チタン層と窒化
チタン層からなることが好ましい。この場合、チタン層
と窒化チタン層が第３の導電層中のアルミニウムの拡散
を防ぐことができる。
【００６３】この発明のさらに別の局面に従った導電層
接続構造は、第１の導電層と、絶縁層と、第２の導電層
と、第３の導電層とを備えている。第１の導電層は白金
族元素を含んでいる。絶縁層は、第１の導電層の上に形
成され、第１の導電層の表面を露出させる孔を有してい
る。第２の導電層は、高融点金属とシリコンと窒素とを
含み、孔を通じて電気的に接続するように第１の導電層
の上に形成されている。第３の導電層は、アルミニウム
を含み、第２の導電層の上に形成されている。
【００６４】このように構成された導電層接続構造にお
いては、白金族元素を含む第１の導電層とアルミニウム
を含む第３の導電層との間に高融点金属とシリコンと窒
素とを含む第２の導電層が形成される。そのため、高温
度に加熱されても、この第２の導電層が白金族元素とア
ルミニウムとの相互拡散を防ぐことができる。
【００６５】また、第２の導電層と第３の導電層との間
にはチタンを含む層が形成されていることが好ましい。
この場合、第３の導電層の下にチタンを含む層が位置す
る。そのため、チタンと密着性のよいシリコンなどを含
む第２の導電層と第３の導電層とを確実に接続すること
ができる。
【００６６】さらに、チタンを含む層は、チタン層と窒
化チタン層からなることが好ましい。この場合、チタン
層と窒化チタン層が第３の導電層中のアルミニウムの拡
散を防ぐことができる。
【００６７】この発明のさらに別の局面に従った導電層
接続構造は、第１の導電層と、第２の導電層と、第３の
導電層とを備えている。第１の導電層はシリコンを含ん
でいる。第２の導電層は高融点金属とシリコンと窒素と
を含み、第１の導電層の上に形成されている。第３の導
電層は、アルミニウムを含み、第２の導電層の上に形成
されている。
【００６８】このように構成された導電層接続構造にお
いては、シリコンを含む第１の導電層とアルミニウムを
含む第３の導電層との間に高融点金属とシリコンと窒素
とを含む第２の導電層が形成される。そのため、この第
２の導電層が高温度に加熱されてもシリコンとアルミニ
ウムとの相互拡散を防ぐことができる。
【００６９】また、第２の導電層は、柱状の結晶または
アモルファスを含む第１層と、粒状の結晶を含む第２層
とを積層したものであることが好ましい。この場合、粒
状の結晶を含む第２層の結晶粒界が入り組んでいるた
め、結晶粒界を通って起こるシリコンとアルミニウムの
相互拡散がさらに起こりにくくなる。
【００７０】また、高融点金属は、チタン、タングステ
ン、タンタル、コバルトおよびモリブデンからなる群よ
り選ばれた少なくとも１種であることが好ましい。
【００７１】さらに、第１の導電層は、半導体基板に形
成された不純物領域であり、第３の導電層はアルミニウ
ム配線層であることが好ましい。この場合、アルミニウ
ムとシリコンの相互拡散が起こらないため、アルミニウ
ム配線層の表面にシリコンが析出することがない。ま
た、不純物領域の表面にアルミニウムが析出することが
ない。したがって、不純物領域と第２の導電層が確実に
接続され、かつ、アルミニウム配線層と第２の導電層が
確実に接続されることになる。
【００７２】また、第１の導電層と第２の導電層との間
にチタンを含む層が形成されていることが好ましい。こ
の場合、チタンは、第１の導電層中のシリコンと、第２
の導電層中のアルミニウムの双方に対して密着性がよい
ため、第１の導電層と第２の導電層とを確実に接続する
ことができる。
【００７３】この発明の一つの局面に従った導電層接続
構造の製造方法は、以下の〜で示す工程を備える。
【００７４】 シリコンを含む第１の導電層を形成す
る工程 高融点金属とシリコンと窒素とを含む第２の導電層
を第１の導電層の上に形成する工程 白金族元素を含む第３の導電層を第２の導電層の上
に形成する工程 このような工程を備えた導電層接続構造においては、白
金族元素を含む第３の導電層とシリコンを含む第１の導
電層との間に高融点金属とシリコンと窒素とを含む第２
の導電層を形成することができる。そのため、この第２
の導電層が高温度に加熱されてもシリコンと白金族元素
との相互拡散を防ぐことができる。
【００７５】また、第２の導電層を形成する工程は、リ
アクティブスパッタ法により第１層を形成する工程と、
熱窒化法、プラズマ窒化法またはＥＣＲ（Electron Cyc
lotron Resonance）窒化法により第２層を形成する工程
を含むことが好ましい。この場合、第２層中に含まれる
結晶の結晶粒界が入り組んでいるため、結晶粒界を通っ
て起こるシリコンとアルミニウムとの相互拡散をさらに
防ぐことができる。
【００７６】この発明の別の局面に従った導電層接続構
造の製造方法は、以下の〜で示す工程を備える。
【００７７】 白金族元素を含む第１の導電層を形成
する工程 高融点金属とシリコンと窒素とを含む第２の導電層
を第１の導電層の上に形成する工程 第２の導電層の上に絶縁層を形成する工程 第２の導電層の表面に達する孔を絶縁層に形成する
工程 孔を通じて第２の導電層と電気的に接続され、アル
ミニウムを含む第３の導電層を第２の導電層の上に形成
する工程 このような工程を備えた導電層接続構造の製造方法にお
いては、白金族元素を含む第１の導電層とアルミニウム
を含む第３の導電層との間に高融点金属とシリコンと窒
素とを含む第２の導電層を形成することができる。その
ため、この第２の導電層が高温度に加熱されても白金族
元素とアルミニウムとの相互拡散を防ぐことができる。
【００７８】この発明のさらに別の局面に従った導電層
接続構造の製造方法は、以下の〜で示す工程を備え
る。
【００７９】 白金族元素を含む第１の導電層を形成
する工程 第１の導電層の上に絶縁層を形成する工程 第１の導電層の表面に達する孔を絶縁層に形成する
工程 孔を通じて第１の導電層と電気的に接続され、高融
点金属とシリコンと窒素とを含む第２の導電層を第１の
導電層の上に形成する工程 第２の導電層の上にアルミニウムを含む第３の導電
層を形成する工程 このような工程を備えた導電層接続構造の製造方法にお
いては、白金族元素を含む第１の導電層とアルミニウム
を含む第３の導電層との間に高融点金属とシリコンと窒
素とを含む第２の導電層を形成することができる。その
ため、この第２の導電層が高温度に加熱されても白金族
元素とアルミニウムとの相互拡散を防ぐことができる。
【００８０】この発明のさらに別の局面に従った導電層
接続構造の製造方法は、以下の〜で示す工程を備え
る。
【００８１】 シリコンを含む第１の導電層を形成す
る工程 第１の導電層の上に絶縁層を形成する工程 第１の導電層の表面に達する孔を絶縁層に形成する
工程 孔を通じて第１の導電層と電気的に接続され、高融
点金属とシリコンと窒素とを含む第２の導電層を第１の
導電層の上に形成する工程 アルミニウムを含む第３の導電層を第２の導電層の
上に形成する工程 このような工程を備えた導電層接続構造の製造方法にお
いては、シリコンを含む第１の導電層とアルミニウムを
含む第３の導電層との間に高融点金属とシリコンと窒素
とを含む第２の導電層を形成することができる。そのた
め、この第２の導電層が、高温度に加熱されてもシリコ
ンとアルミニウムとの相互拡散を防ぐことができる。
【００８２】また、第２の導電層を形成する工程は、リ
アクティブスパッタ法により第１層を形成する工程と、
熱窒化法、プラズマ窒化法またはＥＣＲ窒化法により第
２層を形成する工程とを含むことが好ましい。この場
合、第２層中に含まれる結晶の結晶粒界が入り組んでい
るため、結晶粒界を通って起こるシリコンとアルミニウ
ムとの相互拡散をさらに防ぐことができる。
【００８３】
【発明の実施の形態】
（実施の形態１）図１は、この発明の実施の形態１の配
線接続構造を示す断面図である。図１を参照して、シリ
コン基板１の表面には厚さ２００〜５００ｎｍの分離酸
化膜２が形成されている。分離酸化膜２により電気的に
分離されるシリコン基板１の表面には複数個のトランス
ファゲートトランジスタ３が形成されている。また、メ
モリセル領域４には、メモリセル用のトランスファゲー
トトランジスタ３が形成されている。周辺回路領域５に
は、周辺回路用のトランスファゲートトランジスタ３が
形成されている。
【００８４】トランスファゲートトランジスタ３は、ゲ
ート酸化膜６と、ゲート電極７と、不純物領域８とを有
している。不純物領域８に挟まれる領域上にゲート酸化
膜６を介在してドープトポリシリコンからなるゲート電
極７が形成されている。
【００８５】不純物領域８に接するようにドープトポリ
シリコンからなるビット線９が形成されている。ビット
線９およびトランスファゲートトランジスタ３を被覆す
るようにＢＰＳＧ（Boro Phospho Silicate Glass ）か
らなる厚さ５００〜８００ｎｍのシリコン酸化膜１２が
形成されている。
【００８６】シリコン酸化膜１２に、不純物領域８に達
するコンタクトホール１０が形成されている。コンタク
トホール１０を充填するようにかつ不純物領域８と接す
るようにドープトポリシリコンからなるプラグ１１が形
成されている。プラグ１１を通じて不純物領域８と電気
的に接続するようにキャパシタ３０が形成されている。
【００８７】キャパシタ３０は、白金からなる下部電極
層１５と、ＰＺＴからなるキャパシタ誘電体膜１７と、
白金からなる上部電極層１８とを有している。下部電極
層１５の厚さは、３０〜１００ｎｍである。キャパシタ
誘電体膜１７の厚さは、３０〜８０ｎｍである。上部電
極層１８の厚さは、３０〜１００ｎｍである。
【００８８】下部電極層１５は、チタンシリコンナイト
ライド（Ｔｉ−Ｓｉ−Ｎ）からなるバリア層１４ａと、
チタンからなる密着層１３とを介してシリコン酸化膜１
２の表面にプラグ１１に接するように形成されている。
バリア層１４ａの厚さは３０〜１００ｎｍ、好ましくは
５０〜１００ｎｍである。密着層１３の厚さは約１０ｎ
ｍである。キャパシタ３０の間に二酸化ケイ素からなる
枠付酸化膜１６が形成されている。キャパシタ３０は、
メモリセル領域４にのみ形成されている。上部電極層１
８の上に窒化チタンからなるバリア層１９が形成されて
いる。バリア層１９の厚さは約３０〜１００ｎｍであ
る。
【００８９】バリア層１９と上部電極層１８とキャパシ
タ誘電体膜１７と枠付酸化膜１６とシリコン酸化膜１２
とを覆うようにＢＰＳＧからなるシリコン酸化膜２０が
形成されている。シリコン酸化膜２０に、バリア層１９
に達するスルーホール２１が形成されている。また、シ
リコン酸化膜１２とシリコン酸化膜２０に、周辺回路領
域５の不純物領域８に達するコンタクトホール２５が形
成されている。
【００９０】シリコン酸化膜２０の表面とスルーホール
２１の側壁とコンタクトホール２５の側壁を覆いかつ不
純物領域８とバリア層１９に接するようにチタンからな
る密着層２２が形成されている。密着層２２のうち不純
物領域８と接する部分はシリサイド化されてチタンシリ
サイドとなっている。密着層２２の厚さは２０〜５０ｎ
ｍである。密着層２２の表面に窒化チタンからなるバリ
ア層２３が形成されている。バリア層２３の厚さは２０
〜５０ｎｍである。バリア層２３の表面を覆いかつスル
ーホール２１およびコンタクトホール２５を充填するよ
うにアルミニウム配線層２４が形成されている。
【００９１】次に、図１で示す導電層接続構造の製造方
法について説明する。図２〜図９は、図１で示す導電層
接続構造の製造方法を示す断面図である。
【００９２】図２を参照して、シリコン基板１の分離酸
化膜２により分離される領域にゲート酸化膜６とゲート
電極７と不純物領域８とを有するトランスファゲートト
ランジスタ３が形成される。また、不純物領域８と接す
るようにビット線９が形成される。ビット線９とトラン
スファゲートトランジスタ３とを覆うようにシリコン基
板１の表面全体に減圧ＣＶＤ法を用いてシリコン酸化膜
１２が形成される。
【００９３】図３を参照して、シリコン酸化膜１２の表
面全体にホールパターンを有するフォトレジスト（図示
せず）が形成される。このフォトレジストをマスクとし
てシリコン酸化膜１２を異方性エッチングすることによ
り、コンタクトホール１０が形成される。コンタクトホ
ール１０を充填し、かつシリコン酸化膜１２の表面全体
を覆うようにＣＶＤ法によりドープドポリシリコンを堆
積する。このドープトポリシリコンの厚さは、コンタク
トホール１０の内径の１．５倍以上が必要である。ドー
プトポリシリコンを全面エッチバックして、プラグ１１
を形成する。
【００９４】図４を参照して、シリコン酸化膜１２およ
びプラグ１１の上に、チタン層３１をアルゴン雰囲気中
でスパッタリング法により形成する。チタン層３１の厚
さは約１０ｎｍである。次に、チタンシリサイドターゲ
ットを用い、温度２００〜５５０℃、窒素分圧４０〜１
００％、全圧０．２〜１．２Ｐａの雰囲気でスパッタリ
ング法により厚さ３０〜１００ｎｍ、好ましくは５０〜
１００ｎｍのチタンシリコンナイトライド層３２ａを形
成する。その後窒素またはアンモニア雰囲気中で、温度
６００〜９５０℃で熱処理をする。次に、白金をターゲ
ットとして、アルゴン雰囲気中、圧力０．２〜１．２Ｐ
ａで、スパッタリング法により白金層３３を形成する。
白金層３３の厚さは、３０〜１００ｎｍである。
【００９５】図５を参照して、アルゴン雰囲気中、圧力
１〜３Ｐａでチタン層３１、チタンシリコンナイトライ
ド層３２ａ、白金層３３をスパッタエッチすることによ
り、密着層１３、バリア層１４ａおよび下部電極層１５
を形成する。シリコン酸化膜１２を覆うシリコン酸化膜
（図示せず）を２００〜８００ｎｍの厚さで堆積し、ケ
ミカルメカニカルポリッシング法によりエッチバック
し、枠付酸化膜１６を形成する。このとき、周辺回路領
域５では、シリコン酸化膜はすべてエッチングされる。
エッチバックの方法は通常の異方性エッチングでもよ
い。
【００９６】図６を参照して、温度３００〜７００℃、
アルゴンおよび酸素雰囲気中、全圧０．５〜２Ｐａでス
パッタリング法によりＰＺＴ層３６を形成する。ＰＺＴ
層３６の厚さは３０〜８０ｎｍである。次に、白金をタ
ーゲットとして、温度４００〜６００℃、アルゴン雰囲
気中、圧力０．５〜２Ｐａで、スパッタリング法により
白金層３７を形成する。白金層３７の厚さは３０〜１０
０ｎｍである。
【００９７】図７を参照して、温度３００〜６００℃、
アルゴン雰囲気中で、厚さ５０〜１００ｎｍの窒化チタ
ン層３８をスパッタリング法により形成する。
【００９８】図８を参照して、所定のパターンを施した
フォトレジスト（図示せず）を窒化チタン層３８上に形
成し、このフォトレジストに従って窒化チタン層３８、
白金層３７、ＰＺＴ層３６をエッチングする。これによ
り、バリア層１９と上部電極層１８とキャパシタ誘電体
膜１７が形成される。このようにして、キャパシタ３０
が形成される。
【００９９】図９を参照して、ＣＶＤ法により、キャパ
シタ３０とシリコン酸化膜１２とを覆うようにＢＰＳＧ
からなるシリコン酸化膜２６を形成する。次に、シリコ
ン酸化膜２６を温度４００〜７００℃に保ち、シリコン
酸化膜２６を平坦化する。このようにシリコン酸化膜を
加熱により平坦化することを層間リフローという。これ
により、シリコン酸化膜２０を形成する。
【０１００】図１を参照して、シリコン酸化膜２０の表
面に、所定のパターンが形成されたフォトレジスト（図
示せず）を形成し、このパターンに従ってシリコン酸化
膜２０、シリコン酸化膜１２をエッチングすることによ
り、スルーホール２１、コンタクトホール２５を形成す
る。次に、シリコン酸化膜２０の表面を覆い、スルーホ
ール２１およびコンタクトホール２５の側壁を覆い、か
つバリア層１９および不純物領域８に接するようにアル
ゴン雰囲気中でスパッタリング法によりチタンからなる
密着層２２を形成する。密着層２２の厚さは約１０ｎｍ
である。次に、密着層２２上に窒化チタンからなるバリ
ア層２３をアルゴン雰囲気中スパッタリング法により形
成する。バリア層２３の厚さは約２０〜１００ｎｍであ
る。次に、アルミニウム配線層２４をスパッタリングに
より形成する。アルミニウム配線層２４の厚さは約２０
０〜１０００ｎｍである。
【０１０１】このようにして構成されたこの発明の導電
層接続構造においては、ドープトポリシリコンからなる
プラグ１１と、白金からなる下部電極層１５との間にチ
タンシリコンナイトライドからなるバリア層１４ａが形
成される。このバリア層１４ａは、温度約７００℃まで
加熱されても、シリコンと白金との相互拡散を防ぐこと
ができる。そのため、図９で示す層間リフロー工程にお
いて、シリコン酸化膜２６を温度７００℃程度に加熱し
て平坦化してもシリコンと白金が相互拡散することがな
い。そのため、下部電極層１５の表面に白金シリサイド
や二酸化ケイ素が析出しないため、キャパシタ誘電体膜
の誘電率が下がることがない。したがって、キャパシタ
の容量が低下することがない。
【０１０２】また、白金からなる上部電極層１８とアル
ミニウム配線層２４との間に窒化チタンからなるバリア
層１９、２３を形成するため、白金とアルミニウムとの
相互拡散を防ぐことができる。そのため、上部電極層１
８の表面にアルミニウムが析出せず、上部電極層１８と
キャパシタ誘電体膜１７との密着性を低下させることが
ない。
【０１０３】さらに、ドープトポリシリコンからなるプ
ラグ１１とバリア層１４ａとの双方に対して密着性のよ
いチタンからなる密着層１３が形成されているため、バ
リア層１４ａとプラグ１１とが確実に接続される。
【０１０４】この発明で用いられるバリア層１４ａの拡
散防止効果について、具体的な検査結果を挙げて説明す
る。
【０１０５】図９で示す工程において、Ｈ2 Ｏガス中、
シリコン酸化膜２６の温度を４００℃とし、３０分層間
リフローを行なった。このとき、下部電極層１５の表面
に白金シリサイドまたは二酸化ケイ素が析出するかどう
かを検査した。温度を５００℃、６００℃、７００℃と
し、同様の検査をした。また、バリア層１４ａを窒化チ
タンに変えて同様の検査を行なった。バリア層１４ａの
厚さ、Ｔｉ−Ｎからなるバリア層の厚さはともに５０ｎ
ｍとした。その結果を表１に示す。
【０１０６】
【表１】
【０１０７】表１中、「○」は下部電極層１５の表面に
白金シリサイドまたは二酸化ケイ素が析出しなかったこ
とを示す。また「×」は下部電極層１５の表面に二酸化
ケイ素または白金シリサイドが析出したことを示す。表
１から、この発明によれば、温度７００℃まで加熱され
てもシリコンと白金との相互拡張を防ぐことができるこ
とがわかる。
【０１０８】（実施の形態２）図１０は、この発明の実
施の形態２に従った導電層接続構造を示す断面図であ
る。図１０を参照して、実施の形態１と同様に、シリコ
ン基板１、分離酸化膜２、トランスファーゲートトラン
ジスタ３、メモリセル領域４、周辺回路領域５、ゲート
酸化膜６、ゲート電極７、不純物領域８、ビット線９、
コンタクトホール１０、プラグ１１、シリコン酸化膜１
２、下部電極層１５、枠付酸化膜１６、キャパシタ誘電
体膜１７、上部電極層１８、シリコン酸化膜２０、キャ
パシタ３０が形成されている。
【０１０９】下部電極層１５は、複数のチタンシリコン
ナイトライドの粒状の単結晶からなるバリア層１４ｂに
接している。バリア層１４ｂは、複数の柱状のチタンシ
リコンナイトライドの単結晶からなるバリア層１４ａと
接している。バリア層１４ａの厚さは２０〜５０ｎｍで
ある。バリア層１４ｂの厚さは２０〜７０ｎｍである。
【０１１０】次に、図１０で示す導電層接続構造の製造
方法について説明する。図１１、１２、１４、１６およ
び１７は、図１０で示す導電層接続構造の製造方法を示
す断面図である。
【０１１１】図１１を参照して、実施の形態１の図３と
同様に分離酸化膜２、トランスファゲートトランジスタ
３、シリコン酸化膜１２、コンタクトホール１０、プラ
グ１１、ビット線９を形成する。
【０１１２】図１２を参照して、アルゴン雰囲気中でス
パッタリング法により厚さ約１０ｎｍのチタン層３１を
形成する。次に、チタンシリサイドターゲットを用い、
窒素分圧４０〜１００％、温度２００〜５５０℃、全圧
０．２〜１．２Ｐａの雰囲気でスパッタリング法により
チタンシリコンナイトライド層３２ａを形成する。チタ
ンシリコンナイトライド層３２ａの厚さは２０〜５０ｎ
ｍである。このように、窒素雰囲気中で、スパッタリン
グにより窒化物を形成する方法を、リアクティブスパッ
タ法という。その後、窒素またはアンモニア雰囲気中、
温度６００〜９５０℃で熱処理をする。
【０１１３】図１３は、チタンシリコンナイトライド層
３２ａを詳細に示す断面図である。図１３を参照して、
チタンシリコンナイトライド層３２ａは、多数個のチタ
ンシリコンナイトライドの単結晶から形成され、その単
結晶１００ａが縦方向に柱状に成長している。そのた
め、結晶粒界１０１ａが、縦方向にほぼ直線状に延びて
いる。また、チタンシリコンナイトライド層３２ａ中の
チタンシリコンナイトライドは、アモルファスになる場
合もある。チタンシリコンナイトライドがアモルファス
になれば結晶粒界１０１ａは、見られない。
【０１１４】図１４を参照して、チタンシリサイドター
ゲットを用い、アルゴン雰囲気中圧力０．２〜１．２Ｐ
ａで、スパッタリング法により厚さ２０〜７０ｎｍのチ
タンシリサイド層を形成する。次に、窒素またはアンモ
ニア雰囲気中、温度７００〜９００℃で熱処理すること
によりチタンシリサイド層を窒化し、チタンシリコンナ
イトライド層３２ｂを形成する。このように、非窒化物
を窒素またはアンモニア中で熱処理し、窒化することを
熱窒化法という。チタンシリコンナイトライド層３２ｂ
上に実施の形態１の図４で示す白金層３３を形成する。
【０１１５】図１５は、チタンシリコンナイトライド層
３２ｂを詳細に示す断面図である。図１５を参照して、
チタンシリコンナイトライド層３２ｂは、多数個のチタ
ンシリコンナイトライドの単結晶から形成され、その単
結晶１００ｂは、粒状である。そのため、結晶粒界１０
１ｂは、非常に入り組んだ構造となっている。
【０１１６】図１６を参照して、白金層３３、チタンシ
リコンナイトライド層３２ａ、３２ｂ、チタン層３１を
所定の形状にパターニングし、密着層１３、バリア層１
４ａ、１４ｂ、下部電極層１５を形成する。次に、枠付
酸化膜１６を形成する。実施の形態１の図６で示す工程
と同様にＰＺＴ層３６、白金層３７を形成する。
【０１１７】図１７を参照して、ＰＺＴ層３６および白
金層３７を所定の形状にパターニングして、キャパシタ
誘電体膜１７および上部電極層１８を形成する。次に、
実施の形態１の図９で示す工程と同様に、シリコン酸化
膜２６の層間リフローを行なう。
【０１１８】このように構成されたこの発明の導電層接
続構造においては、ポリシリコンからなるプラグ１１と
白金からなる下部電極層１５との間にチタンシリコンナ
イトライドからなるバリア層１４ａ、１４ｂが形成され
ている。そのため、チタンシリコンナイトライドからな
るバリア層１４ｂは、図１５で示すように結晶粒界が非
常に入り組んでいるため、結晶粒界を通って起こるシリ
コンと白金の相互拡散が非常に起こりにくい。したがっ
て、下部電極層１５の表面に白金シリサイドや二酸化ケ
イ素が析出せず、キャパシタの容量を低下させることが
ない。また、図１４で示す工程においてチタンシリサイ
ド層を形成し、このチタンシリサイド層を窒素またはア
ンモニア雰囲気中で熱処理してバリア層１４ｂを形成す
る、いわゆる熱窒化法を用いることにより、バリア層１
４ｂの結晶粒界を複雑なものとすることができる。
【０１１９】ここで、この発明で用いられるバリア層１
４ａ、１４ｂの拡散防止効果について、具体的な検査結
果を挙げて説明する。
【０１２０】図１７で示す工程において、Ｈ2 Ｏガス
中、シリコン酸化膜２６の層間リフローの温度を４００
℃とし、層間リフローを行なった。このとき下部電極層
１５の表面に白金シリサイドまたは二酸化ケイ素が析出
するかどうかを検査した。温度を５００℃、６００℃、
７００℃、７５０℃とし、同様の検査をした。温度７５
０℃のときはＮ2 雰囲気とした。また、バリア層１４
ａ、１４ｂを窒化チタンに変えて同様の検査をした。バ
リア層１４ａ，１４ｂの厚さはともに３０ｎｍ、Ｔｉ−
Ｎからなるバリア層の厚さは６０ｎｍとした。その結果
を表２に示す。
【０１２１】
【表２】
【０１２２】表２中「○」は、下部電極層１５の表面に
白金シリサイドまたは二酸化ケイ素が析出しなかったこ
とを示す。また、表２中「×」は、下部電極層１５の表
面に白金シリサイドまたは二酸化ケイ素が析出したこと
を示す。表２から明らかなように、この発明によれば、
温度７５０℃まで加熱されても白金とシリコンとの相互
拡散を防ぐことができることがわかる。
【０１２３】（実施の形態３）図１８（Ａ）は、この発
明の実施の形態３に従った導電層接続構造を示す断面図
である。図１８（Ａ）を参照して、シリコン基板１、分
離酸化膜２、トランスファーゲートトランジスタ３、メ
モリセル領域４、周辺回路領域５、ゲート酸化膜６、ゲ
ート電極７、不純物領域８、ビット線９、コンタクトホ
ール１０、プラグ１１、シリコン酸化膜１２、密着層１
３、バリア層１４ａ、１４ｂ、下部電極層１５、枠付酸
化膜１６、キャパシタ誘電体膜１７、上部電極層１８お
よびキャパシタ３０は、図１０で示す同一名称のものと
同一である。上部電極層１８の上にチタンシリコンナイ
トライドからなるバリア層３９が形成されている。バリ
ア層３９と上部電極層１８とキャパシタ誘電体膜１７と
枠付酸化膜１６とシリコン酸化膜１２とを覆うようにＢ
ＰＳＧからなるシリコン酸化膜２０が形成されている。
シリコン酸化膜２０に、バリア層１９に達するスルーホ
ール２１が形成されている。シリコン酸化膜１２とシリ
コン酸化膜２０に、周辺回路領域５の不純物領域８に達
するコンタクトホール２５が形成されている。シリコン
酸化膜２０の表面とスルーホール２１の側壁とコンタク
トホール２５の側壁を覆いかつ不純物領域８とバリア層
１９に接するようにチタンからなる密着層２２が形成さ
れている。密着層２２のうち不純物領域８と接する部分
はシリサイド化されてチタンシリサイドとなっている。
密着層２２の厚さは２０〜５０ｎｍである。密着層２２
の表面に窒化チタンからなるバリア層２３が形成されて
いる。バリア層２３の厚さは２０〜５０ｎｍである。バ
リア層２３の表面を覆いかつスルーホール２１およびコ
ンタクトホール２５を充填するようにアルミニウム配線
層２４が形成されている。アルミニウム配線層２４を覆
うようにシリコン酸化膜３４が形成されている。
【０１２４】次に、図１８（Ａ）で示すこの発明の導電
層接続構造の製造方法について説明する。
【０１２５】図１９、２０は、図１８（Ａ）で示す導電
層接続構造の製造方法を示す断面図である。図１９を参
照して、まず、実施の形態２の図１６と同様に白金層３
７までを形成する。次に、白金層３７上に、チタンシリ
サイドターゲットを用い、窒素分圧４０〜１００％、温
度２００〜５５０℃、全圧０．２〜１．２Ｐａでスパッ
タリング法によりチタンシリコンナイトライド層９９を
形成する。このチタンシリコンナイトライド層９９を窒
素またはアンモニア雰囲気中温度７００〜９００℃で熱
処理する。
【０１２６】図２０を参照して、チタンシリコンナイト
ライド層９９、白金層３７、ＰＺＴ層３６を所定の形状
にパターニングすることによりチタンシリコンナイトラ
イドからなるバリア層３９、上部電極層１８、キャパシ
タ誘電体膜１７を形成する。これにより、キャパシタ３
０を形成する。
【０１２７】図１８（Ａ）を参照して、実施の形態１の
図１で示すシリコン酸化膜２０、スルーホール２１、コ
ンタクトホール２５、密着層２２、バリア層２３、アル
ミニウム配線層２４と同様のものを形成する。ＣＶＤ法
により、温度４００℃でシリコン酸化膜３４を形成し、
導電層接続構造が完成する。
【０１２８】このように構成されたこの発明の実施の形
態３の導電層接続構造においては、実施の形態２で述べ
た構造に加えて、さらに、上部電極層１８の上にチタン
シリコンナイトライドからなるバリア層３９を形成す
る。そのため、図１に示すように上部電極層１８の上に
窒化チタンからなるバリア層を形成した場合に比べて、
より高温（４００℃以上）に加熱されても、白金とアル
ミニウム配線層２４中のアルミニウムとの相互拡散を防
ぐことができる。そのため、上部電極層１８の表面にア
ルミニウムが析出しない。したがって、上部電極層１８
とキャパシタ誘電体膜１７との密着性が高まり、上部電
極層１８とキャパシタ誘電体膜１７とが剥離することに
より生じるリーク電流の発生を防ぐことができる。
【０１２９】また、図１８（Ｂ）を参照して、スルーホ
ール２１およびコンタクトホール２５を、ＣＶＤ法によ
り形成したタングステンプラグ２７で充填し、このタン
グステンプラグ２７と接するように密着層２２を形成し
てもよい。また、タングステンプラグ２７をチタン、窒
化タングステンまたは窒化チタンからなるプラグに代え
てもよい。
【０１３０】（実施の形態４）図２１は、この発明の実
施の形態４に従った導電層接続構造を示す断面図であ
る。図２１で示す導電層接続構造と、図１８（Ａ）で示
すものとの違う点は、図１８（Ａ）では、上部電極層１
８と密着層２２との間にチタンシリコンナイトライドか
らなるバリア層３９が形成されており、窒化チタンから
なるバリア層２３があるのに対して、図２１では、チタ
ンシリコンナイトライドからなるバリア層２８ａがチタ
ンからなる密着層２２とアルミニウム配線層２４との間
に形成されており、窒化チタンからなるバリア層がない
点である。
【０１３１】次に、図２１で示す導電層接続構造の製造
方法について説明する。図２２、２３は、図２１で示す
導電層接続構造の製造方法を示す断面図である。図２２
を参照して、実施の形態２の図１６で示す工程と同様
に、ＰＺＴ層３６と白金層３７とを形成し、これらをプ
ラズマエッチングにより所定の形状にパターニングして
上部電極層１８とキャパシタ誘電体膜１７とを形成す
る。
【０１３２】図２３を参照して、実施の形態２の図１７
で示す工程のように、シリコン酸化膜２０を形成する。
このシリコン酸化膜２０にスルーホール２１およびコン
タクトホール２５を形成する。シリコン酸化膜２０の表
面とスルーホール２１とコンタクトホール２５の側壁を
覆いかつ上部電極層１８と不純物領域８に接するように
アルゴン雰囲気中でスパッタリング法によりチタンから
なる密着層２２を形成する。密着層２２の厚さは約１０
ｎｍである。次に、チタンシリサイドターゲットを用
い、窒素分圧４０〜１００％、温度２００〜５５０℃、
全圧０．２〜１．２Ｐａでスパッタリング法により厚さ
３０〜１００ｎｍのチタンシリコンナイトライドからな
るバリア層２８ａを形成し、窒素もしくはアンモニア雰
囲気中７００〜９００℃で熱処理する。このとき、不純
物領域８と接するチタン層２２の部分がシリサイド化さ
れる。
【０１３３】図２１を参照して、スパッタリング法によ
り厚さ２００〜１０００ｎｍのアルミニウム配線層２４
を形成する。次に、ＣＶＤ法により温度４００℃でシリ
コン酸化膜３４を形成する。
【０１３４】このようにして構成されたこの発明の実施
の形態４の導電層接続構造においては、実施の形態３で
述べた効果に加えて、以下に示すような効果がある。図
２２で示す工程において、プラズマエッチングによりキ
ャパシタ誘電体膜１７と上部電極層１８を形成するが、
このエッチングの時間は、キャパシタ誘電体膜１７と上
部電極層１８とその上部電極層１８の上に形成されたチ
タンシリコンナイトライドからなるバリア層をエッチン
グする場合に比べて時間が短くなる。具体的には、チタ
ンシリコンナイトライドからなるバリア層がない場合の
エッチング時間は、バリア層がある場合のエッチング時
間の６分の１〜２分の１である。ここで、下部電極層１
５と上部電極層１８はキャパシタ誘電体膜１７で絶縁さ
れているため、エッチングの時間が長いと、上部電極層
１８と下部電極層１５との間の電位差が大きい状態が長
い間続くことになる。この電位差により、キャパシタ誘
電体膜１７の絶縁破壊が起こる。しかし、この実施の形
態４の製造方法においては、エッチング時間を短くする
ことができるので、このような絶縁破壊が起こる可能性
が少ない。
【０１３５】また、チタンシリコンナイトライドからな
るバリア層２８ａをエッチングする際には、バリア層２
８ａがシリコン基板１と接しているため、バリア層２８
ａと電気的に接続された上部電極層１８は、シリコン基
板１と同じ電位である。また、下部電極層１５はシリコ
ン基板１と電気的に接続されているため、シリコン基板
１と同じ電位である。したがって、上部電極層１８と下
部電極層１５との間に電位差がないため、エッチングの
時間が長くなっても絶縁破壊は起こらない。
【０１３６】（実施の形態５）図２４は、この発明の実
施の形態５に従った導電層接続構造を示す断面図であ
る。図１で示す実施の形態１の導電層接続構造と同様
に、シリコン基板１、分離酸化膜２、トランスファゲー
トトランジスタ３、ゲート酸化膜６、ゲート電極７、不
純物領域８、ビット線９、シリコン酸化膜１２、および
コンタクトホール１０が形成されている。シリコン酸化
膜１２とコンタクトホール１０の側壁を覆いかつ不純物
領域８に接するようにチタンからなる密着層１２２が形
成されている。密着層１２２を覆うようにチタンシリコ
ンナイトライドからなるバリア層１２８ａが形成されて
いる。バリア層１２８ａを覆いかつコンタクトホール１
０を充填するようにアルミニウム配線層１２９が形成さ
れている。シリコン酸化膜１２とアルミニウム配線層１
２９とバリア層１２８ａと密着層１２２とを覆うように
ＢＰＳＧからなるシリコン酸化膜２０が形成されてい
る。シリコン酸化膜２０に、アルミニウム配線層１２９
の達するスルーホール２１が形成されている。シリコン
酸化膜１２とシリコン酸化膜２２、不純物領域８に達す
るコンタクトホール２５が形成されている。
【０１３７】シリコン酸化膜２０の表面とスルーホール
２１の側壁とコンタクトホール２５の側壁を覆いかつ不
純物領域８とアルミニウム配線層１２９に接するように
チタンからなる密着層２２が形成されている。密着層２
２のうち不純物領域８と接する部分はシリサイド化され
てチタンシリサイドとなっている。密着層２２の表面に
チタンシリコンナイトライドからなるバリア層２８ａが
形成されている。バリア層２８ａの表面を覆いかつスル
ーホール２１およびコンタクトホール２５を充填するよ
うにアルミニウム配線層２４が形成されている。
【０１３８】次に、図２４で示す導電層接続構造の製造
方法について説明する。図２５〜図２９は、図２４で示
す導電層接続構造の製造方法を示す断面図である。図２
５を参照して、実施の形態１の図２と同様に分離酸化膜
２、トランスファゲートトランジスタ３、ビット線９、
シリコン酸化膜２１を形成する。
【０１３９】図２６を参照して、シリコン酸化膜１２に
コンタクトホール１０を形成する。次に、アルゴン雰囲
気中でスパッタリング法によりチタンからなる密着層１
３０を形成する。密着層１３０の厚さは約１０ｎｍであ
る。次に、チタンシリサイドターゲットを用い、窒素分
圧４０〜１００％、温度２００〜５５０℃、全圧０．２
〜１．２Ｐａでスパッタリング法によりチタンシリコン
ナイトライドからなるバリア層１３１ａを形成し、窒素
またはアンモニア雰囲気中で温度７００〜９００℃で熱
処理する。バリア層１３１ａの厚さは２０〜５０ｎｍで
ある。
【０１４０】図２７を参照して、バリア層１３１ａを覆
うようにかつコンタクトホール１０を充填するようにス
パッタリングにより厚さ２００〜１０００ｎｍのアルミ
ニウム層を形成し、このアルミニウム層を温度４９０℃
でリフローする。次に、アルミニウム層、バリア層１３
１ａ、密着層１３０を所定の形状にパターニングするこ
とにより、アルミニウム配線層１２９、バリア層１２８
ａ、密着層１２２を形成する。
【０１４１】図２８を参照して、アルミニウム配線層１
２９、バリア層１２８ａ、密着層１２２、シリコン酸化
膜１２を覆うようにシリコン酸化膜２０を形成し、温度
７００℃で層間リフローをする。このシリコン酸化膜２
０にスルーホール２１、コンタクトホール２５を形成す
る。
【０１４２】図２９を参照して、アルゴン雰囲気中でス
パッタリング法によりチタンからなる密着層２２を形成
する。密着層２２の厚さは約１０ｎｍである。さらに、
チタンシリサイドターゲットを用い、窒素分圧４０〜１
００％、全圧０．２〜１．２Ｐａでスパッタリング法に
より厚さ２０〜１００ｎｍのチタンシリコンナイトライ
ドからなるバリア層２８ａを形成し、窒素またはアンモ
ニア雰囲気中で温度７００〜９００℃で熱処理する。
【０１４３】図２４を参照して、スパッタリング法によ
りバリア層２８ａを覆いかつコンタクトホール２５、ス
ルーホール２１を充填するようにアルミニウム層を形成
し、温度４９０℃でリフローすることによりアルミニウ
ム配線層２４を形成する。
【０１４４】このように構成されたこの発明の実施の形
態５の導電層接続構造においては、アルミニウム配線層
２４、１２９とシリコン基板１との間にチタンシリコン
ナイトライドからなるバリア層２８ａ、１２８ａを形成
するため、高温度に加熱されてもアルミニウムとシリコ
ンが相互拡散することがない。そのため、アルミニウム
配線層２４、１２９がバリア層２８ａ、１２８ａと接す
る部分にシリコンが析出せず、アルミニウム配線層２
４、１２９とシリコン基板１との接続が確実なものとな
る。また、バリア層２８ａ、１２８ａとシリコン基板１
との間にチタンからなる密着層２２、１２２が形成され
ているため、バリア層２８ａ、１２８ａとシリコン基板
１との密着性を上げることができる。
【０１４５】（実施の形態６）図３０は、この発明の実
施の形態６に従った導電層接続構造を示す断面図であ
る。図３０で示す導電層接続構造は、実施の形態５の図
２４で示す導電層接続構造とほぼ同一のものである。図
３０で示す導電層接続構造と図２４で示す導電層接続構
造の違いは、図２４では、バリア層は、バリア層１２８
ａの１層となっているのに対して、図３０では、バリア
層がバリア層１２８ａ、１２８ｂの２層構造になってい
る点である。
【０１４６】次に、図３０で示す導電層接続構造の製造
方法について説明する。図３１および３２は、図３０で
示す導電層接続構造の製造方法を示す断面図である。図
３１を参照して、実施の形態１の図２と同様に分離酸化
膜２、トランスファゲートトランジスタ３、ビット線
９、シリコン酸化膜１２を形成する。次に、コンタクト
ホール１０を形成する。
【０１４７】図３２を参照して、チタン層１３０をアル
ゴン雰囲気中でスパッタリング法により形成する。チタ
ン層１３０の厚さは約１０ｎｍである。次に、チタンシ
リサイドターゲットを用い、窒素分圧４０〜１００％、
温度２００〜５５０℃、全圧０．２〜１．２Ｐａでスパ
ッタリング法により厚さ２０〜５０ｎｍのチタンシリコ
ンナイトライドからなるバリア層１３１ａを形成し、窒
素またはアンモニア雰囲気中で温度７００〜９００℃で
熱処理する。このように窒素雰囲気中でスパッタリング
により窒化物を形成する方法をリアクティブスパッタ法
という。バリア層１３１ａのチタンシリコンナイトライ
ドの単結晶は、図１３で示すように柱状またはアモルフ
ァスとなっている。次に、チタンシリサイドターゲット
を用い、アルゴン雰囲気中、圧力０．２〜１．２Ｐａで
スパッタリング法により厚さ２０〜７０ｎｍのチタンシ
リサイド膜を形成し、窒素またはアンモニア雰囲気中で
温度７００〜９００℃で熱処理することにより窒化し、
チタンシリコンナイトライドからなるバリア層１３１ｂ
を形成する。バリア層１３１ｂは、図１５で示すよう
に、粒状のチタンシリコンナイトライドの単結晶により
構成される。このように、非窒化物を窒素またはアンモ
ニア中で熱処理し、窒化することを熱窒化法という。
【０１４８】図３０を参照して、バリア層１３１ｂを覆
うようにかつコンタクトホール１０を充填するようにス
パッタリングによりアルミニウム層を形成する。次に、
このアルミニウム層を温度４９０℃でリフローする。次
に、アルミニウム層、バリア層１３１ｂ、１３１ａ、密
着層１３０を所定の形状にパターニングすることによ
り、アルミニウム配線層１２９、バリア層１２８ｂ、１
２８ａ、密着層１２２を形成する。
【０１４９】このように構成されたこの発明の実施の形
態６の導電層接続構造では、バリア層は、柱状の結晶か
らなるバリア層１２８ａと粒状の結晶からなるバリア層
１２８ｂの２層からなる。そのため、シリコン基板中の
シリコンとアルミニウム配線層中のアルミニウムがバリ
ア層１２８ｂを介して相互拡散することが困難となるの
で、シリコンとアルミニウムとの相互拡散をさらに防ぐ
ことができる。
【０１５０】以上、この発明の実施の形態に示したが、
ここで示した実施の形態はさまざまに変形可能である。
【０１５１】まず、バリア層を構成するチタンシリコン
ナイトライドの代わりに、タングステン、タンタル、コ
バルトまたはモリブデンなどの他の高融点金属のシリサ
イドを用いてもよい。また、下部電極層や上部電極層と
して用いる材料としては、白金だけでなく、イリジウム
（Ｉｒ）、オスミウム（Ｏｓ）、ルテニウム（Ｒｕ）、
ロジウム（Ｒｈ）またはパラジウム（Ｐｄ）などの他の
白金族元素でもよい。さらに、実施の形態２と６では、
熱窒化法により粒状のチタンシリコンナイトライドの単
結晶からなるバリア層を形成したが、このバリア層は、
プラズマ窒化法またはＥＣＲ窒化法でも形成できる。
【０１５２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなく、特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１５３】
【発明の効果】この発明の１つの局面に従った導電層接
続構造においては、シリコンを含む第１の導電層と白金
族元素を含む第３の導電層との間に高融点金属とシリコ
ンと窒素とを含む第２の導電層が形成されるため、この
導電層が高温度に加熱されてもシリコンと白金族元素と
の相互拡散を防ぐことができる。
【０１５４】また、粒状の結晶を含む第２層の結晶粒界
が入り組んでいるため、結晶粒界を通って起こるシリコ
ンと白金との相互拡散がさらに起こりにくくなる。
【０１５５】また、第３の導電層と第５の導電層との間
に高融点金属と窒素とを含む第４の導電層が形成され
る。そのため、第４の導電層が第３の導電層中の白金と
第５の導電層中のアルミニウムとの相互拡散を防ぐこと
ができる。
【０１５６】また、この発明の導電層接続構造は、キャ
パシタを有する半導体装置に用いることができる。
【０１５７】また、第１の導電層中のシリコンとチタン
との密着性がよく、さらに第２の導電層中の高融点金属
とチタンとの密着性がよいため、第１の導電層と第２の
導電層との密着性がよくなる。
【０１５８】この発明の別の局面に従った導電層接続構
造においては、シリコンを含む第１の導電層と白金族元
素を含む第３の導電層との間に高融点金属とシリコンと
窒素とを含む第２の導電層が形成される。そのため、こ
の第２の導電層が高温度に加熱されてもシリコンと白金
族元素との相互拡散を防ぐことができる。したがって、
シリコンと白金とが反応せず、第３の導電層の表面に白
金シリサイドや二酸化ケイ素のような低誘電率の物質が
析出することがない。その結果、キャパシタの容量を低
下させることがない。
【０１５９】また、下部電極の表面に低誘電率の物質が
析出しないため、キャパシタの容量が小さくなることが
ない。
【０１６０】この発明のさらに別の局面に従った導電層
接続構造においては、白金族元素を含む第１の導電層と
アルミニウムを含む第３の導電層との間に高融点金属と
シリコンと窒素とを含む第２の導電層が形成される。そ
のため、この第２の導電層が高温度に加熱されても白金
族元素とアルミニウムとの相互拡散を防ぐことができ
る。
【０１６１】また、アルミニウムと白金族元素とが相互
拡散しないため、キャパシタの表面にアルミニウムが析
出することがない。そのため、キャパシタの上部電極と
アルミニウム配線層との密着性が低くなることがない。
【０１６２】また、プラグ層中のタングステン、チタン
またはこれらの窒化物は第２の導電層中の高融点金属と
第３の導電層中のアルミニウムの双方に対して密着性が
よい。そのため、第２の導電層と第３の導電層とを確実
に接続することができる。また、第３の導電層の下にチ
タンを含む層が位置する。そのため、チタンと密着性の
よいシリコンなどを含む第２の導電層と第３の導電層と
を電気的に接続することができる。
【０１６３】また、チタン層と窒化チタン層が第３の導
電層中のアルミニウムの拡散を防ぐことができる。
【０１６４】この発明のさらに別の局面に従った導電層
接続構造においては、シリコンを含む第１の導電層とア
ルミニウムを含む第３の導電層との間に高融点金属とシ
リコンと窒素とを含む第２の導電層が形成される。その
ため、この第２の導電層が高温度に加熱されてもシリコ
ンとアルミニウムとの相互拡散を防ぐことができる。
【０１６５】また、アルミニウムとシリコンの相互拡散
が起こらないため、アルミニウム配線層の表面にシリコ
ンが析出することがない。また、不純物領域の表面にア
ルミニウムが析出することがない。したがって、不純物
領域と第２の導電層が確実に接続され、かつ、アルミニ
ウム配線層と第２の導電層が確実に接続されることにな
る。
【０１６６】また、チタンは第１の導電層中のシリコン
と第２の導電層中のアルミニウムの双方に対して密着性
がよいため、第１の導電層と第２の導電層とを確実に接
続することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従った導電層接続
構造を示す断面図である。
【図２】 図１で示す導電層接続構造の製造方法の第１
工程を示す断面図である。
【図３】 図１で示す導電層接続構造の製造方法の第２
工程を示す断面図である。
【図４】 図１で示す導電層接続構造の製造方法の第３
工程を示す断面図である。
【図５】 図１で示す導電層接続構造の製造方法の第４
工程を示す断面図である。
【図６】 図１で示す導電層接続構造の製造方法の第５
工程を示す断面図である。
【図７】 図１で示す導電層接続構造の製造方法の第６
工程を示す断面図である。
【図８】 図１で示す導電層接続構造の製造方法の第７
工程を示す断面図である。
【図９】 図１で示す導電層接続構造の製造方法の第８
工程を示す断面図である。
【図１０】 この発明の実施の形態２に従った導電層接
続構造を示す断面図である。
【図１１】 図１０で示す導電層接続構造の製造方法の
第１工程を示す断面図である。
【図１２】 図１０で示す導電層接続構造の製造方法の
第２工程を示す断面図である。
【図１３】 第１の形態のチタンシリコンナイトライド
層を示す断面図である。
【図１４】 図１０で示す導電層接続構造の製造方法の
第３工程を示す断面図である。
【図１５】 第２の形態のチタンシリコンナイトライド
層を示す断面図である。
【図１６】 図１０で示す導電層接続構造の製造方法の
第４工程を示す断面図である。
【図１７】 図１０で示す導電層接続構造の製造方法の
第５工程を示す断面図である。
【図１８】 この発明の実施の形態３に従った導電層接
続構造を示す断面図である。
【図１９】 図１８で示す導電層接続構造の製造方法の
第１工程を示す断面図である。
【図２０】 図１８で示す導電層接続構造の製造方法の
第２工程を示す断面図である。
【図２１】 この発明の実施の形態４に従った導電層接
続構造を示す断面図である。
【図２２】 図２１で示す導電層接続構造の製造方法の
第１工程を示す断面図である。
【図２３】 図２１で示す導電層接続構造の製造方法の
第２工程を示す断面図である。
【図２４】 この発明の実施の形態５に従った導電層接
続構造を示す断面図である。
【図２５】 図２４で示す導電層接続構造の製造方法の
第１工程を示す断面図である。
【図２６】 図２４で示す導電層接続構造の製造方法の
第２工程を示す断面図である。
【図２７】 図２４で示す導電層接続構造の製造方法の
第３工程を示す断面図である。
【図２８】 図２４で示す導電層接続構造の製造方法の
第４工程を示す断面図である。
【図２９】 図２４で示す導電層接続構造の製造方法の
第５工程を示す断面図である。
【図３０】 この発明の実施の形態６に従った導電層接
続構造を示す断面図である。
【図３１】 図３０で示す導電層接続構造の製造方法の
第１工程を示す断面図である。
【図３２】 図３０で示す導電層接続構造の製造方法の
第２工程を示す断面図である。
【図３３】 従来のＤＲＡＭにおける導電層接続構造を
示す断面図である。
【図３４】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第１工程を示す断面図である。
【図３５】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第２工程を示す断面図である。
【図３６】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第３工程を示す断面図である。
【図３７】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第４工程を示す断面図である。
【図３８】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第５工程を示す断面図である。
【図３９】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第６工程を示す断面図である。
【図４０】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第７工程を示す断面図である。
【図４１】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第８工程を示す断面図である。
【図４２】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第９工程を示す断面図である。
【図４３】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第１０工程を示す断面図であ
る。
【図４４】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第１１工程を示す断面図であ
る。
【図４５】 図３３で示す従来のＤＲＡＭにおける導電
層接続構造の製造方法の第１２工程を示す断面図であ
る。
【図４６】 従来のＤＲＡＭにおける導電層接続構造に
おいて生ずる問題を説明するために示す断面図である。
【符号の説明】
１ シリコン基板、８ 不純物領域、９，２５ コンタ
クトホール、１１ プラグ、２０ シリコン酸化膜、２
１ スルーホール、１３，２２，１２２ 密着層、１４
ａ，１４ｂ，１９，２３，２８ａ，３９，１２８ａ，１
２８ｂ バリア層、１５ 下部電極層、１７ キャパシ
タ誘電体膜、１８ 上部電極、２４，２９ アルミニウ
ム配線層、２７ タングステンプラグ、３０ キャパシ
タ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 シリコンを含む第１の導電層と、 その第１の導電層の上に形成された、高融点金属とシリ
    コンと窒素とを含む第２の導電層と、 その第２の導電層の上に形成された、白金族元素を含む
    第３の導電層とを備えた、導電層接続構造。
  2. 【請求項２】 前記第２の導電層は、柱状の結晶または
    アモルファスを含む第１層と、粒状の結晶を含む第２層
    とを積層したものである、請求項１に記載の導電層接続
    構造。
  3. 【請求項３】 前記第３の導電層の上に形成された、高
    融点金属と窒素とを含む第４の導電層と、 その第４の導電層の上に形成された、アルミニウムを含
    む第５の導電層とをさらに備えた、請求項１に記載の導
    電層接続構造。
  4. 【請求項４】 前記高融点金属はチタン、タングステ
    ン、タンタル、コバルトおよびモリブデンからなる群よ
    り選ばれた少なくとも１種である、請求項１〜３のいず
    れか１項に記載の導電層接続構造。
  5. 【請求項５】 前記第１の導電層は、半導体基板に形成
    された不純物領域に接続されており、前記第３の導電層
    はキャパシタの下部電極である、請求項１〜４のいずれ
    か１項に記載の導電層接続構造。
  6. 【請求項６】 前記第１の導電層と前記第２の導電層と
    の間にチタンを含む層が形成されている、請求項１〜５
    のいずれか１項に記載の導電層接続構造。
  7. 【請求項７】 半導体基板の主表面に形成された不純物
    領域と、 その不純物領域に接続するように形成された、シリコン
    を含む第１の導電層と、 その第１の導電層の上に形成された、高融点金属とシリ
    コンと窒素とを含む第２の導電層と、 その第２の導電層の上に形成された、白金族元素を含む
    第３の導電層と、 その第３の導電層の上に形成された誘電体層と、 その誘電体層の上に形成された、白金族元素を含む第４
    の導電層とを備えた、導電層接続構造。
  8. 【請求項８】 前記半導体基板の上に形成され、前記不
    純物領域の表面に達する孔を有する絶縁層をさらに備
    え、前記第１の導電層は、前記孔に充填されている、請
    求項７に記載の導電層接続構造。
  9. 【請求項９】 前記第３の導電層はキャパシタの下部電
    極であり、前記第４の導電層はキャパシタの上部電極で
    ある、請求項７または８に記載の導電層接続構造。
  10. 【請求項１０】 白金族元素を含む第１の導電層と、 その第１の導電層の上に形成された、高融点金属とシリ
    コンと窒素とを含む第２の導電層と、 その第２の導電層の上に形成された、アルミニウムを含
    む第３の導電層とを備えた、導電層接続構造。
  11. 【請求項１１】 前記高融点金属は、チタン、タングス
    テン、タンタル、コバルトおよびモリブデンからなる群
    より選ばれた少なくとも１種である、請求項１０に記載
    の導電層接続構造。
  12. 【請求項１２】 前記第１の導電層は、キャパシタの上
    部電極であり、前記第３の導電層は、アルミニウム配線
    層である、請求項１０または１１に記載の導電層接続構
    造。
  13. 【請求項１３】 白金族元素を含む第１の導電層と、 その第１の導電層の上に形成された、高融点金属とシリ
    コンと窒素とを含む第２の導電層と、 その第２の導電層の上に形成され、かつ前記第２の導電
    層の表面を露出させる孔を有する絶縁層と、 前記孔を通じて電気的に接続するように前記第２の導電
    層の上に形成された、アルミニウムを含む第３の導電層
    とを備えた、導電層接続構造。
  14. 【請求項１４】 前記孔に充填して形成されたタングス
    テン、チタンおよびこれらの窒化物からなる群より選ば
    れた少なくとも１種からなるプラグ層をさらに備え、前
    記第２の導電層と前記第３の導電層とは前記プラグ層を
    介して電気的に接続されている、請求項１３に記載の導
    電層接続構造。
  15. 【請求項１５】 前記第２の導電層と前記第３の導電層
    との間にはチタンを含む層が形成されている、請求項１
    ３または１４に記載の導電層接続構造。
  16. 【請求項１６】 前記チタンを含む層は、チタン層と窒
    化チタン層からなる、請求項１５に記載の導電層接続構
    造。
  17. 【請求項１７】 白金族元素を含む第１の導電層と、 その第１の導電層の上に形成され、かつ前記第１の導電
    層の表面を露出させる孔を有する絶縁層と、 前記孔を通じて電気的に接続するように前記第１の導電
    層の上に形成された、高融点金属とシリコンと窒素とを
    含む第２の導電層と、 その第２の導電層の上に形成された、アルミニウムを含
    む第３の導電層とを備えた、導電層接続構造。
  18. 【請求項１８】 前記第２の導電層と前記第３の導電層
    との間には、チタンを含む層が形成されている、請求項
    １７に記載の導電層接続構造。
  19. 【請求項１９】 前記チタンを含む層は、チタン層と窒
    化チタン層からなる、請求項１８に記載の導電層接続構
    造。
  20. 【請求項２０】 シリコンを含む第１の導電層と、 その第１の導電層の上に形成された、高融点金属とシリ
    コンと窒素とを含む第２の導電層と、 その第２の導電層の上に形成された、アルミニウムを含
    む第３の導電層とを備えた、導電層接続構造。
  21. 【請求項２１】 前記第２の導電層は、柱状の結晶また
    はアモルファスを含む第１層と、粒状の結晶を含む第２
    層とを積層したものである、請求項２０に記載の導電層
    接続構造。
  22. 【請求項２２】 前記高融点金属は、チタン、タングス
    テン、タンタル、コバルトおよびモリブデンからなる群
    より選ばれた少なくとも１種である、請求項２０または
    ２１に記載の導電層接続構造。
  23. 【請求項２３】 前記第１の導電層は、半導体基板に形
    成された不純物領域であり、前記第３の導電層は、アル
    ミニウム配線層である、請求項２０〜２２のいずれか１
    項に記載の導電層接続構造。
  24. 【請求項２４】 前記第１の導電層と前記第２の導電層
    との間にチタンを含む層が形成されている、請求項２０
    〜２３のいずれか１項に記載の導電層接続構造。
  25. 【請求項２５】 シリコンを含む第１の導電層を形成す
    る工程と、 高融点金属とシリコンと窒素とを含む第２の導電層を前
    記第１の導電層の上に形成する工程と、 白金族元素を含む第３の導電層を前記第２の導電層の上
    に形成する工程とを備えた、導電層接続構造の製造方
    法。
  26. 【請求項２６】 前記第２の導電層を形成する工程は、
    リアクティブスパッタ法により第１層を形成する工程
    と、熱窒化法、プラズマ窒化法またはＥＣＲ窒化法によ
    り第２層を形成する工程とを含む、請求項２５に記載の
    導電層接続構造の製造方法。
  27. 【請求項２７】 白金族元素を含む第１の導電層を形成
    する工程と、 高融点金属とシリコンと窒素とを含む第２の導電層を前
    記第１の導電層の上に形成する工程と、 前記第２の導電層の上に絶縁層を形成する工程と、 前記第２の導電層の表面に達する孔を前記絶縁層に形成
    する工程と、 前記孔を通じて前記第２の導電層と電気的に接続され、
    アルミニウムを含む第３の導電層を前記第２の導電層の
    上に形成する工程とを備えた、導電層接続構造の製造方
    法。
  28. 【請求項２８】 白金族元素を含む第１の導電層を形成
    する工程と、 その第１の導電層の上に絶縁層を形成する工程と、 前記第１の導電層の表面に達する孔を前記絶縁層に形成
    する工程と、 前記孔を通じて前記第１の導電層と電気的に接続され、
    高融点金属とシリコンと窒素とを含む第２の導電層を前
    記第１の導電層の上に形成する工程と、 前記第２の導電層の上にアルミニウムを含む第３の導電
    層を形成する工程とを備えた、導電層接続構造の製造方
    法。
  29. 【請求項２９】 シリコンを含む第１の導電層を形成す
    る工程と、 その第１の導電層の上に絶縁層を形成する工程と、 前記第１の導電層の表面に達する孔を前記絶縁層に形成
    する工程と、 前記孔を通じて前記第１の導電層と電気的に接続され、
    高融点金属とシリコンと窒素とを含む第２の導電層を前
    記第１の導電層の上に形成する工程と、 アルミニウムを含む第３の導電層を前記第２の導電層の
    上に形成する工程とを備えた、導電層接続構造の製造方
    法。
  30. 【請求項３０】 前記第２の導電層を形成する工程は、
    リアクティブスパッタ法により第１層を形成する工程
    と、熱窒化法、プラズマ窒化法またはＥＣＲ窒化法によ
    り第２層を形成する工程とを含む、請求項２９に記載の
    導電層接続構造の製造方法。
JP8235378A 1996-09-05 1996-09-05 導電層接続構造およびその製造方法 Withdrawn JPH1079481A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8235378A JPH1079481A (ja) 1996-09-05 1996-09-05 導電層接続構造およびその製造方法
US08/804,530 US6278150B1 (en) 1996-09-05 1997-02-21 Conductive layer connecting structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8235378A JPH1079481A (ja) 1996-09-05 1996-09-05 導電層接続構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1079481A true JPH1079481A (ja) 1998-03-24

Family

ID=16985201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8235378A Withdrawn JPH1079481A (ja) 1996-09-05 1996-09-05 導電層接続構造およびその製造方法

Country Status (2)

Country Link
US (1) US6278150B1 (ja)
JP (1) JPH1079481A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713736A1 (fr) * 1993-12-07 1995-06-16 Grohe Armaturen Friedrich Soupape à fermeture automatique, dont la soupape principale est commandée par une soupape auxiliaire avec fermeture retardée.
US6162649A (en) * 1998-12-22 2000-12-19 Hyundai Electronics Industries Co., Ltd. Method of manufacturing ferroelectric memory device
WO2001024236A1 (en) * 1999-09-27 2001-04-05 Infineon Technologies North America Corp. Semiconductor structures having a capacitor and manufacturing methods
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6479856B1 (en) 1999-06-01 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Electrode and a capacitor and DRAM containing the same
US6512256B1 (en) 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6534375B2 (en) 2000-08-21 2003-03-18 Hitachi, Ltd. Method of forming a capacitor in a semiconductor integrated circuit device using a metal silicon nitride layer to protect an underlying metal silicide layer from oxidation during subsequent processing steps
US6723612B2 (en) 2001-08-31 2004-04-20 Renesas Technology Corproation Semiconductor integrated circuit device and method of manufacturing the same
KR100492903B1 (ko) * 2002-11-13 2005-06-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
JP2006270116A (ja) * 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP4746234B2 (ja) * 1999-10-15 2011-08-10 エーエスエム インターナショナル エヌ．ヴェー． 感受性表面上にナノラミネート薄膜を堆積するための方法
CN103235305A (zh) * 2013-03-29 2013-08-07 中国人民解放军国防科学技术大学 星载超高分辨率滑动聚束sar成像方法
JP2015088738A (ja) * 2013-09-27 2015-05-07 豊田合成株式会社 半導体装置およびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0893832A3 (en) * 1997-07-24 1999-11-03 Matsushita Electronics Corporation Semiconductor device including a capacitor device and method for fabricating the same
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP2001110810A (ja) * 1999-10-06 2001-04-20 Fujitsu Ltd 半導体装置及びその製造方法
US6475855B1 (en) * 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
KR20030025494A (ko) * 2001-09-21 2003-03-29 삼성전자주식회사 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
DE10207130B4 (de) * 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6946735B2 (en) * 2002-11-29 2005-09-20 Infineon Ag Side-wall barrier structure and method of fabrication
JP2005252069A (ja) * 2004-03-05 2005-09-15 Tdk Corp 電子デバイス及びその製造方法
US7407882B1 (en) 2004-08-27 2008-08-05 Spansion Llc Semiconductor component having a contact structure and method of manufacture
JP4525947B2 (ja) * 2005-04-27 2010-08-18 株式会社村田製作所 薄膜キャパシタの製造方法
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US20080137262A1 (en) * 2006-12-12 2008-06-12 Texas Instruments Inc. Methods and systems for capacitors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137367A (ja) 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61142739A (ja) 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
JPS61183942A (ja) 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPS6477121A (en) 1987-09-18 1989-03-23 Fujitsu Ltd Formation of wiring of semiconductor device
JPH0738068A (ja) 1993-06-28 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc Halbleiterstrukturen
JP3520144B2 (ja) * 1995-10-26 2004-04-19 株式会社ルネサステクノロジ 半導体記憶装置およびその製造方法
US5757612A (en) * 1996-04-23 1998-05-26 International Business Machines Corporation Structure and fabrication method for non-planar memory elements
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713736A1 (fr) * 1993-12-07 1995-06-16 Grohe Armaturen Friedrich Soupape à fermeture automatique, dont la soupape principale est commandée par une soupape auxiliaire avec fermeture retardée.
US6512256B1 (en) 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6162649A (en) * 1998-12-22 2000-12-19 Hyundai Electronics Industries Co., Ltd. Method of manufacturing ferroelectric memory device
US6479856B1 (en) 1999-06-01 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Electrode and a capacitor and DRAM containing the same
WO2001024236A1 (en) * 1999-09-27 2001-04-05 Infineon Technologies North America Corp. Semiconductor structures having a capacitor and manufacturing methods
JP4746234B2 (ja) * 1999-10-15 2011-08-10 エーエスエム インターナショナル エヌ．ヴェー． 感受性表面上にナノラミネート薄膜を堆積するための方法
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6534375B2 (en) 2000-08-21 2003-03-18 Hitachi, Ltd. Method of forming a capacitor in a semiconductor integrated circuit device using a metal silicon nitride layer to protect an underlying metal silicide layer from oxidation during subsequent processing steps
US6720603B2 (en) 2000-08-21 2004-04-13 Hitachi, Ltd. Capacitor structure and a semiconductor device with a first metal layer, a second metal silicide layer formed over the first metal layer and a second metal layer formed over the second metal silicide layer
JP2006270116A (ja) * 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6724034B2 (en) 2001-08-31 2004-04-20 Renesas Technology Corporation Semiconductor integrated circuit device and manufacturing method which avoids oxidation of silicon plug during thermal treatment of capacitor insulating film
US6723612B2 (en) 2001-08-31 2004-04-20 Renesas Technology Corproation Semiconductor integrated circuit device and method of manufacturing the same
KR100492903B1 (ko) * 2002-11-13 2005-06-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
CN103235305A (zh) * 2013-03-29 2013-08-07 中国人民解放军国防科学技术大学 星载超高分辨率滑动聚束sar成像方法
JP2015088738A (ja) * 2013-09-27 2015-05-07 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6278150B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JPH1079481A (ja) 導電層接続構造およびその製造方法
JP3319869B2 (ja) 半導体記憶装置およびその製造方法
US6690052B2 (en) Semiconductor device having a capacitor with a multi-layer dielectric
US6259125B1 (en) Scalable high dielectric constant capacitor
JPH09266289A (ja) 半導体記憶装置およびその製造方法
JPH10223863A (ja) 集積回路コンデンサ
US7888231B2 (en) Method for fabricating a three-dimensional capacitor
JP2003188281A (ja) 半導体装置及びその製造方法
US5396094A (en) Semiconductor memory device with a capacitor having a protection layer
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
US6727174B1 (en) Method for fabricating a dual-diameter electrical conductor
JP2982855B2 (ja) 半導体装置とその製造方法
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
JPH0774325A (ja) 半導体記憶装置およびその製造方法
US6686265B2 (en) Method of producing a capacitor electrode with a barrier structure
JP3396144B2 (ja) 半導体記憶装置およびその製造方法
JPH02219264A (ja) Ｄｒａｍセルおよびその製造方法
US6501113B2 (en) Semiconductor device with capacitor using high dielectric constant film or ferroelectric film
JPH1093043A (ja) キャパシタを有する半導体装置
JP3683675B2 (ja) キャパシタを有する半導体装置
US6465300B2 (en) Method for forming a lower electrode for use in a semiconductor device
JP2001053246A (ja) 半導体装置及びその製造方法
JPH10294441A (ja) 半導体記憶装置
JPH11103029A (ja) 容量素子、それを用いた半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051228