JPS61183942A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61183942A
JPS61183942A JP2301885A JP2301885A JPS61183942A JP S61183942 A JPS61183942 A JP S61183942A JP 2301885 A JP2301885 A JP 2301885A JP 2301885 A JP2301885 A JP 2301885A JP S61183942 A JPS61183942 A JP S61183942A
Authority
JP
Japan
Prior art keywords
layer
tin
substrate
nitride
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2301885A
Other languages
English (en)
Inventor
Ichiro Fujita
藤田　一朗
Hideyuki Yagimura
柳村　秀行
Kazuo Tsunoda
一夫 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2301885A priority Critical patent/JPS61183942A/ja
Publication of JPS61183942A publication Critical patent/JPS61183942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板上に設けたコンタクト窓にアルミ
ニウム配線層との安定した接合を形成する方法に関する
。
大量の情報を高速に処理する情報処理装置の発達と共に
、この主要な構成部品であるＩＣ，ＬＳＩなどの半導体
素子は単位素子の小形化による大容量化が行われている
。
すなわち半導体領域自体が小形化しているに留まらず、
半導体領域相互間或いは電極間などを結ぶ配線層の最小
パターン幅も２μｍ程度にまで縮小されてきている。
また小形化のためには立体配線を必要とし、配線層と絶
縁層を交互に形成し、絶縁層にコンタクト窓を設けて配
線パターン相互間を回路接続する方法がとられている。
ここで配線層の構成材料としては大部分の場合、アルミ
ニウム（＾ｌ）が用いられ写真食刻技術（ホトリソグラ
フィ）により微細パターンが形成されているが、コンタ
クト窓が狭い以外にＡＩとシリコン（Ｓｔ）とは熱処理
により容易に固溶体を形成するなどの現象が起こり、安
定した接合を作ることが困難となっている。
〔従来の技術〕
第２図は従来より行われているＳｉ層１とＡ１配線層２
との接合状態を示す断面図である。
すなわち半導体ＩＣはＳｉ基板上に熱処理などにより二
酸化硅素（ＳｉＯｚ　）よりなる絶８ｉ層３を形成し、
この所定位置を写真食刻技術により窓開けを行った後、
この窓開は部を通してイオン注入或いは不純物イオンの
拡散を行って半導体基板上に選択的に半導体領域４を形
成する。
次にこの窓開は部を絶縁層３で被覆した後、必要位置の
絶縁層３にコンタクト窓５を開け、この絶縁層の上にモ
リブデン（Ｍｏ）　、タングステン（Ｗ）、タンタル（
Ｔａ）などの金属層６を高周波スパツクなどの方法によ
り形成する。
そしてかかる基板を熱処理することによって半導体領域
４のＳｉと金属層６を反応せしめてモリブデンシリサイ
ド（ＭｏＳｉｚ）Ｉタングステンシリサイド（ＷＳｉｚ
　）、タンタルシリサイド（ＴａＳｉ　２　）などのシ
リサイド７を形成する。
次にこの上に真空蒸着法などによりＡＩ配線層２を形成
し、写真食刻法によりホトエツチングしてＡＩ配線パタ
ーンを形成している。
ここでコンタクト窓５の上に直接にＡＩ配線層２を設け
ない理由はＳｉ原子は高温では容易にＡＩ中に拡散して
固溶体を作り易い性質があるが、常温にまで温度が降下
する際に固溶限を越えた分がアルミニウムシリサイドを
形成して析出が起こる。
然し、この場合にアルミニウムシリサイドが高抵抗体で
あるために導通を妨げ、またＡＩの構成比の多いシリサ
イドは正孔電導型（Ｐ形）半導体であるためにオーミン
クな接合を形成することができない場合があるからであ
る。
そのためコンタクト窓５には比抵抗の低いＭｏ＋Ｗ、Ｔ
ａなどのシリサイド７を介在させている。
然しなから、このようにＡＩ配線層２との接合をとるの
にシリサイド反応を用いる場合は、熱処理温度が低いと
シリサイド化が進まず、一方高すぎると表面からの酸化
が進むために安定でまた再現性のあるシリサイドを得る
ことが難しいと云う問題がある。
〔発明が解決しようとする問題点〕
以上記したようにＳｉ被処理基板の絶縁層に設けたコン
タクト窓を通じてＳｉ半導体領域とＡｔ配ｖＡ層との接
合を作る場合に、低抵抗のシリサイド層を介在させこと
は信頬性保持の点から必要であるが、安定で且つ再現性
のある方法が実用化されていないことが問題である。
ｃ問題点を解決するための手段〕 上記の問題はコンタクト窓を有する絶縁層が形成されて
なるシリコン基板上に金属層と窒化チタン層とを順に形
成し、該基板を加熱して該基板と該金属層との接合部分
に金属シリサイド層の形成を行い、その後、前記窒化チ
タン層上にアルミニウムが含まれてなる層を形成するこ
とを特徴とする半導体装置の製造方法により解決するこ
とができる。
〔作用〕
本発明は窒化チタン（ＴｉＮ）が熱的に安定であってＴ
ｉとＳｉとのシリサイド化反応に際して酸化防禦壁とし
て働くこと、またＡＩと容易に拡散して極めて電導度の
よいものが得られ、そのまま電流通路として使用できる
などの性質に着目してなされたものである。
なお、本発明の金属層としてはチタンシリサイド（Ｔｉ
Ｓｉ　ｚ　）が他のシリサイドと比較して下表に示すよ
うに比抵抗が低いことからＴｉが最もよい。
表 〔実施例〕 第１図は本発明に係る接合方法を説明する断面図で、同
図（Ａ）はＴｉＳｉ２を形成する前の状態、また同図（
Ｂ）はＡＩ配線パターンを形成した後の状態を示してい
る。
すなわちシリコン層１に半導体領域４が形成されており
、半導体領域を含んでＳ４層１の上に形成しである絶縁
層３を選択エツチングしてコンタクト窓５が設けられて
いる。
本実施例ではこの上にチタン層８を、またこの上に窒化
チタン層（ＴｉＮ）　　９をそれぞれ１０００人程度０
厚さに連続して形成する。
ここでＴｉ層８は高周波スパッタなどの方法により、ま
たＴｉＮ層９はスパッタリング装置を用い、対極にＴｉ
金属を用い、雰囲気としてアルゴン（Ａｒ）と窒素（Ｎ
２）との混合ガスでＮ２の比率を３０〜５０％とし、気
圧を約１Ｏ−２ｔｏｒｒに保ってスパッタすることより
得ることができる。
このようにして第１図（Ａ）に示すようにコンタクト窓
５に接して二層膜が形成されるが、かかる基板を約６０
０℃で１０分程度の熱処理を行うとコンタクト窓５にお
いてＴｉ層８は半導体領域４を構成するＳｉと反応して
ＴｉＳｉ２層１０が形成される。
この場合ＴｉＮ層９は熱的に安定な化合物であるから酸
化の防禦壁として作用し、Ｔｉ層８が酸化されることは
ない。
次に熱処理によって汚染され、また部分的に酸化したＴ
ｉＮ層９をスパッタエッチして表面層を除いた後、この
上にＡＩを約１μｍの厚さに蒸着してＡ１ｒｋ！、線層
を形成し、これに従来と同様にフォトリソグラフィによ
るレジストのパターンニングを行い、四塩化炭素（ＣＣ
Ｉ　ｚ　）などの塩素系のガスでドライエツチングを行
うことにより、同図（Ｂ）に示すようなＡＩ配線パター
ン１１を得ることができる。
なおＴｉＮ層９はこの後引き続いて行われる化学気相成
長（略称ＣＶＤ）法を用いる燐硅酸ガラス（略称ＰＳＧ
）よりなる絶縁層の形成などの多層化処理工程を通じで
加熱され、ＡＩの拡散が進行して低抵抗化される。
以上の説明において配線層をＡＩとしたがＡＩに銅（Ｃ
ｕ）やシリコン（Ｓｉ）が含まれる場合がある。
〔発明の効果〕
以上記したようにＴｉＮ層を防禦層としてＴｉＳｉ２等
を形成する本発明の実施により、安定で且つ再現性のあ
る接合層を形成することができる。
なお、シリサイドを形成する場合にＴｉ等の代わりにジ
ルコン（Ｚｒ）やハフニウム（Ｈｆ）のような金属を用
いても同様な結果を得ることができる。
【図面の簡単な説明】
第１図（Ａ）、　　（Ｂ）は本発明に係る接合法を説明
する断面図、 第２図は従来の接合を説明する断面図、である。 図において、 １はシリコン層、　　　　　２はＡＩ配線層、３は絶縁
層、　　　　　　　４は半導体領域、５はコンタクト窓
、　　　　７はシリサイド、８はＴｉ層、　　　　　　
　　９はＴｉＮ層、１０はＴｉＳｉ２層　　　　　　　
１１はＡＩ配線パターン、である。 邦１凹 第　２　図

Claims (1)

    【特許請求の範囲】
  1. 　コンタクト窓を有する絶縁層が形成されてなるシリコ
    ン基板上に金属層と窒化チタン層とを順に形成し、該基
    板を加熱して該基板と該金属層との接合部分に金属シリ
    サイド層の形成を行い、その後、前記窒化チタン層上に
    アルミニウムが含まれてなる層を形成することを特徴と
    する半導体装置の製造方法。
JP2301885A 1985-02-08 1985-02-08 半導体装置の製造方法 Pending JPS61183942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2301885A JPS61183942A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2301885A JPS61183942A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61183942A true JPS61183942A (ja) 1986-08-16

Family

ID=12098746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2301885A Pending JPS61183942A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61183942A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188223A (ja) * 1986-01-16 1987-08-17 Sony Corp 半導体化合物の製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH01187815A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 半導体装置の製造方法
JPH0245959A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法
JPH0245960A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置
JPH0245958A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法
US4916084A (en) * 1987-07-13 1990-04-10 Kabushiki Kaisha Toshiba Method for manufacturing MOS semiconductor devices
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5312772A (en) * 1988-08-06 1994-05-17 Seiko Epson Corporation Method of manufacturing interconnect metallization comprising metal nitride and silicide
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
JPH07130683A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置
JPH07230998A (ja) * 1994-02-15 1995-08-29 Nec Corp 配線形成方法
GB2290166A (en) * 1994-06-10 1995-12-13 Samsung Electronics Co Ltd Wiring structure and method of manufacture
US5534463A (en) * 1992-01-23 1996-07-09 Samsung Electronics Co., Ltd. Method for forming a wiring layer
US5569961A (en) * 1992-12-30 1996-10-29 Samsung Electronics Co., Ltd. Semiconductor device having a multi-layer metallization structure
US5814556A (en) * 1995-08-18 1998-09-29 Samsung Electronics Co., Ltd. Method of filling a contact hole in a semiconductor substrate with a metal
US6278150B1 (en) 1996-09-05 2001-08-21 Mitsubishi Denki Kabushiki Kaisha Conductive layer connecting structure and method of manufacturing the same
KR100447784B1 (ko) * 1996-11-21 2004-11-12 주식회사 하이닉스반도체 반도체소자의제조방법
DE4342047B4 (de) * 1992-12-10 2004-12-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
KR100477833B1 (ko) * 1997-12-27 2005-06-21 주식회사 하이닉스반도체 반도체소자의장벽금속막형성방법
DE4329260B4 (de) * 1992-10-05 2007-01-25 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
CN104916533A (zh) * 2014-03-11 2015-09-16 北大方正集团有限公司 一种半导体器件电极及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365088A (en) * 1976-11-22 1978-06-10 Nec Corp Semiconductor device
JPS5748249A (en) * 1980-09-08 1982-03-19 Nec Corp Semiconductor device
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365088A (en) * 1976-11-22 1978-06-10 Nec Corp Semiconductor device
JPS5748249A (en) * 1980-09-08 1982-03-19 Nec Corp Semiconductor device
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188223A (ja) * 1986-01-16 1987-08-17 Sony Corp 半導体化合物の製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
US4916084A (en) * 1987-07-13 1990-04-10 Kabushiki Kaisha Toshiba Method for manufacturing MOS semiconductor devices
JPH01187815A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 半導体装置の製造方法
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US5312772A (en) * 1988-08-06 1994-05-17 Seiko Epson Corporation Method of manufacturing interconnect metallization comprising metal nitride and silicide
JPH0245959A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法
JPH0245960A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置
JPH0245958A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5869902A (en) * 1990-09-19 1999-02-09 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method thereof
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5534463A (en) * 1992-01-23 1996-07-09 Samsung Electronics Co., Ltd. Method for forming a wiring layer
US5589713A (en) * 1992-01-23 1996-12-31 Samsung Electronics Co., Ltd. Semiconductor device having an improved wiring layer
DE4329260B9 (de) * 1992-10-05 2007-05-24 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE4329260B4 (de) * 1992-10-05 2007-01-25 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE4342047B4 (de) * 1992-12-10 2004-12-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
US5851917A (en) * 1992-12-30 1998-12-22 Samsung Electronics Co., Ltd. Method for manufacturing a multi-layer wiring structure of a semiconductor device
US5569961A (en) * 1992-12-30 1996-10-29 Samsung Electronics Co., Ltd. Semiconductor device having a multi-layer metallization structure
JPH07130683A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置
JPH07230998A (ja) * 1994-02-15 1995-08-29 Nec Corp 配線形成方法
GB2290166B (en) * 1994-06-10 1998-09-09 Samsung Electronics Co Ltd Manufacturing method for a wiring structure of a semiconductor device
US5998870A (en) * 1994-06-10 1999-12-07 Samsung Electronics Co., Ltd. Wiring structure of semiconductor device and method for manufacturing the same
GB2290166A (en) * 1994-06-10 1995-12-13 Samsung Electronics Co Ltd Wiring structure and method of manufacture
US5814556A (en) * 1995-08-18 1998-09-29 Samsung Electronics Co., Ltd. Method of filling a contact hole in a semiconductor substrate with a metal
US6278150B1 (en) 1996-09-05 2001-08-21 Mitsubishi Denki Kabushiki Kaisha Conductive layer connecting structure and method of manufacturing the same
KR100447784B1 (ko) * 1996-11-21 2004-11-12 주식회사 하이닉스반도체 반도체소자의제조방법
KR100477833B1 (ko) * 1997-12-27 2005-06-21 주식회사 하이닉스반도체 반도체소자의장벽금속막형성방법
CN104916533A (zh) * 2014-03-11 2015-09-16 北大方正集团有限公司 一种半导体器件电极及其制造方法

Similar Documents

Publication Publication Date Title
JPS61183942A (ja) 半導体装置の製造方法
EP0055161B1 (en) Multilayer metal silicide interconnections for integrated circuits
JP2700103B2 (ja) 改良された集積回路構造および改良された集積回路構造を形成する方法
EP0354717A2 (en) Semi-conductor device and method of manufacturing such a device
US4488166A (en) Multilayer metal silicide interconnections for integrated circuits
JP2600593B2 (ja) 半導体装置およびその製造方法
JPS59175726A (ja) 半導体装置の製造方法
JP2930102B2 (ja) 半導体装置用配線構造及びその製造方法
JPH0329321A (ja) 半導体集積回路デバイスのコンタクトメタライゼーション
JP3127585B2 (ja) メタルプラグの形成方法
JPS61242039A (ja) 半導体装置
JPH02260535A (ja) 半導体装置の製造方法
JPH04196122A (ja) 半導体装置の製造方法
JP3178867B2 (ja) 半導体素子の製造方法
JPH01291450A (ja) 半導体装置
JPH02186634A (ja) 集積回路装置の製造方法
JPS61245552A (ja) 半導体装置の製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JPS6154650A (ja) 半導体装置の製造方法
JPH01270333A (ja) 半導体装置の製造方法
JPS63147346A (ja) 半導体集積回路装置
JPH041497B2 (ja)
JPS62235775A (ja) 半導体装置およびその製造方法
JPH1055982A (ja) 半導体装置における接続部構造およびその形成方法
JPH0513364A (ja) 半導体素子の製造方法