JPH1055982A - 半導体装置における接続部構造およびその形成方法 - Google Patents
半導体装置における接続部構造およびその形成方法Info
- Publication number
- JPH1055982A JPH1055982A JP21129596A JP21129596A JPH1055982A JP H1055982 A JPH1055982 A JP H1055982A JP 21129596 A JP21129596 A JP 21129596A JP 21129596 A JP21129596 A JP 21129596A JP H1055982 A JPH1055982 A JP H1055982A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- conductive layer
- film
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高温の熱履歴を受けた場合に接続部における
コンタクト抵抗の上昇を防止できる半導体装置における
接続部構造およびその形成方法を提供する。 【解決手段】 第１導電層１１の表面上には層間絶縁膜
１２が形成されている。層間絶縁層１２の所定の領域に
は、第１導電層１１の表面を露出するコンタクトホール
１３が形成されている。コンタクトホール１３内に露出
する第１導電層１１の表面上には、高融点金属シリサイ
ド層１４が形成されている。高融点金属シリサイド膜１
４上には窒化チタンのような高融点金属窒化物からなる
反応防止層１５が形成されている。反応防止層１５の表
面上にはタングステンシリサイドからなる第２導電層１
６が形成されている。
コンタクト抵抗の上昇を防止できる半導体装置における
接続部構造およびその形成方法を提供する。 【解決手段】 第１導電層１１の表面上には層間絶縁膜
１２が形成されている。層間絶縁層１２の所定の領域に
は、第１導電層１１の表面を露出するコンタクトホール
１３が形成されている。コンタクトホール１３内に露出
する第１導電層１１の表面上には、高融点金属シリサイ
ド層１４が形成されている。高融点金属シリサイド膜１
４上には窒化チタンのような高融点金属窒化物からなる
反応防止層１５が形成されている。反応防止層１５の表
面上にはタングステンシリサイドからなる第２導電層１
６が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におけ
る接続部構造およびその形成方法に関する。
る接続部構造およびその形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置において、例えば、埋
め込みコンタクト部では、第１導電層としてのポリシリ
コン膜の表面上に層間絶縁層を形成し、この層間絶縁膜
にコントタクトホールを形成してポリシリコン膜の表面
の一部を露出させる。この後、ポリシリコン膜の表面
に、接触抵抗の低減を目的として、チタンシリサイド
（ＴｉＳｉ2）層を形成する。次いで、このチタンシリ
サイド層の表面を含む層間絶縁膜の上に第２導電層とし
てタングステンシリサイド（ＷＳｉ2）膜を形成する。
これにより、コンタクトホール内において、ポリシリコ
ン膜／チタンシリサイド層／タングステンシリサイド膜
の三層構造からなる接続部構造が形成される。
め込みコンタクト部では、第１導電層としてのポリシリ
コン膜の表面上に層間絶縁層を形成し、この層間絶縁膜
にコントタクトホールを形成してポリシリコン膜の表面
の一部を露出させる。この後、ポリシリコン膜の表面
に、接触抵抗の低減を目的として、チタンシリサイド
（ＴｉＳｉ2）層を形成する。次いで、このチタンシリ
サイド層の表面を含む層間絶縁膜の上に第２導電層とし
てタングステンシリサイド（ＷＳｉ2）膜を形成する。
これにより、コンタクトホール内において、ポリシリコ
ン膜／チタンシリサイド層／タングステンシリサイド膜
の三層構造からなる接続部構造が形成される。
【０００３】
【発明が解決しようとする課題】上述のような従来の接
続部構造は、高温の熱履歴を受けた場合に、チタンシリ
サイド層およびタングステンシリサイド層の間の界面で
反応が起こり、TixWySi2のようなチタン、タングステン
およびシリコンを含有する化合物が形成される。このよ
うな化合物が形成されるとこの界面の接触抵抗が増加す
る。従って、例えば、上述の接続部構造を有するデバイ
スに対して、ＢＰＳＧリフローのような８５０℃以上の
アニール処理を施した場合に、この接続部におけるコン
タクト抵抗が上昇する不都合を生じる。
続部構造は、高温の熱履歴を受けた場合に、チタンシリ
サイド層およびタングステンシリサイド層の間の界面で
反応が起こり、TixWySi2のようなチタン、タングステン
およびシリコンを含有する化合物が形成される。このよ
うな化合物が形成されるとこの界面の接触抵抗が増加す
る。従って、例えば、上述の接続部構造を有するデバイ
スに対して、ＢＰＳＧリフローのような８５０℃以上の
アニール処理を施した場合に、この接続部におけるコン
タクト抵抗が上昇する不都合を生じる。
【０００４】本発明は、かかる点に鑑みてなされたもの
であり、高温の熱履歴を受けた場合に接続部におけるコ
ンタクト抵抗の上昇を防止することができる半導体装置
における接続部構造およびその形成方法を提供する。
であり、高温の熱履歴を受けた場合に接続部におけるコ
ンタクト抵抗の上昇を防止することができる半導体装置
における接続部構造およびその形成方法を提供する。
【０００５】
【課題を解決するための手段】本発明は、第１に、第１
導電層、前記第１導電層上に形成された高融点金属シリ
サイド層、前記高融点金属シリサイド層上に形成された
反応防止層、および、前記反応防止層上に形成されたタ
ングステンを含有する第２導電層を具備することを特徴
とする半導体装置における接続部構造を提供する。
導電層、前記第１導電層上に形成された高融点金属シリ
サイド層、前記高融点金属シリサイド層上に形成された
反応防止層、および、前記反応防止層上に形成されたタ
ングステンを含有する第２導電層を具備することを特徴
とする半導体装置における接続部構造を提供する。
【０００６】本発明は、第２に、シリコンで構成された
第１導電層上に形成された層間絶縁膜および前記層間絶
縁膜に設けられたコンタクトホール内に露出する前記第
１導電層の表面上に高融点金属層を形成する工程、前記
高融点金属層上に高融点金属窒化物層を形成する工程、
前記第１導電層、前記高融点金属層および前記高融点金
属窒化物に対して熱処理を施すことにより、前記シリコ
ンおよび前記高融点金属層の間の反応によって前記高融
点金属層をシリサイド化して前記第１導電層上に高融点
金属シリサイド層を形成する工程、ＮＨ4ＯＨおよびＨ2
Ｏ2を用いたウエットエッチングにより、前記高融点金
属シリサイド層上に高融点金属窒化物からなる薄膜を残
して、未反応の前記高融点金属層および前記高融点金属
窒化物層を除去する工程、前記薄膜および前記層間絶縁
膜上にタングステンを含有する第２導電層を形成する工
程、および、前記第１導電層、前記層間絶縁膜、前記高
融点金属シリサイド層、前記薄膜層および前記第２導電
層が、高融点金属シリサイドおよびタングステンの間で
反応が起こり得る温度以上の熱履歴を受けるような熱処
理を施す工程を具備することを特徴とする半導体装置に
おける接続部構造の形成方法を提供する。
第１導電層上に形成された層間絶縁膜および前記層間絶
縁膜に設けられたコンタクトホール内に露出する前記第
１導電層の表面上に高融点金属層を形成する工程、前記
高融点金属層上に高融点金属窒化物層を形成する工程、
前記第１導電層、前記高融点金属層および前記高融点金
属窒化物に対して熱処理を施すことにより、前記シリコ
ンおよび前記高融点金属層の間の反応によって前記高融
点金属層をシリサイド化して前記第１導電層上に高融点
金属シリサイド層を形成する工程、ＮＨ4ＯＨおよびＨ2
Ｏ2を用いたウエットエッチングにより、前記高融点金
属シリサイド層上に高融点金属窒化物からなる薄膜を残
して、未反応の前記高融点金属層および前記高融点金属
窒化物層を除去する工程、前記薄膜および前記層間絶縁
膜上にタングステンを含有する第２導電層を形成する工
程、および、前記第１導電層、前記層間絶縁膜、前記高
融点金属シリサイド層、前記薄膜層および前記第２導電
層が、高融点金属シリサイドおよびタングステンの間で
反応が起こり得る温度以上の熱履歴を受けるような熱処
理を施す工程を具備することを特徴とする半導体装置に
おける接続部構造の形成方法を提供する。
【０００７】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。図１は、本発明の半導体装置における
接続部構造の一実施形態を示す断面図である。図１中１
１は例えばポリシリコン膜で構成された第１導電層であ
る。この第１導電層１１の表面上には、例えば、熱酸化
膜またはプラズマ酸化膜からなる層間絶縁膜１２が形成
されている。この層間絶縁層１２の所定の領域には、第
１導電層１１の表面を露出するコンタクトホール１３が
形成されている。
詳細に説明する。図１は、本発明の半導体装置における
接続部構造の一実施形態を示す断面図である。図１中１
１は例えばポリシリコン膜で構成された第１導電層であ
る。この第１導電層１１の表面上には、例えば、熱酸化
膜またはプラズマ酸化膜からなる層間絶縁膜１２が形成
されている。この層間絶縁層１２の所定の領域には、第
１導電層１１の表面を露出するコンタクトホール１３が
形成されている。
【０００８】コンタクトホール１３内に露出する第１導
電層１１の表面上には、高融点金属シリサイド層１４が
形成されている。この高融点金属シリサイド層１４は、
例えば、チタンシリサイド（ＴｉＳｉ2）、タンタルシ
リサイド（ＴａＳｉ2）、コバルトシリサイド（ＣｏＳ
ｉ2）またはモリブデンシリサイド（ＭｏＳｉ2）であり
得る。
電層１１の表面上には、高融点金属シリサイド層１４が
形成されている。この高融点金属シリサイド層１４は、
例えば、チタンシリサイド（ＴｉＳｉ2）、タンタルシ
リサイド（ＴａＳｉ2）、コバルトシリサイド（ＣｏＳ
ｉ2）またはモリブデンシリサイド（ＭｏＳｉ2）であり
得る。
【０００９】この実施形態では、高融点金属シリサイド
層１４は、５００オングストローム（Å）のチタンシリ
サイドである。
層１４は、５００オングストローム（Å）のチタンシリ
サイドである。
【００１０】この高融点金属シリサイド膜１４上には、
例えば、窒化チタンのような高融点金属窒化物からなる
反応防止層１５が形成されている。反応防止層１５の表
面上には、タングステンを含有する第２導電層１６が形
成されている。第２導電層１６は、例えば、タングステ
ンまたはタングステンシリサイド（ＷＳｉ2）である。
第２導電層１６の形成は例えば化学蒸着（ＣＶＤ）法に
より行われる。この実施形態では、第２導電層１６は、
膜厚６００Åのタングステンシリサイド層である。
例えば、窒化チタンのような高融点金属窒化物からなる
反応防止層１５が形成されている。反応防止層１５の表
面上には、タングステンを含有する第２導電層１６が形
成されている。第２導電層１６は、例えば、タングステ
ンまたはタングステンシリサイド（ＷＳｉ2）である。
第２導電層１６の形成は例えば化学蒸着（ＣＶＤ）法に
より行われる。この実施形態では、第２導電層１６は、
膜厚６００Åのタングステンシリサイド層である。
【００１１】以上のような構成からなる半導体装置の接
続部構造では、高融点金属シリサイド層１４の表面上
に、反応防止層１５を介してタングステンを含有する第
２配線層１６が設けられている。これにより、この接続
部構造に対して高融点金属シリサイドおよびタングステ
ンの間で反応が起こり得る温度以上の高温の熱履歴が付
与された場合に、高融点金属シリサイドとタングステン
との反応は反応防止層１５で阻止される。このため、タ
ングステン、シリコンおよび高融点金属をベースとした
化合物の生成が防止され、接続部構造のコンタクト抵抗
が高くなるのを防止できる。
続部構造では、高融点金属シリサイド層１４の表面上
に、反応防止層１５を介してタングステンを含有する第
２配線層１６が設けられている。これにより、この接続
部構造に対して高融点金属シリサイドおよびタングステ
ンの間で反応が起こり得る温度以上の高温の熱履歴が付
与された場合に、高融点金属シリサイドとタングステン
との反応は反応防止層１５で阻止される。このため、タ
ングステン、シリコンおよび高融点金属をベースとした
化合物の生成が防止され、接続部構造のコンタクト抵抗
が高くなるのを防止できる。
【００１２】この高融点金属シリサイドおよびタングス
テンの間で反応が起こり得る温度は、具体的には、８０
０℃である。
テンの間で反応が起こり得る温度は、具体的には、８０
０℃である。
【００１３】以下、本発明の半導体装置の接続部構造の
形成方法の一実施形態について説明する。
形成方法の一実施形態について説明する。
【００１４】図２（Ａ）〜（Ｄ）および図３（Ａ）〜
（Ｃ）は、本発明の半導体装置における接続部構造の形
成方法の一実施形態の各工程を示す断面図である。図２
（Ａ）に示すように、ポリシリコン膜で構成された第１
導電層２１の表面上に、熱酸化膜またはプラズマ酸化膜
からなる層間絶縁膜２２を形成する。次いで、この層間
絶縁膜２２の所定の領域に第１導電層２１の表面を露出
するコンタクトホール２３を形成する。
（Ｃ）は、本発明の半導体装置における接続部構造の形
成方法の一実施形態の各工程を示す断面図である。図２
（Ａ）に示すように、ポリシリコン膜で構成された第１
導電層２１の表面上に、熱酸化膜またはプラズマ酸化膜
からなる層間絶縁膜２２を形成する。次いで、この層間
絶縁膜２２の所定の領域に第１導電層２１の表面を露出
するコンタクトホール２３を形成する。
【００１５】このコンタクトホール２３内に露出する第
１導電層２１の表面を含む層間絶縁膜２２上に、図２
（Ｂ）に示すように、例えば、膜厚５００Åのチタン膜
２４を、２００℃でのスパッタリングにより形成する。
次に、チタン膜２４上に、窒化チタン膜２５を、例え
ば、膜厚７００Åで、２００℃、窒素雰囲気下での反応
性スパッタリングにより形成する。
１導電層２１の表面を含む層間絶縁膜２２上に、図２
（Ｂ）に示すように、例えば、膜厚５００Åのチタン膜
２４を、２００℃でのスパッタリングにより形成する。
次に、チタン膜２４上に、窒化チタン膜２５を、例え
ば、膜厚７００Åで、２００℃、窒素雰囲気下での反応
性スパッタリングにより形成する。
【００１６】この後、第１アニール処理を、窒素雰囲気
下で、例えば、７００℃、３０秒間行う。これにより、
第１導電層２１のシリコンとチタン膜２４の間でシリサ
イド反応が起こり、図２（Ｃ）に示すように、コンタク
トホール１３内の第１導電層２１上にチタンシリサイド
膜２６が形成される。この第１アニール処理では、第１
導電層２１および窒化チタン膜２５の間にあるチタン膜
２４は実質的に全部チタンシリサイド膜２６に置換され
る。このチタンシリサイド膜２６は、高抵抗なＣ４９相
で構成されている。
下で、例えば、７００℃、３０秒間行う。これにより、
第１導電層２１のシリコンとチタン膜２４の間でシリサ
イド反応が起こり、図２（Ｃ）に示すように、コンタク
トホール１３内の第１導電層２１上にチタンシリサイド
膜２６が形成される。この第１アニール処理では、第１
導電層２１および窒化チタン膜２５の間にあるチタン膜
２４は実質的に全部チタンシリサイド膜２６に置換され
る。このチタンシリサイド膜２６は、高抵抗なＣ４９相
で構成されている。
【００１７】次いで、ＮＨ4ＯＨおよびＨ2Ｏ2を用いた
ウエットエッチングを、例えば４０分間行う。これによ
り、図２（Ｄ）に示すように、層間絶縁膜２２上の未反
応のチタン膜２４および窒化チタン膜２５が除去され
る。また、これと同時に、チタンシリサイド膜２６上に
ついては、窒化チタン膜２５を構成する窒化チタンの一
部がチタンシリサイド膜２６上に残されて、反応防止層
２７が形成される。このように窒化チタン膜２６の一部
がチタンシリサイド膜２６に残されるのは、第１アニー
ル工程でチタンシリサイド膜２６上の窒化チタンの界面
状態が選択的に変化するからである。
ウエットエッチングを、例えば４０分間行う。これによ
り、図２（Ｄ）に示すように、層間絶縁膜２２上の未反
応のチタン膜２４および窒化チタン膜２５が除去され
る。また、これと同時に、チタンシリサイド膜２６上に
ついては、窒化チタン膜２５を構成する窒化チタンの一
部がチタンシリサイド膜２６上に残されて、反応防止層
２７が形成される。このように窒化チタン膜２６の一部
がチタンシリサイド膜２６に残されるのは、第１アニー
ル工程でチタンシリサイド膜２６上の窒化チタンの界面
状態が選択的に変化するからである。
【００１８】この後、図３（Ａ）に示すように、Ｃ４９
層のチタンシリサイド膜２６を低抵抗のＣ５４に相転移
させるために、第２アニール処理を行う。この第２アニ
ール処理は、例えば、ＮＨ3雰囲気下における８５０℃
で３０秒間行われる。
層のチタンシリサイド膜２６を低抵抗のＣ５４に相転移
させるために、第２アニール処理を行う。この第２アニ
ール処理は、例えば、ＮＨ3雰囲気下における８５０℃
で３０秒間行われる。
【００１９】次に、反応防止層２７の表面を含む層間絶
縁膜２２上に、図３（Ｂ）に示すように、タングステン
シリサイドからなる第２配線層２８を形成する。この第
２配線層２８の形成は、例えば、ソースガスとしてＷＦ
6およびＳｉＨ4を用いたＣＶＤにより行う。この第２配
線層２８の膜厚は、例えば、６００Åである。以上の工
程により、本発明の半導体装置における接続部構造２０
が形成される。
縁膜２２上に、図３（Ｂ）に示すように、タングステン
シリサイドからなる第２配線層２８を形成する。この第
２配線層２８の形成は、例えば、ソースガスとしてＷＦ
6およびＳｉＨ4を用いたＣＶＤにより行う。この第２配
線層２８の膜厚は、例えば、６００Åである。以上の工
程により、本発明の半導体装置における接続部構造２０
が形成される。
【００２０】この後、この接続部構造２０に対しては、
チタンシリサイドとタングステンシリサイドとの間で反
応が起こり得る温度以上の高温の熱履歴を受けるような
熱処理処理が施される。例えば、図３（Ｃ）に示すよう
に、７８０℃、９０分の熱ＣＶＤによりシリコン酸化膜
２９を形成した後に、シリコン酸化膜２９の上にＣＶＤ
によりパシベーション層としてＢＰＳＧ膜３０を形成
し、ＢＰＳＧ膜２０に対して、例えば、８５０℃、３０
分でリフロー処理が施される。
チタンシリサイドとタングステンシリサイドとの間で反
応が起こり得る温度以上の高温の熱履歴を受けるような
熱処理処理が施される。例えば、図３（Ｃ）に示すよう
に、７８０℃、９０分の熱ＣＶＤによりシリコン酸化膜
２９を形成した後に、シリコン酸化膜２９の上にＣＶＤ
によりパシベーション層としてＢＰＳＧ膜３０を形成
し、ＢＰＳＧ膜２０に対して、例えば、８５０℃、３０
分でリフロー処理が施される。
【００２１】以上説明した本発明の半導体装置における
接続部構造の形成方法では、ポリシリコン膜で構成され
た第１導電層２１の表面上に、チタン膜２４および窒化
チタン膜２５を積層した後、第１アニール処理を行い、
第１導電層２１およびチタン膜２４の間のシリサイド反
応により、チタンシリサイド膜２６が形成する。次い
で、 ＮＨ4ＯＨおよびＨ2Ｏ2を用いたウエットエッチン
グを行い、チタンシリサイド膜２６上に窒化チタン膜２
５を構成する窒化チタンの一部を残して反応防止層２７
を形成すると共に、未反応のチタン膜２４および窒化チ
タン膜２５を除去する。従って、特別なレジストマスク
を窒化チタン膜２５上に形成しなくとも、チタンシリサ
イド膜２６上に選択的に窒化チタンを残して、窒化チタ
ンの薄膜からなる反応防止層２７を容易に形成すること
ができる。
接続部構造の形成方法では、ポリシリコン膜で構成され
た第１導電層２１の表面上に、チタン膜２４および窒化
チタン膜２５を積層した後、第１アニール処理を行い、
第１導電層２１およびチタン膜２４の間のシリサイド反
応により、チタンシリサイド膜２６が形成する。次い
で、 ＮＨ4ＯＨおよびＨ2Ｏ2を用いたウエットエッチン
グを行い、チタンシリサイド膜２６上に窒化チタン膜２
５を構成する窒化チタンの一部を残して反応防止層２７
を形成すると共に、未反応のチタン膜２４および窒化チ
タン膜２５を除去する。従って、特別なレジストマスク
を窒化チタン膜２５上に形成しなくとも、チタンシリサ
イド膜２６上に選択的に窒化チタンを残して、窒化チタ
ンの薄膜からなる反応防止層２７を容易に形成すること
ができる。
【００２２】
【実施例】以下、本発明の半導体装置における接続部構
造の効果を確認するために行った試験結果について説明
する。
造の効果を確認するために行った試験結果について説明
する。
【００２３】まず、シリコン基板上に、膜厚５００Åの
チタン膜を、２００℃でのスパッタリングにより形成し
た。次に、チタン膜上に窒化チタン膜２５を膜厚７００
Åで、２００℃、窒素雰囲気下での反応性スパッタリン
グにより形成した。
チタン膜を、２００℃でのスパッタリングにより形成し
た。次に、チタン膜上に窒化チタン膜２５を膜厚７００
Åで、２００℃、窒素雰囲気下での反応性スパッタリン
グにより形成した。
【００２４】この後、窒素雰囲気下で、７００℃、３０
秒間の第１アニール処理を行った。次いで、ＮＨ4ＯＨ
およびＨ2Ｏ2を用いて４０分間ウエットエッチングを行
った。この後、ＮＨ３雰囲気下における８５０℃で３０
秒間の第２アニール処理を行った。次に、ソースガスと
してＷＦ6およびＳｉＨ4を用いたＣＶＤにより、タング
ステンシリサイド膜を形成した。この結果、シリコン基
板、チタンシリサイド膜、反応防止層、タングステンシ
リサイド膜が順次積層された実施例に係る試料を試作し
た。
秒間の第１アニール処理を行った。次いで、ＮＨ4ＯＨ
およびＨ2Ｏ2を用いて４０分間ウエットエッチングを行
った。この後、ＮＨ３雰囲気下における８５０℃で３０
秒間の第２アニール処理を行った。次に、ソースガスと
してＷＦ6およびＳｉＨ4を用いたＣＶＤにより、タング
ステンシリサイド膜を形成した。この結果、シリコン基
板、チタンシリサイド膜、反応防止層、タングステンシ
リサイド膜が順次積層された実施例に係る試料を試作し
た。
【００２５】次に、この実施例に係る試料に対して、以
下の各種アニール処理を行った。各アニール処理には別
々の試料を用いた。
下の各種アニール処理を行った。各アニール処理には別
々の試料を用いた。
【００２６】（１）７８０℃、９０分 （２）８５０℃、３０分 （３）９００℃、３０分 上記（１）〜（３）のアニール処理前の実施例に係る試
料およびアニール処理後の実施例に係る試料のシート抵
抗を測定した。この結果を、図４の特性図に示す。
料およびアニール処理後の実施例に係る試料のシート抵
抗を測定した。この結果を、図４の特性図に示す。
【００２７】また、上記（１）〜（３）のアニール処理
前の実施例に係る試料およびアニール処理後の実施例に
係る試料に対して薄膜ＸＲＤ回析を行った。この結果を
図５（Ａ）〜（Ｃ）に示す。
前の実施例に係る試料およびアニール処理後の実施例に
係る試料に対して薄膜ＸＲＤ回析を行った。この結果を
図５（Ａ）〜（Ｃ）に示す。
【００２８】比較例として、シリコン基板上にチタン膜
を形成し後、窒化チタン膜を形成せずに、上記実施例と
同様に、第１アニール処理、ウエットエッチング、第２
アニール処理およびタングステンシリサイドのデポを行
って、シリコン基板、チタンシリサイド膜、タングステ
ンシリサイド膜が順次積層された比較例の試料を得た。
を形成し後、窒化チタン膜を形成せずに、上記実施例と
同様に、第１アニール処理、ウエットエッチング、第２
アニール処理およびタングステンシリサイドのデポを行
って、シリコン基板、チタンシリサイド膜、タングステ
ンシリサイド膜が順次積層された比較例の試料を得た。
【００２９】次に、この比較例に係る試料に対して、上
記（１）〜（３）の各種アニール処理を行った。各アニ
ール処理には別々の試料を用いた。
記（１）〜（３）の各種アニール処理を行った。各アニ
ール処理には別々の試料を用いた。
【００３０】上記（１）〜（３）のアニール処理前の比
較例に係る試料およびアニール処理後の比較例に係る試
料のシート抵抗を測定した。この結果を、図４の特性図
に示す。
較例に係る試料およびアニール処理後の比較例に係る試
料のシート抵抗を測定した。この結果を、図４の特性図
に示す。
【００３１】また、上記（１）〜（３）のアニール処理
前の比較例に係る試料およびアニール処理後の比較例に
係る試料に対して薄膜ＸＲＤ回析を行った。この結果を
図６（Ａ）〜（Ｃ）に示す。
前の比較例に係る試料およびアニール処理後の比較例に
係る試料に対して薄膜ＸＲＤ回析を行った。この結果を
図６（Ａ）〜（Ｃ）に示す。
【００３２】ウエットエッチ後の実施例に係る試料の表
面を観察すると窒化チタン薄膜が確認された。窒化チタ
ン薄膜の存在は、図５（Ａ）に示すウエットエッチ後の
薄膜ＸＲＤ回析の結果からも確認された。この窒化チタ
ン薄膜が反応防止層として機能するまた、図４から明ら
かなように、実施例に係る試料は、（１）〜（３）のア
ニール処理が付された後、すなわち、高温の熱履歴を受
けた後であっても、シート抵抗はアニール処理前とほと
んど変わらなかった。これに対して、比較例に係る試料
は、（１）〜（３）のアニール処理が付された後は、シ
ート抵抗がアニール処理前よりも高くなった。また、比
較例の試料が受ける温度が高いほどシート抵抗の値が大
きかった。この結果から、上記説明した反応防止層２７
がある本発明の実施形態に係る接続部構造２０では、高
温の熱履歴を受けた場合にコンタクト抵抗が高くなるこ
とが抑制されることが確認された。
面を観察すると窒化チタン薄膜が確認された。窒化チタ
ン薄膜の存在は、図５（Ａ）に示すウエットエッチ後の
薄膜ＸＲＤ回析の結果からも確認された。この窒化チタ
ン薄膜が反応防止層として機能するまた、図４から明ら
かなように、実施例に係る試料は、（１）〜（３）のア
ニール処理が付された後、すなわち、高温の熱履歴を受
けた後であっても、シート抵抗はアニール処理前とほと
んど変わらなかった。これに対して、比較例に係る試料
は、（１）〜（３）のアニール処理が付された後は、シ
ート抵抗がアニール処理前よりも高くなった。また、比
較例の試料が受ける温度が高いほどシート抵抗の値が大
きかった。この結果から、上記説明した反応防止層２７
がある本発明の実施形態に係る接続部構造２０では、高
温の熱履歴を受けた場合にコンタクト抵抗が高くなるこ
とが抑制されることが確認された。
【００３３】また、図５および図６を比較すると、比較
例に係る試料では、図６（Ｂ）および（Ｃ）からわかる
ように、アニール処理後にＴｉ0.6Ｗ0.1Ｓｉ2が生成し
ていることが確認された。これに対して、実施例に係る
試料では、図６（Ｂ）および（Ｃ）からわかるように、
アニール処理後でもＴｉ0.6Ｗ0.1Ｓｉ2の生成は認めら
れなかった。この結果から、本発明の実施形態に係る接
続部構造２０では、高温の熱履歴を受けた場合に、反応
防止層２７が、チタンシリサイド膜２６およびタングス
テンシリサイドからなる第２導電層２８の間での反応を
阻止し、Ｔｉ0. 6Ｗ0.1Ｓｉ2の生成を防止し、本発明の
実施形態に係る接続部構造２０のコンタクト抵抗が高く
なるのを抑制できることが確認された。
例に係る試料では、図６（Ｂ）および（Ｃ）からわかる
ように、アニール処理後にＴｉ0.6Ｗ0.1Ｓｉ2が生成し
ていることが確認された。これに対して、実施例に係る
試料では、図６（Ｂ）および（Ｃ）からわかるように、
アニール処理後でもＴｉ0.6Ｗ0.1Ｓｉ2の生成は認めら
れなかった。この結果から、本発明の実施形態に係る接
続部構造２０では、高温の熱履歴を受けた場合に、反応
防止層２７が、チタンシリサイド膜２６およびタングス
テンシリサイドからなる第２導電層２８の間での反応を
阻止し、Ｔｉ0. 6Ｗ0.1Ｓｉ2の生成を防止し、本発明の
実施形態に係る接続部構造２０のコンタクト抵抗が高く
なるのを抑制できることが確認された。
【００３４】
【発明の効果】以上説明したように、本発明の半導体装
置における接続部構造は、高融点金属シリサイド層およ
びタングステンを含む第２配線層の間に反応防止層が設
けられている。当該接続部構造が、高融点金属シリサイ
ドおよびタングステンの間で反応が起こり得る温度以上
の高温の熱履歴を受けるような熱処理を受けた場合
に、、高融点金属シリサイドおよび第２配線層の間で反
応が起こることが両者の間に設けられた反応防止層によ
り阻止される。この結果、高融点金属シリサイドおよび
タングステンの反応生成物により、接続部構造のコンタ
クト抵抗が高くなることを抑制することができる。
置における接続部構造は、高融点金属シリサイド層およ
びタングステンを含む第２配線層の間に反応防止層が設
けられている。当該接続部構造が、高融点金属シリサイ
ドおよびタングステンの間で反応が起こり得る温度以上
の高温の熱履歴を受けるような熱処理を受けた場合
に、、高融点金属シリサイドおよび第２配線層の間で反
応が起こることが両者の間に設けられた反応防止層によ
り阻止される。この結果、高融点金属シリサイドおよび
タングステンの反応生成物により、接続部構造のコンタ
クト抵抗が高くなることを抑制することができる。
【００３５】また、本発明の半導体装置における接続部
構造の形成方法は、シリコンで構成された第１導電層の
表面上に高融点金属層および高融点金属窒化物層を積層
した後、第１アニール処理を行い、第１導電層および高
融点金属層の間のシリサイド反応により、高融点金属シ
リサイド層を形成し、次いで、 ＮＨ4ＯＨおよびＨ2Ｏ2
を用いたウエットエッチングを行い、高融点金属シリサ
イド層上に高融点金属窒化物層を構成する高融点金金属
窒化物を残して薄膜を形成すると共に、未反応の高融点
金属層および高融点金属窒化物層をを除去する。これに
より、特別なレジストマスクを高融点金属窒化物層上に
形成しなくとも、高融点金属シリサイド層上に選択的に
高融点金属窒化物を残して、反応防止層としての高融点
金属窒化物の薄膜を容易に形成することができる。
構造の形成方法は、シリコンで構成された第１導電層の
表面上に高融点金属層および高融点金属窒化物層を積層
した後、第１アニール処理を行い、第１導電層および高
融点金属層の間のシリサイド反応により、高融点金属シ
リサイド層を形成し、次いで、 ＮＨ4ＯＨおよびＨ2Ｏ2
を用いたウエットエッチングを行い、高融点金属シリサ
イド層上に高融点金属窒化物層を構成する高融点金金属
窒化物を残して薄膜を形成すると共に、未反応の高融点
金属層および高融点金属窒化物層をを除去する。これに
より、特別なレジストマスクを高融点金属窒化物層上に
形成しなくとも、高融点金属シリサイド層上に選択的に
高融点金属窒化物を残して、反応防止層としての高融点
金属窒化物の薄膜を容易に形成することができる。
【図１】本発明の半導体装置における接続部構造の一実
施形態を示す断面図。
施形態を示す断面図。
【図２】（Ａ）〜（Ｄ）は、本発明の半導体装置におけ
る接続部構造の形成方法の一実施形態の各工程を示す断
面図。
る接続部構造の形成方法の一実施形態の各工程を示す断
面図。
【図３】（Ａ）〜（Ｃ）は、本発明の半導体装置におけ
る接続部構造の形成方法の一実施形態の各工程を示す断
面図。
る接続部構造の形成方法の一実施形態の各工程を示す断
面図。
【図４】アニール処理と試料のシート抵抗との関係を示
す特性図。
す特性図。
【図５】（Ａ）は、アニール処理前の実施例に係る試料
に対する薄膜ＸＲＤ回析像を示す図、（Ｂ）および
（Ｃ）は、アニール処理後の実施例に係る試料に対する
薄膜ＸＲＤ回析像を示す図。
に対する薄膜ＸＲＤ回析像を示す図、（Ｂ）および
（Ｃ）は、アニール処理後の実施例に係る試料に対する
薄膜ＸＲＤ回析像を示す図。
【図６】（Ａ）は、アニール処理前の比較例に係る試料
に対する薄膜ＸＲＤ回析像を示す図、（Ｂ）および
（Ｃ）は、アニール処理後の比較例に係る試料に対する
薄膜ＸＲＤ回析像を示す図。
に対する薄膜ＸＲＤ回析像を示す図、（Ｂ）および
（Ｃ）は、アニール処理後の比較例に係る試料に対する
薄膜ＸＲＤ回析像を示す図。
１１，２１…第１導電層、１２，２２…層間絶縁膜、１
３，２３…コンタクトホール、１４…高融点金属シリサ
イド層、１５，２７…反応防止層、１６，２８…第２導
電層、２０…接続部構造、２４…チタン膜、２５…窒化
チタン膜、２６…チタンシリサイド膜、２９…シリコン
酸化膜、３０…ＢＰＳＧ膜。
３，２３…コンタクトホール、１４…高融点金属シリサ
イド層、１５，２７…反応防止層、１６，２８…第２導
電層、２０…接続部構造、２４…チタン膜、２５…窒化
チタン膜、２６…チタンシリサイド膜、２９…シリコン
酸化膜、３０…ＢＰＳＧ膜。
Claims (8)
- 【請求項１】 第１導電層、前記第１導電層上に形成さ
れた高融点金属シリサイド層、前記高融点金属シリサイ
ド層上に形成された反応防止層、および、前記反応防止
層上に形成されたタングステンを含有する第２導電層を
具備することを特徴とする半導体装置における接続部構
造。 - 【請求項２】 反応防止層が高融点金属窒化物からなる
請求項１記載の半導体装置における接続部構造。 - 【請求項３】 高融点金属シリサイド層が、チタンシリ
サイド、タンタルシリサイド、コバルトシリサイドおよ
びモリブデンシリサイドからなる群から選択される１つ
である請求項１または２記載の半導体装置における接続
部構造。 - 【請求項４】 第２導電層がタングステンまたはタング
ステンシリサイドである請求項１ないし３のいずれか一
つに記載の半導体装置における接続部構造。 - 【請求項５】 シリコンで構成された第１導電層上に形
成された層間絶縁膜および前記層間絶縁膜に設けられた
コンタクトホール内に露出する前記第１導電層の表面上
に高融点金属層を形成する工程、 前記高融点金属層上に高融点金属窒化物層を形成する工
程、 前記第１導電層、前記高融点金属層および前記高融点金
属窒化物に対して熱処理を施すことにより、前記シリコ
ンおよび前記高融点金属層の間の反応によって前記高融
点金属層をシリサイド化して前記第１導電層上に高融点
金属シリサイド層を形成する工程、 ＮＨ4ＯＨおよびＨ2Ｏ2を用いたウエットエッチングに
より、前記高融点金属シリサイド層上に高融点金属窒化
物からなる薄膜を残して、未反応の前記高融点金属層お
よび前記高融点金属窒化物層を除去する工程、 前記薄膜および前記層間絶縁膜上にタングステンを含有
する第２導電層を形成する工程、および、 前記第１導電層、前記層間絶縁膜、前記高融点金属シリ
サイド層、前記薄膜層および前記第２導電層が、高融点
金属シリサイドおよびタングステンの間で反応が起こり
得る温度以上の熱履歴を受けるような熱処理を施す工程
を具備することを特徴とする半導体装置における接続部
構造の形成方法。 - 【請求項６】 高融点金属層がチタン、タンタル、コバ
ルトおよびモリブデンからなる群から選択される１つで
ある請求項５記載の半導体装置における接続部構造の形
成方法。 - 【請求項７】 高融点金属窒化層が、窒化チタン、窒化
コバルトおよび窒化モリブデンからなる群から選択され
る１つである請求項５または６記載の半導体装置におけ
る接続部構造の形成方法。 - 【請求項８】 前記第２導電層がタングステンまたはタ
ングステンシリサイドである請求項５ないし７のいずれ
か１つに記載の半導体装置における接続部構造の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21129596A JPH1055982A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置における接続部構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21129596A JPH1055982A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置における接続部構造およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1055982A true JPH1055982A (ja) | 1998-02-24 |
Family
ID=16603578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21129596A Pending JPH1055982A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置における接続部構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1055982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657301B2 (en) | 2001-07-04 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same |
-
1996
- 1996-08-09 JP JP21129596A patent/JPH1055982A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657301B2 (en) | 2001-07-04 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103610A (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| US5913145A (en) | Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures | |
| US6136705A (en) | Self-aligned dual thickness cobalt silicide layer formation process | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US10043708B2 (en) | Structure and method for capping cobalt contacts | |
| JPH0529254A (ja) | 配線形成方法 | |
| JPS61183942A (ja) | 半導体装置の製造方法 | |
| US6930029B2 (en) | Method of passivating an oxide surface subjected to a conductive material anneal | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| JPH1055982A (ja) | 半導体装置における接続部構造およびその形成方法 | |
| JP2972687B2 (ja) | 半導体装置の製造方法 | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JP3295108B2 (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| JPH041497B2 (ja) |