JP3127585B2 - メタルプラグの形成方法 - Google Patents

メタルプラグの形成方法

Info

Publication number
JP3127585B2
JP3127585B2 JP04191114A JP19111492A JP3127585B2 JP 3127585 B2 JP3127585 B2 JP 3127585B2 JP 04191114 A JP04191114 A JP 04191114A JP 19111492 A JP19111492 A JP 19111492A JP 3127585 B2 JP3127585 B2 JP 3127585B2
Authority
JP
Japan
Prior art keywords
layer
metal plug
gas
metal
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04191114A
Other languages
English (en)
Other versions
JPH0637037A (ja
Inventor
博士 山本
弘範 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04191114A priority Critical patent/JP3127585B2/ja
Publication of JPH0637037A publication Critical patent/JPH0637037A/ja
Application granted granted Critical
Publication of JP3127585B2 publication Critical patent/JP3127585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はメタルプラグの形成方法
に係わる。
【0002】
【従来の技術】半導体集積回路等の製造工程において、
例えばAl配線とSi層との接続を行う場合に、Ti系
の多層膜やシリサイド膜等のバリアメタルを間に介在さ
せて、シンターによるAlのSi層への侵入を防止し、
接合部を破壊するアロイスパイクを抑制し、コンタクト
不良やアロイスパイク不良の発生を抑制している。
【0003】このような接続部即ちメタルプラグの一例
の略線的拡大断面図を図4に示す。図4において1はS
i等の下地層を示し、この上にCVD(化学的気相成
長)法等によってSiO2 等の絶縁層2が形成され、所
定の接続位置に開孔3いわゆるコンタクトホールがフォ
トリソグラフィ等の適用により形成される。そしてこの
開孔3内を含んで全面的に、例えば枚葉式マルチチャン
バースパッタ装置等においてTi等の高融点金属層4、
更にTiON等のオキシナイトライド層5を連続的に被
着してバリアメタルを構成し、この上にAl等より成る
配線層6を形成してメタルプラグが構成される。
【0004】このような多層膜構成のバリアメタルを形
成する場合には、高融点金属層によって充分なコンタク
トをとると共に、オキシナイトライド層によって例えば
配線層のアロイスパイク抑制等のバリア効果が得られ
る。
【0005】一方近年半導体装置の高密度高集積度化が
進み、コンタクトホールの微細化に伴ってアスペクト比
の高いコンタクトホールが形成されており、スパッタ等
によって一様な厚さをもって高融点金属層及びオキシナ
イトライド層を被着することができず、開孔3の底面の
角部11において極めて薄くなってしまい、特に浅い接
合部においてアロイスパイクが発生する場合がある。こ
のため、バリアメタル層を充分厚く形成しなければなら
ず、コンタクト抵抗低減化をはかり難いという不都合
がある。
【0006】
【発明が解決しようとする課題】本発明は、アスペクト
比の比較的高いコンタクトホールにおいても充分高いバ
リア性及びコンタクト抵抗をとることができるメタルプ
ラグの形成方法を提供する。
【0007】
【課題を解決するための手段】本発明の一例の製造工程
図を図1A〜Cに示す。
【0008】本発明は、コンタクト部にバリア性を有す
る高融点金属4を被着した後、窒素原子および酸素原子
を1分子中に有する化合物を含有する雰囲気ガス中で1
0秒以上120秒以下の熱処理を行い、その後配線層を
被着してメタルプラグを形成する
【0009】
【作用】上述したように、本発明メタルプラグの形成方
法によれば、高融点金属層4を被着した後、窒素原子お
よび酸素原子を1分子中に有する化合物を含有する雰囲
気ガス中で10秒以上120秒以下の熱処理を行うこと
によって、高融点金属層4の表面を窒化及び酸化してオ
キシナイトライド層5を形成するものであり、このよう
に形成する場合オキシナイトライド層5の厚さがほぼ均
一化され、開孔3の底面角部11においてもほぼ他部と
同程度の厚さとすることができるため、スパイクの生じ
にくいメタルプラグを形成することができる。
【0010】更に、窒素原子および酸素原子を1分子中
に有する化合物の濃度や熱処理時間、温度等を制御する
ことによって、このオキシナイトライド層5の厚さ、濃
度等を適切に制御することができるため、高いバリア性
を得ることができる。
【0011】
【実施例】以下本発明実施例の説明に先立って、本発明
と対比されるメタルプラグの製造方法を図面を参照して
詳細に説明する。この例においては、Al系の配線層
と、コンタクト部のSiとの間のアロイスパイク不良を
抑制するためのTi及びTiONによるバリアメタルを
形成する場合を示す。
【0012】先ず、図1Aに示すようにこの場合下層に
形成したSi等より成る下地層1の上にCVD法等によ
りSiO2 等の絶縁層2を形成し、所定のコンタクト部
にフォトリソグラフィ等の適用により、即ち例えばレジ
ストの塗布、パターン露光、現像した後RIE(反応性
イオンエッチング)等の異方性エッチングを施して開孔
3を形成する。
【0013】次に図1Bに示すように、この開孔3内を
埋込んで高融点金属層4をスパッタ等により被着する。
この高融点金属層4の材料としては、Ti、W、Mo、
Pt、Hf、Zr等の金属を用いることができるが、こ
の場合Ti膜を成膜する。
【0014】そしてこの状態でRTP(Rapid Thermal
Processor)装置により窒素ガス又は窒素ガスを含有する
ガス中で、この場合例えばNH3 (アンモニア)ガス中
で熱処理を行い、Tiより成る高融点金属層4を先ず窒
化し、続いて雰囲気ガスを酸素ガス又は酸素を含むガス
の例えば酸素ガスO2 に切り換えてTiN層を酸化し
て、オキシナイトライド層5を形成する。この場合熱処
理によって、高融点金属層4の表面では、図2Bにおい
て矢印で示すように一様に窒化及び酸化が進行し、オキ
シナイトライド層5の厚さは開孔3の周辺部の内側面部
及び底面部においてほぼ一様に形成され、アスペクト比
の高い開孔3を形成する場合においても、底面の角部1
1を含んで全面的に充分な厚さをもって形成され、また
浅い接合部においてもアロイスパイクに対するバリア性
を高めることができる。
【0015】また熱処理温度は500℃〜800℃程度
の例えば800℃、処理時間は10s〜120s程度の
例えば120sとして処理を行った。このように処理温
度を500℃以上とするのは充分な窒化及び酸化を行う
ためで、また800℃以下とするのは高融点金属層の耐
熱性によるものである。また処理時間を10s以上12
0s以下とするのは充分な窒化及び酸化を行うためで、
120s程度を越える処理を行っても格別な効果は得ら
れないため120s以下とするものである。
【0016】そしてこの後図2に示すように、Al等よ
り成る配線層6を開孔3内を埋込んでスパッタ法等によ
り被着する。そして更に図示しないが、配線層6上に層
間絶縁層が形成され、コンタクト抵抗を下げるために4
00℃前後の熱処理いわゆるシンターが行われる。従来
のメタルプラグ形成方法による場合は、このシンター処
理工程においてアロイスパイクが発生し易いが、本発明
による場合は上述したようにオキシナイトライド層5が
どの部分においても充分な厚さをもって形成されるた
め、バリア性を高めることができてアロイスパイクの発
生を格段に低減化することができる。
【0017】尚、このようにSi層上にオキシナイトラ
イド層を形成する場合に、例えばSi層上にTiN層を
直接被着して酸化によりTiON層を形成することもで
きるが、充分低いコンタクト抵抗を確実に得るために本
発明においては、上述の実施例の如くTi層等の高融点
金属層を設けた後、窒化及び酸化によりオキシナイトラ
イド層を形成するものである。更にこの場合、Si下地
層とAl配線層とのコンタクトを高めるためにSi層上
にTi層を形成し、この上に一旦TiN層或いはTiO
層を上述のRTP等により形成した後、本発明形成方法
によりTiON層を形成し、更にTi層を介してAl配
線層を被着形成することによって、より高いバリア性及
び低コンタクト抵抗を得ることができる。
【0018】このような方法による場合、窒素ガス及び
酸素ガスの濃度や熱処理時間、温度等を制御することに
よって、オキシナイトライド層5の厚さ、窒素及び酸素
の濃度等をそれぞれ適切に制御することができるため、
最適値を得るための自由度を高くすることができ、高い
バリア性を確実に得ることができるが、窒素ガスおよび
酸素ガスの量および濃度をそれぞれ別個に制御しなけれ
ばならず、工程数の増加、複雑化を招来する。
【0019】これに比し、本発明方法は、上述のNH 3
ガス中熱処理後に酸素ガス中熱処理を行う方法に代え
て、特に、窒素及び酸素を含むガス例えばNO2 ガス
、すなわち窒素原子および酸素原子を1分子中に有す
る化合物のガス中において、短時間の熱処理を行うもの
としたものであり、この場合、上述した方法と同様の効
果を得ることができるとともに、危険性が少なく、また
1回の処理によりオキシナイトライド層5を形成できる
ので、簡便で且つばらつきがなく安定に形成することが
できるという特有の効果を奏する
【0020】更にまた、上述の例においてはAl配線層
を形成する場合を示したが、その他Wより成る配線層を
CVD法等により埋込み形成する場合の、WSi(タン
グステンシリサイド)の反応のバリアとして高融点金属
層のオキシナイトライド層を形成する場合等、種々の材
料構成を採る場合に本発明を適用することができる。
【0021】
【発明の効果】上述したように本発明によれば、高いバ
リア性をもってメタルプラグを形成することができ、ま
たRTPによりオキシナイトライド層を形成することに
より低いコンタクト抵抗を得ることができる。特にアス
ペクト比の高いコンタクトホールにおいても充分高いバ
リア性及び低コンタクト抵抗を得ることができ、浅い接
合部におけるアロイスパイクの発生を抑制することがで
きる。
【0022】また窒素及び酸素の濃度をそれぞれ適切
に選定することができ、最適値を得るための自由度を高
くすることができ、高いバリア性を確実に得ることがで
きる。
【0023】また、例えばNO2 ガス等の酸素及び窒素
を含むガスを用いてオキシナイトライド層を形成する場
合には、危険性が少なくまた1回の処理により形成でき
るので、簡便で且つばらつきがなく安定に形成すること
ができる。
【図面の簡単な説明】
【図1】メタルプラグの形成方法の一例の製造工程図で
ある。
【図2】メタルプラグの一例の略線的拡大断面図であ
る。
【図3】従来のメタルプラグの一例の略線的拡大断面図
である。
【符号の説明】
1 下地層 2 絶縁層 3 開孔 4 高融点金属層 5 オキシナイトライド層 6 配線層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/3205 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 コンタクト部にバリア性を有する高融点
    金属を被着した後、窒素原子および酸素原子を1分子中
    に有する化合物を含有する雰囲気ガス中で10秒以上1
    20秒以下の熱処理を行い、その後配線層を被着してメ
    タルプラグを形成することを特徴とするメタルプラグの
    形成方法。
JP04191114A 1992-07-17 1992-07-17 メタルプラグの形成方法 Expired - Fee Related JP3127585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04191114A JP3127585B2 (ja) 1992-07-17 1992-07-17 メタルプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04191114A JP3127585B2 (ja) 1992-07-17 1992-07-17 メタルプラグの形成方法

Publications (2)

Publication Number Publication Date
JPH0637037A JPH0637037A (ja) 1994-02-10
JP3127585B2 true JP3127585B2 (ja) 2001-01-29

Family

ID=16269100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04191114A Expired - Fee Related JP3127585B2 (ja) 1992-07-17 1992-07-17 メタルプラグの形成方法

Country Status (1)

Country Link
JP (1) JP3127585B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363086B1 (ko) * 2000-01-20 2002-11-30 삼성전자 주식회사 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
JP4074014B2 (ja) 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
JPH0637037A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
US5132756A (en) Method of manufacturing semiconductor devices
JPH0736403B2 (ja) 耐火金属の付着方法
JPH0581664B2 (ja)
JPS61183942A (ja) 半導体装置の製造方法
US6930029B2 (en) Method of passivating an oxide surface subjected to a conductive material anneal
JP3432359B2 (ja) 半導体装置およびその製造方法
JP3127585B2 (ja) メタルプラグの形成方法
US6451691B2 (en) Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern
JPH08181212A (ja) 半導体装置およびその製造方法
JP2982254B2 (ja) 半導体装置の製造方法
JP4056396B2 (ja) 金属層又は金属含有層の製造方法及び金属層又は金属含有層を備える電子部品
JP2871943B2 (ja) 半導体装置の製造方法
JPH10189605A (ja) タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法
JP3104688B2 (ja) 半導体装置およびその製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JP3085745B2 (ja) 半導体装置の製造方法
JPH06112157A (ja) 半導体装置及びその製造方法
JPH041497B2 (ja)
JPH05308057A (ja) 半導体装置の製造方法
JPH0513366A (ja) コンタクト部の配線の形成方法
JPH05129227A (ja) 半導体装置の製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JP2764933B2 (ja) 半導体装置及びその製造方法
JP2628511B2 (ja) パターン形成方法
JPH05129292A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees