JPH05129292A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129292A JPH05129292A JP28777991A JP28777991A JPH05129292A JP H05129292 A JPH05129292 A JP H05129292A JP 28777991 A JP28777991 A JP 28777991A JP 28777991 A JP28777991 A JP 28777991A JP H05129292 A JPH05129292 A JP H05129292A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- silicon oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】金属配線加工のドライエッチングの際に、不純
物を含んだ層間絶縁膜と金属配線間に新たな絶縁膜を挟
むことにより、予め平坦化処理をした該層間絶縁膜の平
坦性が損なわれない様にし、品質とこれに係わる長期信
頼性の向上と、より集積化，多機能化された微細半導体
装置の安定供給を図る。 【構成】シリコン基板１０１上にＭＯＳトランジスタや
高抵抗素子１０８を形成後、第１の層間絶縁膜として、
気相成長ＢＰＳＧ膜１０９を６０００Å成長しリフロー
処理を行った後、更に第２の層間絶縁膜として、Ｓｉ
（ＣＯ2 Ｈ5 ）4とＯ2をプラズマ反応させた１５００Å
のシリコン酸化膜１２０を成長し、コンタクトホールを
開孔後、配線バリア層とＡｌ−Ｃｕ合金をスパッタリン
グした後、ＥＣＲエッチャーでＡｌ−Ｃｕ合金とバリア
層をドライエッチングし金属配線１１０を形成する
物を含んだ層間絶縁膜と金属配線間に新たな絶縁膜を挟
むことにより、予め平坦化処理をした該層間絶縁膜の平
坦性が損なわれない様にし、品質とこれに係わる長期信
頼性の向上と、より集積化，多機能化された微細半導体
装置の安定供給を図る。 【構成】シリコン基板１０１上にＭＯＳトランジスタや
高抵抗素子１０８を形成後、第１の層間絶縁膜として、
気相成長ＢＰＳＧ膜１０９を６０００Å成長しリフロー
処理を行った後、更に第２の層間絶縁膜として、Ｓｉ
（ＣＯ2 Ｈ5 ）4とＯ2をプラズマ反応させた１５００Å
のシリコン酸化膜１２０を成長し、コンタクトホールを
開孔後、配線バリア層とＡｌ−Ｃｕ合金をスパッタリン
グした後、ＥＣＲエッチャーでＡｌ−Ｃｕ合金とバリア
層をドライエッチングし金属配線１１０を形成する
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特に配線技術及びその平坦化に関するものであ
る
に関し、特に配線技術及びその平坦化に関するものであ
る
【０００２】
【従来の技術】微細化が進み半導体装置のデバイス構造
は多層化され、又このアスペクト比は厳しくなり配線回
りの平坦化が、電気特性や信頼性の要因として特に重要
となってきた。従来、例えば高抵抗負荷型のスタテック
ＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
の様な半導体装置の製造方法は、図４の如く、Ｐ型，Ｎ
型ウェル等が形成されたシリコン基板１０１に、選択酸
化等でフィールド絶縁膜１０２を形成し、そのアクティ
ブ領域にゲート酸化膜１０３，ゲート電極１０４，シリ
コン酸化膜でなる側壁スペーサー１０５やソース，ドレ
イン等の不純物層１０６形成し、更に、シリコン酸化膜
１０７を成長させ素子からの必要領域を開孔してから、
ＳｉＨ4を熱分解したＰｏｌｙＳｉを約１０００Å気相
成長し、フォトエッチングでパターニングし、電極引き
出しの所望領域に不純物を拡散した高抵抗素子１０８領
域を形成し、第１の層間絶縁膜としてＳｉＨ4とＯ2にＰ
Ｈ3とＢ2Ｈ6を気相反応させたＢＰＳＧ（リン、ボロン
ガラス）膜１０９を成長させる（図４（ａ））。次に９
５０℃程度の水蒸気雰囲気でアニールし表面を脱リンし
ながらリフローする。又不純物層１０６の熱拡散による
広がりを防ぐために最近は、ハロゲンランプ等を用い１
０５０℃付近で数十秒のアニールで平坦化を行う場合も
ある（図４（ｂ））。次にコンタクトホールを開孔して
から、Ａｌ合金をスパッタ後、Ｃｌ2やＢＣｌ3ガス等を
用い反応性イオンエッチャー（ＲＩＥ）やエレクトロン
−サイクロトロン共鳴型（ＥＣＲ）エッチャーでＡｌ合
金を選択エッチングし金属配線１１０を形成し（図４
（ｃ））、更にＨ2を含む雰囲気でシンター等を行って
から、パッシベーション膜としてシリコン酸化膜やプラ
ズマシリコン窒化膜を積層している。
は多層化され、又このアスペクト比は厳しくなり配線回
りの平坦化が、電気特性や信頼性の要因として特に重要
となってきた。従来、例えば高抵抗負荷型のスタテック
ＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
の様な半導体装置の製造方法は、図４の如く、Ｐ型，Ｎ
型ウェル等が形成されたシリコン基板１０１に、選択酸
化等でフィールド絶縁膜１０２を形成し、そのアクティ
ブ領域にゲート酸化膜１０３，ゲート電極１０４，シリ
コン酸化膜でなる側壁スペーサー１０５やソース，ドレ
イン等の不純物層１０６形成し、更に、シリコン酸化膜
１０７を成長させ素子からの必要領域を開孔してから、
ＳｉＨ4を熱分解したＰｏｌｙＳｉを約１０００Å気相
成長し、フォトエッチングでパターニングし、電極引き
出しの所望領域に不純物を拡散した高抵抗素子１０８領
域を形成し、第１の層間絶縁膜としてＳｉＨ4とＯ2にＰ
Ｈ3とＢ2Ｈ6を気相反応させたＢＰＳＧ（リン、ボロン
ガラス）膜１０９を成長させる（図４（ａ））。次に９
５０℃程度の水蒸気雰囲気でアニールし表面を脱リンし
ながらリフローする。又不純物層１０６の熱拡散による
広がりを防ぐために最近は、ハロゲンランプ等を用い１
０５０℃付近で数十秒のアニールで平坦化を行う場合も
ある（図４（ｂ））。次にコンタクトホールを開孔して
から、Ａｌ合金をスパッタ後、Ｃｌ2やＢＣｌ3ガス等を
用い反応性イオンエッチャー（ＲＩＥ）やエレクトロン
−サイクロトロン共鳴型（ＥＣＲ）エッチャーでＡｌ合
金を選択エッチングし金属配線１１０を形成し（図４
（ｃ））、更にＨ2を含む雰囲気でシンター等を行って
から、パッシベーション膜としてシリコン酸化膜やプラ
ズマシリコン窒化膜を積層している。
【０００３】又この他に、例えば特公昭５１−２１７５
３の如く、層間絶縁膜の形成及び平坦化方法として塗布
ガラスを用いる場合もあるが、これは図５の様に第１の
層間絶縁膜としてＳｉＨ4とＯ2を気相反応したシリコン
酸化膜１２２を成長させた後、回転法で塗布ガラス１２
１を堆積させ、４００〜９００℃でアニールした後、コ
ンタクトホールを開孔してから、Ａｌ合金をスパッタ
し、ドライエッチャーでＡｌ合金を選択エッチングし金
属配線層１１０を形成し、パッシベーション膜を積層し
ている。
３の如く、層間絶縁膜の形成及び平坦化方法として塗布
ガラスを用いる場合もあるが、これは図５の様に第１の
層間絶縁膜としてＳｉＨ4とＯ2を気相反応したシリコン
酸化膜１２２を成長させた後、回転法で塗布ガラス１２
１を堆積させ、４００〜９００℃でアニールした後、コ
ンタクトホールを開孔してから、Ａｌ合金をスパッタ
し、ドライエッチャーでＡｌ合金を選択エッチングし金
属配線層１１０を形成し、パッシベーション膜を積層し
ている。
【０００４】
【発明が解決しようとする課題】しかしながら従来技術
では、平坦化処理として用いたＢＰＳＧ膜１０９の表面
は致密化と不純物の低濃度化が進んでいるものの、特に
下地の段差スペース領域内部では、表面と比べ致密化が
遅れ、又不純物の偏析が多く物性的に脆弱な膜になって
いる。更に、塗布ガラス１２１を用いた構造ではこの傾
向が強い。これは、ドライエッチャーで金属配線１１０
を選択エッチングした際のオーバーエッチングでＢＰＳ
Ｇ膜１０９や塗布ガラス１２１の表面層がけずられた後
に、脆弱な内部領域が異常に速く除去され、細い溝１２
３やへこみが形成されてしまう。更に、微細化に伴いシ
リコン基板の不純物層１０６へのＡｌの突き抜けを防ぐ
目的で、Ｔｉ，ＭｏやＷの様な高融点金属もしくはその
化合物等（例えばＴｉＮの様な窒化物，ＭｏＳｉ、Ｔｉ
Ｓｉの様な化合物，ＴｉＷの様な合金）をバリア層とし
て挟む様になり、これらバリア層のエッチングには、Ｃ
Ｆ4やＣＨＦ3ガス等を併用する必要もあり、シリコン酸
化膜に対する選択性が低くなるので、ますます条件が悪
くなる。この結果、パッシべーション膜の付き回りの低
下や、ボイドが形成されることによってコンタミネーシ
ョントラップとなり信頼性上の問題となっていた。又、
この他多層金属配線構造を取ろうとすると、形成された
溝１２３が平坦化への弊害となり、微細化，多機能化さ
れた半導体装置の供給に当たっての技術的困難さを助長
させていた。
では、平坦化処理として用いたＢＰＳＧ膜１０９の表面
は致密化と不純物の低濃度化が進んでいるものの、特に
下地の段差スペース領域内部では、表面と比べ致密化が
遅れ、又不純物の偏析が多く物性的に脆弱な膜になって
いる。更に、塗布ガラス１２１を用いた構造ではこの傾
向が強い。これは、ドライエッチャーで金属配線１１０
を選択エッチングした際のオーバーエッチングでＢＰＳ
Ｇ膜１０９や塗布ガラス１２１の表面層がけずられた後
に、脆弱な内部領域が異常に速く除去され、細い溝１２
３やへこみが形成されてしまう。更に、微細化に伴いシ
リコン基板の不純物層１０６へのＡｌの突き抜けを防ぐ
目的で、Ｔｉ，ＭｏやＷの様な高融点金属もしくはその
化合物等（例えばＴｉＮの様な窒化物，ＭｏＳｉ、Ｔｉ
Ｓｉの様な化合物，ＴｉＷの様な合金）をバリア層とし
て挟む様になり、これらバリア層のエッチングには、Ｃ
Ｆ4やＣＨＦ3ガス等を併用する必要もあり、シリコン酸
化膜に対する選択性が低くなるので、ますます条件が悪
くなる。この結果、パッシべーション膜の付き回りの低
下や、ボイドが形成されることによってコンタミネーシ
ョントラップとなり信頼性上の問題となっていた。又、
この他多層金属配線構造を取ろうとすると、形成された
溝１２３が平坦化への弊害となり、微細化，多機能化さ
れた半導体装置の供給に当たっての技術的困難さを助長
させていた。
【０００５】しかるに本発明は、かかる問題点を解決す
るもので、金属配線と不純物を含む層間絶縁膜の間に新
たな絶縁膜を挟むことにより、金属配線をドライエッチ
ャーでパターニングする際のバッファーとさせ、配線回
りの平坦性を改善し、品質に係わる信頼性の向上を図る
と共に、微細，多機能半導体装置の安定供給を目的とし
たものである。
るもので、金属配線と不純物を含む層間絶縁膜の間に新
たな絶縁膜を挟むことにより、金属配線をドライエッチ
ャーでパターニングする際のバッファーとさせ、配線回
りの平坦性を改善し、品質に係わる信頼性の向上を図る
と共に、微細，多機能半導体装置の安定供給を目的とし
たものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された基板表面の配線上
に、少なくとも、不純物を含んだ第１の層間絶縁膜を形
成後熱処理を含む平坦化処理をする工程、気相法による
第２の層間絶縁膜を形成する工程、各層間絶縁膜にスル
ーホールを開孔する工程、金属膜を堆積後、選択ドライ
エッチングにより金属配線を施す工程を具備したことを
特徴とする。又、本発明の半導体装置の製造方法は、係
る第２の層間絶縁膜が、有機シランに支燃性ガスをプラ
ズマ反応させたシリコン酸化膜でなることを特徴とする
造方法は、半導体素子が形成された基板表面の配線上
に、少なくとも、不純物を含んだ第１の層間絶縁膜を形
成後熱処理を含む平坦化処理をする工程、気相法による
第２の層間絶縁膜を形成する工程、各層間絶縁膜にスル
ーホールを開孔する工程、金属膜を堆積後、選択ドライ
エッチングにより金属配線を施す工程を具備したことを
特徴とする。又、本発明の半導体装置の製造方法は、係
る第２の層間絶縁膜が、有機シランに支燃性ガスをプラ
ズマ反応させたシリコン酸化膜でなることを特徴とする
【０００７】
【実施例】本発明の一実施例として、周辺ＣＭＯＳでセ
ルはＮｃｈＭＯＳトランジスタと高抵抗負荷型のスタッ
ティクＲＡＭを製造したが、その工程に基づき図１で説
明する。比抵抗１０ΩｃｍのＮ型シリコン基板１０１に
Ｐ型，Ｎ型ウェルをつくり、選択酸化によりフィールド
絶縁膜１０２とゲート酸化膜１０３，ＰｏｌｙＳｉと高
融点シリサイドを積層したポリサイドゲート電極１０４
を形成し、気相反応させたシリコン酸化膜の即壁スペー
サー１０５，ＮｃｈにはＰやＡｓ、ＰｃｈにはＢやＢＦ
2をイオン注入した不純物層１０６を形成してある。次
に７８０℃でＳｉＨ4とＮ2Ｏを気相反応させた約２００
０Åのシリコン酸化膜１０７にスルーホールを設け、高
抵抗素子１０８とする約１０００ÅのＰｏｌｙＳｉを成
長させ選択ドライエッチングした後、電極引き出しの所
望領域に不純物を拡散し、更に表面を熱酸化してある。
次に第１の層間絶縁膜として、気相法でシリコン酸化膜
中にＰ2Ｏ5が約５ｍｏｌ％，Ｂ2Ｏ3が約８ｍｏｌ％が混
入されたＢＰＳＧ膜１０９を６０００Å成長した（図１
（ａ））。次に９２０℃の温度でリフロー処理を行った
後、更にＴＥＯＳ［Ｓｉ（ＣＯ2 Ｈ5 ）4］とＯ2を約４
００℃，５ｔｏｒｒでプラズマ反応させ１５００Åのシ
リコン酸化膜１２０を積層し第２の層間絶縁膜とした
（図１（ｂ））。次に素子からコンタクトホールを開孔
し、Ｔｉ約２００Å，ＴｉＮ約１０００Åをバリア層と
し、これに約８０００ÅのＡｌ−Ｃｕ合金をスパッタリ
ングし、フォトリで所望形状にパタ−ニング後，ＥＣＲ
エッチャーでＣｌ2とＢＣｌ3を含むガスを用いＡｌ−Ｃ
ｕ合金を、更にＣＨＦ3とＣＦ4を添加してバリア層をド
ライエッチングし金属配線１１０を形成した。この時、
各層のオーバーエッチング時間は、エッチ量の５０％増
しとした（図１（ｃ））。その後、パッシベ−ション膜
としてシリコン酸化膜とシリコン窒化膜を積層し、外部
電極取り出し用のボンディングパット部を開孔した。
ルはＮｃｈＭＯＳトランジスタと高抵抗負荷型のスタッ
ティクＲＡＭを製造したが、その工程に基づき図１で説
明する。比抵抗１０ΩｃｍのＮ型シリコン基板１０１に
Ｐ型，Ｎ型ウェルをつくり、選択酸化によりフィールド
絶縁膜１０２とゲート酸化膜１０３，ＰｏｌｙＳｉと高
融点シリサイドを積層したポリサイドゲート電極１０４
を形成し、気相反応させたシリコン酸化膜の即壁スペー
サー１０５，ＮｃｈにはＰやＡｓ、ＰｃｈにはＢやＢＦ
2をイオン注入した不純物層１０６を形成してある。次
に７８０℃でＳｉＨ4とＮ2Ｏを気相反応させた約２００
０Åのシリコン酸化膜１０７にスルーホールを設け、高
抵抗素子１０８とする約１０００ÅのＰｏｌｙＳｉを成
長させ選択ドライエッチングした後、電極引き出しの所
望領域に不純物を拡散し、更に表面を熱酸化してある。
次に第１の層間絶縁膜として、気相法でシリコン酸化膜
中にＰ2Ｏ5が約５ｍｏｌ％，Ｂ2Ｏ3が約８ｍｏｌ％が混
入されたＢＰＳＧ膜１０９を６０００Å成長した（図１
（ａ））。次に９２０℃の温度でリフロー処理を行った
後、更にＴＥＯＳ［Ｓｉ（ＣＯ2 Ｈ5 ）4］とＯ2を約４
００℃，５ｔｏｒｒでプラズマ反応させ１５００Åのシ
リコン酸化膜１２０を積層し第２の層間絶縁膜とした
（図１（ｂ））。次に素子からコンタクトホールを開孔
し、Ｔｉ約２００Å，ＴｉＮ約１０００Åをバリア層と
し、これに約８０００ÅのＡｌ−Ｃｕ合金をスパッタリ
ングし、フォトリで所望形状にパタ−ニング後，ＥＣＲ
エッチャーでＣｌ2とＢＣｌ3を含むガスを用いＡｌ−Ｃ
ｕ合金を、更にＣＨＦ3とＣＦ4を添加してバリア層をド
ライエッチングし金属配線１１０を形成した。この時、
各層のオーバーエッチング時間は、エッチ量の５０％増
しとした（図１（ｃ））。その後、パッシベ−ション膜
としてシリコン酸化膜とシリコン窒化膜を積層し、外部
電極取り出し用のボンディングパット部を開孔した。
【０００８】以上のようにしてなる半導体装置は、金属
配線１１０のドライエッチの際にＢＰＳＧ膜１０９は、
プラズマシリコン酸化膜１２０がバッファーとなり、従
来の様に、下地段差スペース領域に溝が形成されること
はなくなった。ここで、第２の層間絶縁膜としては、Ｓ
ｉＨ4とＯ2やＮ2０，Ｏ3等の支燃性ガスを用いたシリコ
ン酸化膜やＰＳＧ膜でもよいが、ＴＥＯＳを用い支燃性
ガスとプラズマ反応させたシリコン酸化膜はカスピング
がなく付き回りがよい上、諸物性を調査した結果、中で
も特に吸湿性，絶縁性が他のシリコン酸化膜に比べ優れ
ており、実際のデバイス評価では、配線間の電流リーク
量が改善され、電解腐食に対する品質性も優れているこ
とが確認できた。
配線１１０のドライエッチの際にＢＰＳＧ膜１０９は、
プラズマシリコン酸化膜１２０がバッファーとなり、従
来の様に、下地段差スペース領域に溝が形成されること
はなくなった。ここで、第２の層間絶縁膜としては、Ｓ
ｉＨ4とＯ2やＮ2０，Ｏ3等の支燃性ガスを用いたシリコ
ン酸化膜やＰＳＧ膜でもよいが、ＴＥＯＳを用い支燃性
ガスとプラズマ反応させたシリコン酸化膜はカスピング
がなく付き回りがよい上、諸物性を調査した結果、中で
も特に吸湿性，絶縁性が他のシリコン酸化膜に比べ優れ
ており、実際のデバイス評価では、配線間の電流リーク
量が改善され、電解腐食に対する品質性も優れているこ
とが確認できた。
【０００９】この他本発明による実施例として、図２の
如く、第１の層間絶縁膜の形成に於て、気相成長させた
５０００ÅのＰＳＧ膜１２４上に、ストレス緩和の為に
Ｐ2Ｏ5を約３％含ませた塗布ガラス１２１を回転法で堆
積させ８００℃の窒素アニールした構造とし、その後第
２の層間絶縁膜としてＴＥＯＳとＯ2をプラズマ反応さ
せたシリコン酸化膜１２０を積層させたものや、更にこ
の他、図３の如くコンタクトホール内壁で吸湿性の高い
塗布ガラス１２１と金属配線１１０が極力接触しない構
造を狙い、塗布ガラス１２１を堆積させアニール後に、
所定量の該塗布ガラス１２１を選択性の低いエッチャー
でエッチバックし、段差部や下地配線スペース部のみに
塗布ガラス１２１を残してから、ＴＥＯＳを用いたプラ
ズマシリコン酸化膜１２０でなる第２の層間絶縁膜を成
長させてた工程を経たものも試作したが、いずれの場合
も下地段差スペースに溜る塗布ガラス１２１に溝やえぐ
れが形成されるようなことはなくなり、平坦性の確保と
品質の優れたデバイスを提供することが出来た。
如く、第１の層間絶縁膜の形成に於て、気相成長させた
５０００ÅのＰＳＧ膜１２４上に、ストレス緩和の為に
Ｐ2Ｏ5を約３％含ませた塗布ガラス１２１を回転法で堆
積させ８００℃の窒素アニールした構造とし、その後第
２の層間絶縁膜としてＴＥＯＳとＯ2をプラズマ反応さ
せたシリコン酸化膜１２０を積層させたものや、更にこ
の他、図３の如くコンタクトホール内壁で吸湿性の高い
塗布ガラス１２１と金属配線１１０が極力接触しない構
造を狙い、塗布ガラス１２１を堆積させアニール後に、
所定量の該塗布ガラス１２１を選択性の低いエッチャー
でエッチバックし、段差部や下地配線スペース部のみに
塗布ガラス１２１を残してから、ＴＥＯＳを用いたプラ
ズマシリコン酸化膜１２０でなる第２の層間絶縁膜を成
長させてた工程を経たものも試作したが、いずれの場合
も下地段差スペースに溜る塗布ガラス１２１に溝やえぐ
れが形成されるようなことはなくなり、平坦性の確保と
品質の優れたデバイスを提供することが出来た。
【００１０】尚、実施例では、シリコン基板の不純物層
やＰｏｌｙＳｉ等とＡｌ合金を用いた金属配線との間の
層間絶縁膜の形成工程に基づいて説明したが、多層金属
配線構造に於ける層間絶縁膜の形成工程にも適用出来、
Ａｌ合金種類やバリア層の有無にも限定されず、又ＭＯ
Ｓメモリーに限らずロジック、あるいはバイポーラやこ
れらの組合せデバイスにも、本発明は応用できるもので
ある。
やＰｏｌｙＳｉ等とＡｌ合金を用いた金属配線との間の
層間絶縁膜の形成工程に基づいて説明したが、多層金属
配線構造に於ける層間絶縁膜の形成工程にも適用出来、
Ａｌ合金種類やバリア層の有無にも限定されず、又ＭＯ
Ｓメモリーに限らずロジック、あるいはバイポーラやこ
れらの組合せデバイスにも、本発明は応用できるもので
ある。
【００１１】
【発明の効果】以上の様に本発明によれば、微細化され
たＬＳＩ等の半導体装置の製造に於ける金属配線加工の
ドライエッチング際に、不純物を含んだ層間絶縁膜と金
属配線間に新たな絶縁膜を挟み、予め平坦化処理をした
該層間絶縁膜の平坦性が損なわれない様にし、品質とこ
れに係わる長期信頼性の向上と、より集積化，多機能化
された微細半導体装置の安定供給に寄与するものであ
る。
たＬＳＩ等の半導体装置の製造に於ける金属配線加工の
ドライエッチング際に、不純物を含んだ層間絶縁膜と金
属配線間に新たな絶縁膜を挟み、予め平坦化処理をした
該層間絶縁膜の平坦性が損なわれない様にし、品質とこ
れに係わる長期信頼性の向上と、より集積化，多機能化
された微細半導体装置の安定供給に寄与するものであ
る。
【図１】本発明に係わる半導体装置の製造方法を示す工
程概略断面図である。
程概略断面図である。
【図２】本発明の他の実施例に係わる半導体装置の製造
方法を示す概略断面図である。
方法を示す概略断面図である。
【図３】本発明の他の実施例に係わる半導体装置の製造
方法を示す概略断面図である。
方法を示す概略断面図である。
【図４】従来の半導体装置の製造方法を示す工程概略断
面図である。
面図である。
【図５】従来の半導体装置の製造方法を示す概略断面図
である。
である。
１０１ シリコン基板 １０２ フィールド絶縁膜 １０３ ゲート酸化膜 １０４ ゲート電極 １０５ 側壁スペーサー １０６ 不純物層 １０７，１２２ シリコン酸化膜 １０８ 高抵抗素子 １０９ ＢＰＳＧ膜 １１０ 金属配線 １２０ プラズマシリコン酸化膜 １２１ 塗布ガラス １２３ 溝 １２４ ＰＳＧ膜
Claims (2)
- 【請求項１】 半導体素子が形成された基板表面の配線
上に、少なくとも、不純物を含んだ第１の層間絶縁膜を
形成後熱処理を含む平坦化処理をする工程、気相法によ
る第２の層間絶縁膜を形成する工程、各層間絶縁膜にス
ルーホールを開孔する工程、金属膜を堆積後、選択ドラ
イエッチングにより金属配線を施す工程を具備したこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の、第２の層間絶縁膜は、
有機シランに支燃性ガスをプラズマ反応させたシリコン
酸化膜でなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777991A JPH05129292A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777991A JPH05129292A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129292A true JPH05129292A (ja) | 1993-05-25 |
Family
ID=17721639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777991A Pending JPH05129292A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129292A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
-
1991
- 1991-11-01 JP JP28777991A patent/JPH05129292A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US6103610A (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US6930029B2 (en) | Method of passivating an oxide surface subjected to a conductive material anneal | |
| JPH08264448A (ja) | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 | |
| JP3432359B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| US6403473B1 (en) | Process for producing metal-containing layers | |
| JPH05129292A (ja) | 半導体装置の製造方法 | |
| US5895268A (en) | High pressure nitridation of tungsten | |
| JP2554634B2 (ja) | 半導体装置の製造方法 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| JPH01243553A (ja) | 半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JP2673673B2 (ja) | 緻密なチタン窒化膜の形成方法及びこれを用いた半導体素子の製造方法 | |
| KR100315037B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH11238800A (ja) | 多層配線を有する素子の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 |