JP2554634B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2554634B2 JP2554634B2 JP61228203A JP22820386A JP2554634B2 JP 2554634 B2 JP2554634 B2 JP 2554634B2 JP 61228203 A JP61228203 A JP 61228203A JP 22820386 A JP22820386 A JP 22820386A JP 2554634 B2 JP2554634 B2 JP 2554634B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silicon
- aluminum
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体装置の製造方法に関し、特に半導体
装置の配線接続方法に関する。
装置の配線接続方法に関する。
(従来の技術) 従来、例えばシリコン基板上に半導体装置を形成する
場合、シリコン基板あるいはシリコン配線とアルミニウ
ム配線の接続をおこなう場合、シリコンとアルミニウム
の後熱工程での相互反応を防止するため以下の様な各方
法がとられていた。
場合、シリコン基板あるいはシリコン配線とアルミニウ
ム配線の接続をおこなう場合、シリコンとアルミニウム
の後熱工程での相互反応を防止するため以下の様な各方
法がとられていた。
アルミニウム中に後熱工程温度における過飽和シリコ
ンをあらかじめ含有させる。
ンをあらかじめ含有させる。
シリコンとアルミニウムの接触面に拡散・反応障壁と
してのバリア・メタル、例えば数千オングストローム厚
の高融点金属膜を介在させる。
してのバリア・メタル、例えば数千オングストローム厚
の高融点金属膜を介在させる。
(発明が解決しようとする問題点) 上記のの方法は配線アルミニウム中にシリコンが過
剰に含まれているために配線中、あるいは接続孔でのシ
リコンの折出が問題となる。後熱工程を経たのちにこの
様に発生したシリコン折出部は配線寿命を著しく劣化さ
せたり、コンタクト特性を大幅に劣化させるなど、半導
体装置の生産歩留りの低下、設計上の制約などの問題が
あった。
剰に含まれているために配線中、あるいは接続孔でのシ
リコンの折出が問題となる。後熱工程を経たのちにこの
様に発生したシリコン折出部は配線寿命を著しく劣化さ
せたり、コンタクト特性を大幅に劣化させるなど、半導
体装置の生産歩留りの低下、設計上の制約などの問題が
あった。
一方の方法は基本的にはアルミニウムとシリコンの
相互拡散を防止する方法である。
相互拡散を防止する方法である。
しかし、バリア・メタルの膜厚とその効果は密接な関
係を持っており、十分な膜厚がないとアルミニウムとシ
リコンの反応がみられる。
係を持っており、十分な膜厚がないとアルミニウムとシ
リコンの反応がみられる。
さらに上記バリア・メタルはピンホール的な欠陥を有
している場合があり、この欠陥を通した拡散現象がバリ
ア・メタルの性能を低下させる。
している場合があり、この欠陥を通した拡散現象がバリ
ア・メタルの性能を低下させる。
この様に従来のバリア・メタルは十分な膜厚の確保が
必要で半導体装置の製造コスト、時間の増大の一因とな
っていた。
必要で半導体装置の製造コスト、時間の増大の一因とな
っていた。
[発明の構成] (問題点を解決するための手段) 本発明は以上の問題に鑑みてなされたもので従来のバ
リア・メタルの表面を金属窒化膜とすることで従来より
薄膜でも拡散・反応障壁効果のきわめて高いバリア・メ
タルを有する配線接続方法を提供するものである。
リア・メタルの表面を金属窒化膜とすることで従来より
薄膜でも拡散・反応障壁効果のきわめて高いバリア・メ
タルを有する配線接続方法を提供するものである。
(作用) 本発明は従来のバリア・メタルの表面をアンモニアガ
スあるいは窒素ガスで窒化し金属窒化膜を形成すること
により、膜の拡散・反応障壁効果を飛躍的に向上させた
ものである。
スあるいは窒素ガスで窒化し金属窒化膜を形成すること
により、膜の拡散・反応障壁効果を飛躍的に向上させた
ものである。
金属窒化膜は未窒化の金属に比べ一般に拡散・反応障
壁性が高いという事実を利用したものである。
壁性が高いという事実を利用したものである。
(実施例) 以下、本発明の一実施例としてタングステンおよびそ
の窒化膜の選択成長を用いた例を第1図を用いて説明す
る。
の窒化膜の選択成長を用いた例を第1図を用いて説明す
る。
例えば、P型シリコン基板(101)上に多結晶シリコ
ンゲート電極(103)とヒ素を拡散したソース・ドレン
電極(104)(拡散深さは例えば1700Å)を有するMOSFE
Tを形成し、その上に絶縁膜として気相成長法でSiO2膜
(105)を5000Å形成する。この後写真触刻法として反
応性イオンエッチングを用いて各電極接続孔(106)を
形成する(第1図(a))。
ンゲート電極(103)とヒ素を拡散したソース・ドレン
電極(104)(拡散深さは例えば1700Å)を有するMOSFE
Tを形成し、その上に絶縁膜として気相成長法でSiO2膜
(105)を5000Å形成する。この後写真触刻法として反
応性イオンエッチングを用いて各電極接続孔(106)を
形成する(第1図(a))。
次に接続孔の開孔部分、すなわちシリコンの露出部分
のみに六弗化タングステンガスを用いた選択気相成長法
を利用して約300Åのタングステン膜(107)を形成す
る。
のみに六弗化タングステンガスを用いた選択気相成長法
を利用して約300Åのタングステン膜(107)を形成す
る。
さらに例えば550℃のアンモニア・ガス雰囲気(アン
モニアガス分圧は例えば1Torr)で60分熱処理すること
によりタングステン膜(107)上に約30Åのタングステ
ン窒化膜(108)を形成した(第1図(b))。
モニアガス分圧は例えば1Torr)で60分熱処理すること
によりタングステン膜(107)上に約30Åのタングステ
ン窒化膜(108)を形成した(第1図(b))。
この後例えばアルミ純度99.9999%のターゲットを用
いてスパッタ法によりアルミニウム膜を8000Å形成し、
これを写真触刻法と反応性イオンエッチングを用いて配
線(109)として加工した(第1図(c))。
いてスパッタ法によりアルミニウム膜を8000Å形成し、
これを写真触刻法と反応性イオンエッチングを用いて配
線(109)として加工した(第1図(c))。
以上のようにして製造した半導体装置を配線のアルミ
ニウムの焼ならしのため450℃で30分間熱処理したとこ
ろ、配線接続孔でのシリコンとアルミニウムの相互反応
は認められなかった。
ニウムの焼ならしのため450℃で30分間熱処理したとこ
ろ、配線接続孔でのシリコンとアルミニウムの相互反応
は認められなかった。
一方、本実施例の如く窒化処理を行なわない場合はタ
ングステン膜厚300Åではシリコン・アルミニウム反応
は著しく、本実施例の10倍の3000Åのタングステン膜を
形成した場合にも部分的にシリコンとアルミニウムの相
互反応が観察され、接続部分でのコンタクト特性の劣化
が見られた。
ングステン膜厚300Åではシリコン・アルミニウム反応
は著しく、本実施例の10倍の3000Åのタングステン膜を
形成した場合にも部分的にシリコンとアルミニウムの相
互反応が観察され、接続部分でのコンタクト特性の劣化
が見られた。
なお、また、本発明の趣旨を逸脱しない限り、その窒
化条件、装置構造などが制限されないのはいうまでもな
い。
化条件、装置構造などが制限されないのはいうまでもな
い。
[発明の効果] 本発明により従来法に較べてより完全性の高いアルミ
ニウム配線とシリコンの拡散・反応障壁の容易な形成が
可能となり、半導体装置の性能向上および設計上の自由
度の増大、製造歩留りの向上が実現できた。
ニウム配線とシリコンの拡散・反応障壁の容易な形成が
可能となり、半導体装置の性能向上および設計上の自由
度の増大、製造歩留りの向上が実現できた。
第1図は本発明の一実施例を示す工程断面図である。 101……P型シリコン基板 102……ゲート絶縁膜 103……多結晶シリコンゲート 104……ソース・ドレン電極 105……SiO2膜 106……接続孔 107……タングステン膜 108……タングステン窒化膜 109……アルミニウム配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−120469(JP,A) 特開 昭61−133646(JP,A) 特開 昭58−116750(JP,A) 特開 昭59−210656(JP,A) 特開 昭62−283625(JP,A) 特開 昭61−168256(JP,A) 特開 昭63−172463(JP,A) 特開 昭60−147163(JP,A) 特開 昭57−153475(JP,A) 実開 昭59−58955(JP,U) 特公 平7−111969(JP,B2)
Claims (2)
- 【請求項1】半導体基板もしくは該基板上に形成された
配線層とその上層配線を絶縁膜に形成された接続孔を介
して接続する方法において、前記基板または該基板上に
形成された配線層の上層配線との接続面に高融点金属を
選択気相成長法により形成する第1の工程と、前記高融
点金属表面をアンモニアあるいは窒素雰囲気で窒化する
第2の工程とを備えたことを特徴とする半導体装置の製
造方法。 - 【請求項2】前記高融点金属をタングステンで形成する
ことを特徴とする特許請求の範囲第1項記載の半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228203A JP2554634B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228203A JP2554634B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6384154A JPS6384154A (ja) | 1988-04-14 |
JP2554634B2 true JP2554634B2 (ja) | 1996-11-13 |
Family
ID=16872812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61228203A Expired - Fee Related JP2554634B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2554634B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01274454A (ja) * | 1988-04-26 | 1989-11-02 | Seiko Epson Corp | 半導体装置とその製造方法 |
JPH01298717A (ja) * | 1988-05-27 | 1989-12-01 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JP3398543B2 (ja) * | 1995-05-09 | 2003-04-21 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPH1056065A (ja) * | 1997-06-02 | 1998-02-24 | Seiko Epson Corp | 半導体装置とその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57153475A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Multi layer electrode |
JPS58116750A (ja) * | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59210656A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | 半導体装置 |
JPS61120469A (ja) * | 1984-11-16 | 1986-06-07 | Oki Electric Ind Co Ltd | 電極配線の製造方法 |
JPS61133646A (ja) * | 1984-12-03 | 1986-06-20 | Toshiba Corp | 半導体装置の製造方法 |
JPS62283625A (ja) * | 1986-06-02 | 1987-12-09 | Fujitsu Ltd | 半導体装置の電極の製造方法 |
-
1986
- 1986-09-29 JP JP61228203A patent/JP2554634B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6384154A (ja) | 1988-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3280803B2 (ja) | 半導体装置及びその製造方法 | |
US4883766A (en) | Method of producing thin film transistor | |
JP3626773B2 (ja) | 半導体デバイスの導電層、mosfet及びそれらの製造方法 | |
JP2554634B2 (ja) | 半導体装置の製造方法 | |
JPH0794731A (ja) | 半導体装置及びその製造方法 | |
JPH08181212A (ja) | 半導体装置およびその製造方法 | |
US6087259A (en) | Method for forming bit lines of semiconductor devices | |
KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
JPH09102469A (ja) | 半導体装置の製造方法 | |
JPH0665213B2 (ja) | 半導体装置及びその製造方法 | |
JP2871943B2 (ja) | 半導体装置の製造方法 | |
JPH02177427A (ja) | 半導体装置の製造方法 | |
JPH04320029A (ja) | 半導体装置の製造方法 | |
KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
JP2621136B2 (ja) | 半導体装置の製造方法 | |
JP2906491B2 (ja) | 半導体装置の製造方法 | |
JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
JPH0738443B2 (ja) | 半導体装置 | |
KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
JP2880892B2 (ja) | 半導体装置の製造方法 | |
JPH11238800A (ja) | 多層配線を有する素子の製造方法 | |
JPH041497B2 (ja) | ||
JPH0580139B2 (ja) | ||
JPH05160068A (ja) | 半導体装置の製造方法 | |
KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |