JP2906491B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2906491B2 JP2906491B2 JP29461489A JP29461489A JP2906491B2 JP 2906491 B2 JP2906491 B2 JP 2906491B2 JP 29461489 A JP29461489 A JP 29461489A JP 29461489 A JP29461489 A JP 29461489A JP 2906491 B2 JP2906491 B2 JP 2906491B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- titanium
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置において、Si基板上に選択的
に、チタンシリサイドを形成する方法に関する。
に、チタンシリサイドを形成する方法に関する。
従来の半導体装置及びその絶縁膜形成工程は、絶縁膜
を形成後、フォトエッチによって開孔部を設け、チタン
を被着し、熱処理によってSi基板上にチタンシリサイド
を形成していたが、これでは、絶縁膜の膜質が不十分で
あり、本来不要な絶縁膜上にも、チタンシリサイドが形
成されてしまった。（第３図） この事を、従来の工程を追って説明すると、まず、Si
基板301にCVD（気相成長法）によって酸化膜（SiO2）30
2を全面に形成し、フォトエッチによって開孔部を設け
る。
を形成後、フォトエッチによって開孔部を設け、チタン
を被着し、熱処理によってSi基板上にチタンシリサイド
を形成していたが、これでは、絶縁膜の膜質が不十分で
あり、本来不要な絶縁膜上にも、チタンシリサイドが形
成されてしまった。（第３図） この事を、従来の工程を追って説明すると、まず、Si
基板301にCVD（気相成長法）によって酸化膜（SiO2）30
2を全面に形成し、フォトエッチによって開孔部を設け
る。
さらにチタンを全面にスパッタし窒素ガス雰囲気中の
熱処理によって、Si基板上にチタンシリサイド303酸化
膜上にTiN（窒化チタン）を形成し、エッチングによっ
てTiN（窒化チタン）を取り除く。
熱処理によって、Si基板上にチタンシリサイド303酸化
膜上にTiN（窒化チタン）を形成し、エッチングによっ
てTiN（窒化チタン）を取り除く。
以上が従来の工程である。
しかし、前述の従来技術では、絶縁膜の膜質が不十分
であり、本来不要な絶縁膜上にもチタンシリサイドが形
成されてしまうという課題点があった。
であり、本来不要な絶縁膜上にもチタンシリサイドが形
成されてしまうという課題点があった。
そこで、本発明はこのような課題点を解決するもの
で、その目的とするところは、絶縁膜形成後該絶縁膜を
アルゴンまたは窒素など単一不活性ガスで熱処理し、絶
縁膜を焼き固めることにより、より安定な絶縁膜を提供
するところにある。
で、その目的とするところは、絶縁膜形成後該絶縁膜を
アルゴンまたは窒素など単一不活性ガスで熱処理し、絶
縁膜を焼き固めることにより、より安定な絶縁膜を提供
するところにある。
本発明の半導体装置の製造方法は、半導体基板上にシ
リコン酸化膜を形成する工程、前記シリコン酸化膜に対
して不活性ガス雰囲気中で熱処理を施すことにより、後
記チタンシリサイドを形成する工程において前記シリコ
ン酸化膜上にチタンシリサイドが形成されることを防止
する工程、前記シリコン酸化膜を選択的に除去し、前記
半導体基板の一部を露出させる工程、前記半導体基板上
にチタン膜を形成する工程、前記半導体基板を窒素雰囲
気中で熱処理することによって、前記露出している前記
半導体基板上にチタンシリサイドを形成すると同時に、
前記シリコン酸化膜上に窒化チタン膜を形成する工程、
前記窒化チタン膜を除去する工程、を有することを特徴
とする。
リコン酸化膜を形成する工程、前記シリコン酸化膜に対
して不活性ガス雰囲気中で熱処理を施すことにより、後
記チタンシリサイドを形成する工程において前記シリコ
ン酸化膜上にチタンシリサイドが形成されることを防止
する工程、前記シリコン酸化膜を選択的に除去し、前記
半導体基板の一部を露出させる工程、前記半導体基板上
にチタン膜を形成する工程、前記半導体基板を窒素雰囲
気中で熱処理することによって、前記露出している前記
半導体基板上にチタンシリサイドを形成すると同時に、
前記シリコン酸化膜上に窒化チタン膜を形成する工程、
前記窒化チタン膜を除去する工程、を有することを特徴
とする。
本発明の上記の構成によれば、絶縁膜を形成した後、
該絶縁膜を、アルゴンまたは窒素など単一不活性ガスで
熱処理することによって、該絶縁膜が焼き固められ、よ
り膜質の安定した半導体装置を構成できる。
該絶縁膜を、アルゴンまたは窒素など単一不活性ガスで
熱処理することによって、該絶縁膜が焼き固められ、よ
り膜質の安定した半導体装置を構成できる。
本発明の半導体装置は、第１図に示される構造をして
いる。
いる。
101はSi基板、102は絶縁膜の二酸化ケイ素（SiO2）、
103はチタンシリサイドである。
103はチタンシリサイドである。
以下、詳細は工程を追いながら説明していく。（第２
図（ａ）〜（ｆ）） まず、Si基板201の表面全体に絶縁膜としてCVD（気相
成長法）によって酸化膜（二酸化ケイ素）202を200Å形
成する。（第２図（ａ）） 次いで、該酸化膜を、窒素ガス雰囲気中203で熱処理
し、該酸化膜の膜質を安定させる。このとき、熱処理温
度は、1050℃、30秒の条件下で行なう。（第２図
（ｂ）） こうして形成された該酸化膜をフォトエッチによって
開孔部を設け選択的にSi基板を露出させる。（第２図
（ｃ）） 続いて、アルゴン雰囲気中でスパッタリングを行い、
全面にチタン膜204を得る。このとき、基板温度は300℃
とし、膜厚600Åのチタン層を得る。（第２図（ｄ）） 次に、該チタン層を800℃、30秒の条件下で窒素雰囲
気中で熱処理を行なうことによってSi基板上のチタン膜
はチタンシリサイド205になり、このとき酸化膜上のチ
タン膜はTiN（窒化チタン）206が形成される。（第２図
（ｅ）） さらに、アンモニアと過酸化水素の混合液によって酸
化膜上のTiN（窒化チタン）をエッチングする。（第２
図（ｆ）） 上述の工程を経て、できあがった本発明、半導体装置
は、従来の半導体装置に比べると、酸化膜を形成した
後、該酸化膜を窒素雰囲気中で、熱処理することによっ
て、該酸化膜が焼き固められ、膜質が安定するため、チ
タンシリサイドを形成する工程において、本来不要な酸
化膜上に、チタンシリサイドが形成されてしまうことを
防止するのに効果がある。
図（ａ）〜（ｆ）） まず、Si基板201の表面全体に絶縁膜としてCVD（気相
成長法）によって酸化膜（二酸化ケイ素）202を200Å形
成する。（第２図（ａ）） 次いで、該酸化膜を、窒素ガス雰囲気中203で熱処理
し、該酸化膜の膜質を安定させる。このとき、熱処理温
度は、1050℃、30秒の条件下で行なう。（第２図
（ｂ）） こうして形成された該酸化膜をフォトエッチによって
開孔部を設け選択的にSi基板を露出させる。（第２図
（ｃ）） 続いて、アルゴン雰囲気中でスパッタリングを行い、
全面にチタン膜204を得る。このとき、基板温度は300℃
とし、膜厚600Åのチタン層を得る。（第２図（ｄ）） 次に、該チタン層を800℃、30秒の条件下で窒素雰囲
気中で熱処理を行なうことによってSi基板上のチタン膜
はチタンシリサイド205になり、このとき酸化膜上のチ
タン膜はTiN（窒化チタン）206が形成される。（第２図
（ｅ）） さらに、アンモニアと過酸化水素の混合液によって酸
化膜上のTiN（窒化チタン）をエッチングする。（第２
図（ｆ）） 上述の工程を経て、できあがった本発明、半導体装置
は、従来の半導体装置に比べると、酸化膜を形成した
後、該酸化膜を窒素雰囲気中で、熱処理することによっ
て、該酸化膜が焼き固められ、膜質が安定するため、チ
タンシリサイドを形成する工程において、本来不要な酸
化膜上に、チタンシリサイドが形成されてしまうことを
防止するのに効果がある。
なお、該酸化膜を熱処理する工程において、窒素ガス
のかわりにアルゴン等の単一不活性ガスを用いても同様
の効果がある。
のかわりにアルゴン等の単一不活性ガスを用いても同様
の効果がある。
以上述べた、本発明によれば、従来の酸化膜に比べ
て、該酸化膜を熱処理することによって該酸化膜の膜質
を安定させ、本来不要な酸化膜上にチタンシリサイドが
形成されてしまうことを防止することができ、より信頼
性のすぐれた半導体装置を提供できる。
て、該酸化膜を熱処理することによって該酸化膜の膜質
を安定させ、本来不要な酸化膜上にチタンシリサイドが
形成されてしまうことを防止することができ、より信頼
性のすぐれた半導体装置を提供できる。
第１図は、本発明の半導体装置を示す主要断面図。 第２図（ａ）〜（ｆ）は、本発明の半導体装置の製造工
程の断面図。 第３図は、従来の半導体装置の断面図。 101、201、301……Si基板 102、202、302……二酸化ケイ素 203……窒素ガス 204……チタン 103、205、303……チタンシリサイド 206……窒化チタン
程の断面図。 第３図は、従来の半導体装置の断面図。 101、201、301……Si基板 102、202、302……二酸化ケイ素 203……窒素ガス 204……チタン 103、205、303……チタンシリサイド 206……窒化チタン
Claims (1)
- 【請求項１】半導体基板上にシリコン酸化膜を形成する
工程、 前記シリコン酸化膜に対して不活性ガス雰囲気中で熱処
理を施すことにより、後記チタンシリサイドを形成する
工程において前記シリコン酸化膜上にチタンシリサイド
が形成されることを防止する工程、 前記シリコン酸化膜を選択的に除去し、前記半導体基板
の一部を露出させる工程、 前記半導体基板上にチタン膜を形成する工程、 前記半導体基板を窒素雰囲気中で熱処理することによっ
て、前記露出している前記半導体基板上にチタンシリサ
イドを形成すると同時に、前記シリコン酸化膜上に窒化
チタン膜を形成する工程、 前記窒化チタン膜を除去する工程、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461489A JP2906491B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461489A JP2906491B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03155130A JPH03155130A (ja) | 1991-07-03 |
| JP2906491B2 true JP2906491B2 (ja) | 1999-06-21 |
Family
ID=17810039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29461489A Expired - Lifetime JP2906491B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906491B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19510777C1 (de) * | 1995-03-24 | 1996-06-05 | Itt Ind Gmbh Deutsche | Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz |
-
1989
- 1989-11-13 JP JP29461489A patent/JP2906491B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03155130A (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563011B2 (ja) | ||
| JPH01199456A (ja) | 半導体集積回路の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP2554634B2 (ja) | 半導体装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JPH08293580A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6112374B2 (ja) | ||
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| JP2555754B2 (ja) | 薄膜形成方法 | |
| JPH09266170A (ja) | 半導体装置の製造方法 | |
| JPH0353774B2 (ja) | ||
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH05160068A (ja) | 半導体装置の製造方法 | |
| JP3024232B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPH01100971A (ja) | 半導体装置の製造方法 | |
| JPH0799742B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100402 |