JPS6112374B2 - - Google Patents
Info
- Publication number
- JPS6112374B2 JPS6112374B2 JP1811679A JP1811679A JPS6112374B2 JP S6112374 B2 JPS6112374 B2 JP S6112374B2 JP 1811679 A JP1811679 A JP 1811679A JP 1811679 A JP1811679 A JP 1811679A JP S6112374 B2 JPS6112374 B2 JP S6112374B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- semiconductor substrate
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005121 nitriding Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に半
導体基板表面への絶縁膜の形成方法に関する。
導体基板表面への絶縁膜の形成方法に関する。
半導体装置、例えばMIS構造半導体装置のゲー
ト絶縁膜としては、従来一般に使用されてきてい
る二酸化硅素（SiO2）膜の他に、窒化硅素
（Si3N4）膜が多く用いられる状況にある。
ト絶縁膜としては、従来一般に使用されてきてい
る二酸化硅素（SiO2）膜の他に、窒化硅素
（Si3N4）膜が多く用いられる状況にある。
上記ゲート絶縁膜として用いる窒化硅素膜の形
成法としては、界面状態のよい窒化硅素膜が得ら
れる加熱窒化法、即ち半導体基板を窒素N2雰囲
気中で加熱して該半導体基板表面に窒化硅素膜を
形成する方法が用いられる。
成法としては、界面状態のよい窒化硅素膜が得ら
れる加熱窒化法、即ち半導体基板を窒素N2雰囲
気中で加熱して該半導体基板表面に窒化硅素膜を
形成する方法が用いられる。
ところがかかる加熱窒化法では、或る程度窒化
硅素膜が形成されると、該窒化硅素膜の存在によ
つて半導体基板表面と窒素雰囲気との間が遮断さ
れるいわゆるセルフマスキング効果により、ある
値以上の窒化硅素膜は成長しなくなつてしまう。
そのため該加熱窒化法により形成できる窒化硅素
膜の厚さはたかだか50〔Å〕程度にすぎなかつ
た。
硅素膜が形成されると、該窒化硅素膜の存在によ
つて半導体基板表面と窒素雰囲気との間が遮断さ
れるいわゆるセルフマスキング効果により、ある
値以上の窒化硅素膜は成長しなくなつてしまう。
そのため該加熱窒化法により形成できる窒化硅素
膜の厚さはたかだか50〔Å〕程度にすぎなかつ
た。
しかしながら、例えば前述の如きMIS構造半導
体装置の絶縁膜としては、50〔Å〕程度では厚さ
が不足する場合が多い。例えばゲート絶縁膜とし
て用いた場合、該ゲート絶縁膜上に配設されたゲ
ート電極へ与えられた電荷が該ゲート絶縁膜を通
して半導体基板等へ漏れ易く、該ゲート電極に与
えられた情報が消失される恐れが大きいという問
題がある。
体装置の絶縁膜としては、50〔Å〕程度では厚さ
が不足する場合が多い。例えばゲート絶縁膜とし
て用いた場合、該ゲート絶縁膜上に配設されたゲ
ート電極へ与えられた電荷が該ゲート絶縁膜を通
して半導体基板等へ漏れ易く、該ゲート電極に与
えられた情報が消失される恐れが大きいという問
題がある。
本発明の目的は上記問題点を解消して、良好な
界面状態と所望の厚さを有する窒化硅素
（Si3N4）膜を形成し得る半導体装置の製造方法を
提供することにある。
界面状態と所望の厚さを有する窒化硅素
（Si3N4）膜を形成し得る半導体装置の製造方法を
提供することにある。
このため本発明によれば半導体基板表面に第１
の窒化硅素膜を形成する工程と、イオン注入法に
より窒素を前記半導体基板に導入する工程と、窒
素雰囲気中で前記半導体基板を熱処理して前記半
導体基板の少なくとも一部を第２の窒化硅素膜に
変換する工程と、前記第１の窒化硅素膜を除去す
る工程と、前記半導体基板を窒素雰囲気中で熱処
理する工程とを含む半導体装置の製造方法が提供
される。
の窒化硅素膜を形成する工程と、イオン注入法に
より窒素を前記半導体基板に導入する工程と、窒
素雰囲気中で前記半導体基板を熱処理して前記半
導体基板の少なくとも一部を第２の窒化硅素膜に
変換する工程と、前記第１の窒化硅素膜を除去す
る工程と、前記半導体基板を窒素雰囲気中で熱処
理する工程とを含む半導体装置の製造方法が提供
される。
以下本発明の実施例を図面に基いて説明する。
第１図ないし第５図は本発明の一実施例を示す
工程断面図である。
工程断面図である。
本発明によれば、第１図に示すようにシリコン
基板１を準備し、半導体基板１の表面に第２図に
示すように化学気相成長法により第１の窒化硅素
（Si3N4）膜２を1500〔Å〕程の厚さに形成する。
基板１を準備し、半導体基板１の表面に第２図に
示すように化学気相成長法により第１の窒化硅素
（Si3N4）膜２を1500〔Å〕程の厚さに形成する。
次に第３図に示すように該第１のSi3N4膜２を
介してシリコン基板１表面にイオン注入法により
窒素原子（Ｎ）を導入する。この時注入される窒
素原子の濃度のピーク値の位置Rp3がシリコン基
板１とSi3N4膜２とのの界面４から例えば100
〔Å〕の深さになるように注入エネルギーを調節
する。
介してシリコン基板１表面にイオン注入法により
窒素原子（Ｎ）を導入する。この時注入される窒
素原子の濃度のピーク値の位置Rp3がシリコン基
板１とSi3N4膜２とのの界面４から例えば100
〔Å〕の深さになるように注入エネルギーを調節
する。
次いで該シリコン基板１に対し、窒素（N2）雰
囲気中で1200〔℃〕で20分程度熱処理を施こす。
この結果、第４図に示すように注入された窒素が
シリコンと反応し、第１のSi3N4膜２下のシリコ
ン基板表面近傍は約100〔Å〕の厚さの第２の
Si3N4膜５に変換される。
囲気中で1200〔℃〕で20分程度熱処理を施こす。
この結果、第４図に示すように注入された窒素が
シリコンと反応し、第１のSi3N4膜２下のシリコ
ン基板表面近傍は約100〔Å〕の厚さの第２の
Si3N4膜５に変換される。
しかる後第５図に示すように前記第１のSi3N4
膜２を加熱燐酸をエツチング液とするエツチング
等の方法により除去してシリコン基板１に形成さ
れた第２のSi3N4膜５を露出させる。そして更に
該シリコン基板１を窒素雰囲気中で再加熱処理
し、前記エツチングの際第２のSi3N4膜５に発生
し易にピンホールの除去を行う。
膜２を加熱燐酸をエツチング液とするエツチング
等の方法により除去してシリコン基板１に形成さ
れた第２のSi3N4膜５を露出させる。そして更に
該シリコン基板１を窒素雰囲気中で再加熱処理
し、前記エツチングの際第２のSi3N4膜５に発生
し易にピンホールの除去を行う。
この時窒素雰囲気は高圧の方が望ましく、例え
ば圧力10〔Kg/cm2〕、温度1100〔℃〕、時間20分の
条件で実施される。
ば圧力10〔Kg/cm2〕、温度1100〔℃〕、時間20分の
条件で実施される。
以上により約100〔Å〕の厚さのを有し且つ緻
密な膜質を有するSi3N4膜５を得ることができ
た。
密な膜質を有するSi3N4膜５を得ることができ
た。
第６図は、本発明の他の実施例の説明に供する
図面であつて、更に厚いSi3N4膜を形成する方法
を示す。
図面であつて、更に厚いSi3N4膜を形成する方法
を示す。
すなわち、例えば200〔Å〕というようなより
厚いSi3N4膜を形成する場合には、シリコン基板
表面に注入される窒素原子の濃度のピーク値が
夫々３，３’，３”……の位置になるように注入
エネルギーを調節してイオン注入を繰り返し実施
する。そしてこれ以後の処理は前記第１の実施例
と同様に行なえばよい。
厚いSi3N4膜を形成する場合には、シリコン基板
表面に注入される窒素原子の濃度のピーク値が
夫々３，３’，３”……の位置になるように注入
エネルギーを調節してイオン注入を繰り返し実施
する。そしてこれ以後の処理は前記第１の実施例
と同様に行なえばよい。
なお以上の実施例において、シリコン基板表面
に形成される第１の窒化硅素膜２は、イオン注入
の際該第１の窒化硅素膜２を構成する窒素の一部
が反跳注入により注入イオン（窒素イオン）と共
にシリコン基板中へ導入されて、該シリコン基板
の窒化に際し有効に作用する。
に形成される第１の窒化硅素膜２は、イオン注入
の際該第１の窒化硅素膜２を構成する窒素の一部
が反跳注入により注入イオン（窒素イオン）と共
にシリコン基板中へ導入されて、該シリコン基板
の窒化に際し有効に作用する。
以上説明したごとく本発明によれば、例えば
MIS構造半導体装置のゲート絶縁膜等に適用して
使用可能な、界面状態が良好で所望の厚さを有す
る、且つ緻密な窒化硅素膜を容易に形成すること
ができる。
MIS構造半導体装置のゲート絶縁膜等に適用して
使用可能な、界面状態が良好で所望の厚さを有す
る、且つ緻密な窒化硅素膜を容易に形成すること
ができる。
第１図ないし第５図は本発明のによる半導体装
置の製造方法の第１の実施例を示す工程断面図、
第６図は本発明の他の実施例を示す断面図であ
る。 １……半導体基板、２……化学気相成長窒化硅
素膜、３，３’，３”……イオン注入された窒素
原子濃度のピーク値の位置、４……半導体基板と
化学気相成長膜との界面、５……窒化硅素膜。
置の製造方法の第１の実施例を示す工程断面図、
第６図は本発明の他の実施例を示す断面図であ
る。 １……半導体基板、２……化学気相成長窒化硅
素膜、３，３’，３”……イオン注入された窒素
原子濃度のピーク値の位置、４……半導体基板と
化学気相成長膜との界面、５……窒化硅素膜。
Claims (1)
- １ 半導体基板表面に、第１の窒化硅素膜を形成
する工程と、イオン注入法により窒素を前記半導
体基板に導入する工程と、窒素雰囲気中で前記半
導体基板を熱処理して前記半導体基板の少なくと
も一部を第２の窒化硅素膜に変換する工程と、前
記第１の窒化硅素膜を除去する工程と、前記半導
体基板を窒素雰囲気中で熱処理する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1811679A JPS55110037A (en) | 1979-02-19 | 1979-02-19 | Method for making semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1811679A JPS55110037A (en) | 1979-02-19 | 1979-02-19 | Method for making semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55110037A JPS55110037A (en) | 1980-08-25 |
| JPS6112374B2 true JPS6112374B2 (ja) | 1986-04-08 |
Family
ID=11962632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1811679A Granted JPS55110037A (en) | 1979-02-19 | 1979-02-19 | Method for making semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55110037A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756970A (en) * | 1980-09-22 | 1982-04-05 | Oki Electric Ind Co Ltd | Manufacture of insulated gate type field effect semiconductor device |
| JPS5864034A (ja) * | 1981-10-13 | 1983-04-16 | Mitsubishi Electric Corp | シリコン窒化膜の形成方法 |
| JPH02186632A (ja) * | 1989-01-12 | 1990-07-20 | Nec Corp | 絶縁膜の製造方法 |
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
-
1979
- 1979-02-19 JP JP1811679A patent/JPS55110037A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55110037A (en) | 1980-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6037238A (en) | Process to reduce defect formation occurring during shallow trench isolation formation | |
| US4455193A (en) | Process for producing the field oxide of an integrated circuit | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JPH06314777A (ja) | 半導体デバイスの製造方法 | |
| JPS6229905B2 (ja) | ||
| US5447885A (en) | Isolation method of semiconductor device | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| KR0176155B1 (ko) | 반도체 장치의 소자분리 방법 | |
| JPS6359251B2 (ja) | ||
| JP2004518283A (ja) | トレンチの充填方法 | |
| JPS6112374B2 (ja) | ||
| JPS63217657A (ja) | 半導体基板の製造方法 | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| US4840918A (en) | Method of noise reduction in CCD solid state imagers | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JP2693046B2 (ja) | 半導体装置の製造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JPH1050693A (ja) | 半導体装置の製造方法 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 |