JP2008028403A - 第１の酸化物層および第２の酸化物層を形成するための方法 - Google Patents

第１の酸化物層および第２の酸化物層を形成するための方法 Download PDF

Info

Publication number
JP2008028403A
JP2008028403A JP2007197305A JP2007197305A JP2008028403A JP 2008028403 A JP2008028403 A JP 2008028403A JP 2007197305 A JP2007197305 A JP 2007197305A JP 2007197305 A JP2007197305 A JP 2007197305A JP 2008028403 A JP2008028403 A JP 2008028403A
Authority
JP
Japan
Prior art keywords
semiconductor body
exposing
oxide
oxide layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007197305A
Other languages
English (en)
Inventor
H Jim Fulford Jr
エイチ・ジム・フルフォード・ジュニア
Mark I Gardner
マーク・アイ・ガードナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2008028403A publication Critical patent/JP2008028403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】非常に薄い酸化物層の品質を改良するための方法を提供する。
【解決手段】濃くドープされたＮ＋層上の半導体本体の表面領域上にかつゲート領域の表面上に初期の酸化物層（１０４）を形成するために半導体本体をはじめに酸化させることによって、ＥＥＰＡＬ装置などのプログラマブル装置に適切な高品質のトンネル酸化膜が濃くドープされたＮ＋層上の半導体本体の表面領域上に形成され、さらにゲート酸化膜がゲート領域上に形成される。次に、濃くドープされたＮ＋層の上層の初期の酸化物層（１０４）の少なくとも一部分が取除かれる。初期の酸化膜の残りの部分の厚みを増しそれによってゲート酸化膜を形成するために、さらに濃くドープされたＮ＋層上にトンネル酸化膜を形成するために、半導体本体は酸化に適切な環境にその後さらされる。半導体本体を窒素源に導入することによって、ある濃度の窒素がゲートおよびトンネル酸化膜両方に導入される。
【選択図】図１

Description

発明の分野
この発明は、半導体装置の製造に関し、より特定的には、半導体基板の表面上に高品質の酸化膜を達成するための方法に関する。
関連技術の説明
半導体装置の製造における高品質の酸化膜は非常に重要である。電気的に消去書込可能なプログラマブルアレイ論理（ＥＥＰＡＬ）装置、電気的に消去書込可能な読出専用メモリ（ＥＥＰＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ），また最近ではより高速のベーシックな論理機能、などの多くの広い範疇の市販される装置の商品価値は、高品質の非常に薄い酸化物層の再現可能性にかかっている。
ゲート酸化膜の品質における大きな改良は、改良されたクリーニング技術、ＨＣＬ／ＴＣＡのゲート酸化処理への付加、およびより純度の高いガスおよび化学薬品によって達成されている。ＲＣＡクリーニング技術は、Ｔ．オーミ（Ohmi）らの、ＩＥＥＥ Transctions on Electron Devices 、３９巻、第３号、１９９２年３月による「薄い酸化膜品質の表面微小粗さにおける依存性」（“Dependence of Thin Oxide Quality on Surface Micro-Roughness ”）で述べられている。ほかの技術は、従来のＨＣＬまたはＴＣＡとのＯ2以外の、別の（ＮＨ3、ＯＮＯ、ＷＥＴ Ｏ2）ガス構成をゲート酸化サイクルに組込んでいる。Ａ．ジョウシ（Joshi）らの、ＩＥＥＥＥ Transctions on Electron Devices、３９巻、第４号、１９９２年４月による「急速な熱によって窒化処理された薄いゲート酸化物の電気特性における急速熱再酸化の効果」（“Effect of Rapid Reoxidixation on the
Electrical Properties of Rapid Thermally Nitrided Thin Gate Oxide”）に述べられているように、単一のウェハＲＴＡ（ＲＴＰ）ゲート処理もかなり進歩している。
Ｔ．オーミ（Ohmi）ら、「薄い酸化膜品質の表面微小粗さにおける依存性」」（"Dependence of Thin Oxide Quality on Surface Micro-Roughness"）、ＩＥＥＥ Transctions on Electron Devices、３９巻、第３号、１９９２年３月 Ａ．ジョウシ（Joshi）ら、「急速な熱によって窒化処理された薄いゲート酸化物の電気特性における急速熱再酸化の効果」（"Effect of Rapid Reoxidixation on the Electrical Properties of Rapid Thermally Nitrided Thin Gate Oxide "）、ＩＥＥＥＥ Transctions on Electron Devices、３９巻、第４号、１９９２年４月
これらの技術は、ＭＯＳトランジスタのゲートなどの「ゲート酸化膜」に言及するが、通常何らかの薄い（大抵は３００Åより小さい）酸化膜に適用可能である。ＥＥＰＡＬ処理技術の「トンネル」酸化膜は非常に薄い（通常は１００Åより小さい）ゲート酸化膜であって、大抵その酸化膜は非常に濃くドープされたＮ＋層の上方で成長するという幾分通常とは異なる要件が伴なう。ほとんどのＭＯＳトランジスタ処理のトランジスタチャネル領域の場合にそうであるように、濃くドープされた基板表面から成長した酸化膜は一般的に、より薄くドープされた表面から成長した酸化膜より品質が落ちると考えられる。
薄い酸化膜の形成においては細心の注意が払われるが、さらに品質改良が望ましい。さらには、新しい装置にはいっそうより薄い酸化膜が望ましく、しかも同様に高品質の酸化膜特性を有さなければならない。
発明の概要
この発明の目的は非常に薄い酸化物層の品質を改良することである。
この発明のさらなる目的は、ＥＥＰＡＬなどのプログラマブル技術のトンネル酸化膜の品質を改良することである。
この発明のさらなる目的は、ＭＯＳトランジスタのゲート酸化膜の品質を改良することである。
この発明のさらに他の目的は、比較的低い酸化温度を使用して薄い酸化膜を形成するための環境を提供することである。
この発明のさらに他の目的は、高品質の、製造可能性および再現可能性の高い薄い酸化膜、特に２５ないし７５Åの範囲の厚みを有する酸化膜を製造することである。
集積回路製造処理のためのこの発明の一実施例では、半導体本体の第１の表面領域上に第１の酸化物層を形成するための方法、さらには第１の酸化物層より大きい厚みの第２の酸化物層を半導体本体の第２の表面領域上に形成するための方法は、第１および第２の表面領域上に初期の酸化物層を形成するステップを含む。この方法は、その後、半導体本体の第１の表面領域の上方に置かれた領域の第１の酸化物層の少なくとも一部分を取除くステップを含み、酸化膜形成に適した環境に半導体本体をさらすステップがその後に続き、こうして半導体本体の第１の表面領域の上方に置かれる第１の酸化物層を形成しかつ第２の表面領域上方に置かれる初期の酸化物層を厚くして第２の酸化物層を形成する。この方法は、さらすステップの開始に続いて、半導体本体を窒素源に導入するステップを含み、第１および第２の酸化物層両方に窒素を導入する。上記さらすステップは、酸素を含む雰囲気にあるときに半導体本体を７００℃〜８００℃の温度範囲に保つステップを含んでいる。この方法は、上記さらすステップの前に、酸素ガスを含まない不活性雰囲気で半導体本体を昇温するステップをさらに含んでいる。
この発明の別の実施例では、導入するステップはさらすステップと同時に行なわれ、それによってさらすステップの少なくとも一部分の間に酸化膜形成に適切な環境は窒素源を含み、第１および第２の酸化膜両方の少なくとも一部分にある濃度の窒素を形成する。
この発明のさらなる他の実施例では、この方法は、さらすステップおよび導入ステップに続いて、半導体本体をアニーリングするステップをさらに含む。
代わりに、この発明のさらに他の実施例では、第１および第２の酸化膜両方にある濃度の窒素を含む表面層を形成するように、導入ステップは、半導体本体をアニーリングするステップに続いて、窒素を含む雰囲気下で半導体本体をアニーリングするステップを含む。
好ましい実施例の詳しい説明
図１−６は、ＣＭＯＳ ＥＥＰＡＬ処理の、Ｐウェル活性領域にゲートおよびトンネル酸化膜を形成するための処理ステップのシーケンスを示す断面図である。そのような図面は、あるＣＭＯＳ ＥＥＰＲＯＭの処理などの他の同様な処理にも適用可能である。ゲート酸化膜は、Ｎチャネル ＭＯＳトランジスタを製造するために使用され、トンネル酸化膜は、ＥＥＰＡＬセルエレメントに有効な構造を製造するために使用される。
図１を参照して、Ｐ−ウェルフィールド酸化膜１０２は、ＬＯＣＯＳ処理を使用して基板１００上に形成される。Ｐ−ウェルフィールド酸化膜１０２はＰ−ウェル活性領域１１０をフィールド酸化膜１０２間に規定する。ＫＯＯＩ酸化膜１０４はその後蒸気酸化環境中でおよそ２２５Åの厚みに成長する。ＫＯＯＩ酸化膜の成長およびそれに続く除去は、前のフィールド酸化の間にＬＯＣＯＳ端縁の活性領域の周りに形成する窒化物の残留ＫＯＯＩリボンをなくすための周知の処理である。（蒸気酸化環境中の窒化シリコンはアンモニアおよび二酸化シリコンに分解する。アンモニアは、シリコン表面に達するまでフィールド酸化膜を介して拡散し、そこでアンモニアが反応して窒化シリコンを形成し、活性領域の端縁の周りのシリコン／二酸化シリコン界面に窒化物のリボンを残す。）
Ｐ−ウェル内に後に製造されるべきＭＯＳトランジスタの公称しきい値を設定するために、ＶTI注入１６２がその後全ウェハ上に注入される。これは好ましくは軽いホウ素注入であり、Ｐ−ウェル領域およびＮ−ウェル領域（図示せず）両方に何らかのマスキングフォトレジストを伴なうことなく与えられる（すなわち、「ブランケット注入」）。好ましい注入量は、２５ｋｅＶの注入エネルギで０．４ないし２．０×１０12イオン／ｃｍ2である。Ｎ−ウェルに後で製造されるべきＰ−チャネルＭＯＳトランジスタのしきい値を調整するために、別個のＶTP注入（図示せず）がＮ−ウェル領域（図示せず）に注入される。これを達成するためには、フォトレジスト層が与えられ、Ｐ−ウェルを覆う一方でＮ−ウェルをさらすように規定され、Ｎ−ウェルへの注入が（典型的には２５ｋｅＶの注入エネルギで４×１０11イオン／ｃｍ2の注入量で）行なわれ、さらにＰ−ウェルの上層のフォトレジストがその後取除かれる。
図示されたＰ−ウェルに作用する処理シーケンスに続いて、フォトレジスト層が与えられ、Ｐ−ウェル活性領域１１０上でＫＯＯＩ酸化膜１０４の一部分をさらすフォトレジスト層１０６を形成するように規定される。結果として得られる構造が図２に示されている。まだ活性化されていないＶTI注入層１８０がＫＯＯＩ酸化膜１０４の下で示される。
次に、この実施例のＥＥＰＡＬ処理のために、リン注入１０８が、さらされたＫＯＯＩ酸化膜を介してＰ−ウェル活性領域１１０の領域１００に注入される。好ましい注入量は６０ｋｅＶの注入エネルギで１．０×１０15イオン／ｃｍ2である。基板の他の領域はフォトレジスト層１０６によってマスキングされる。フォトレジスト層１０６はその後取除かれ、その表面はＲＣＡクリーンオペレーションによってアニーリングに備えられ、結果として図３に示された構造になる。リン注入層１２０がリン注入１０８の重いドーズ量によって生成されている。リン注入１０８にさらされたＫＯＯＩ酸化膜に対する注入損傷のために、ＲＣＡクリーンオペレーションは注入損傷を受けたＫＯＯＩ酸化膜のいくらかをエッチングし、その結果リン注入層１２０の上方の領域におよそ１００Åの厚みのエッチングされたＫＯＯＩ酸化膜１２２がある。先にフォトレジスト層１０６によって保護されその結果リン注入１０８によって損傷を受けなかったＫＯＯＩ酸化膜１０４の部分は実質的にエッチングされないまま２２５Åの厚みで残る。リン注入層１２０のドーピング密度はＶTI注入層１８０のドーピング密度よりもはるかに大きいので、ＶTI注入層１８０はリン注入層１２０中に延びるようには図示されていない。
リン注入層１２０を基板１００中に駆動するアニールオペレーションが続き、それによってリンの表面濃度が小さくなる。さらに、アニールオペレーションはリン注入を活性化し、それによってＮ＋層をＰ−ウェル中に形成し、さらにＶTI注入層１８０を活性化し、それによってＶTI層を形成する。次に、（たとえば１０：１ＨＦで１．７分の）短い酸化膜エッチングにより、ゲート酸化に備えて、ＫＯＯＩ酸化膜１０４およびエッチングされたＫＯＯＩ酸化膜１２２がＰ−ウェルの表面から取除かれる。そのようなゲート酸化に先立つエッチングステップの好ましいエッチング条件は、マーク・アイ・ガードナー（Mark
I. Gardner）、ヘンリー・ジム・フルフォード・ジュニア（Henry Jim Fulford, Jr.）
、およびジェイ・ジェイ・シートン（Jay J. Seaton）を発明者とする、平成５年１０月２８日に出願された「高品質の酸化膜を成長させるための方法」と題された同時係属中の、共通に譲渡された特願平６−２０４４９６内に議論されており、ここに全文を引用により援用する。結果として得られる構造が図４に示されており、上層の酸化膜がないＰ−ウェル活性領域表面１４２を示し、さらにＮ＋層１４０の形成を示し、これは前のアニールステップの間に達成されたドライブインのために前の活性化されていないリン注入層１２０よりも深くかつ広い。さらに、活性化されていないＶTI注入層１８０はアニールステップにより活性化され、結果としてＶTI層２２４になる。
次に、ゲート酸化膜がＰ−ウェル活性領域１１０上に形成される。これは好ましくは乾いた酸化環境で１４０Åの厚みに成長するが、代替的には（以下で議論される）ＣＶＤ法によって堆積されてもよい。好ましくは酸化炉の雰囲気ガスを不活性アニーリング雰囲気に変更し一方高温を（たとえばアルゴンを３０分間１０００℃で）与え続けることによって、その場でのアニールがゲート酸化サイクルの終わりに行なわれる。いくつかの利点を有するゲート酸化条件が、マーク・アイ・ガードナー、およびヘンリー・ジム・フルフォード・ジュニアによる、１９９４年３月３１日に出願された「高品質の酸化膜を犠牲酸化アニールを使用して達成するための方法」（“Method for Achiering a High Ouality Thin Oxide Using a Sacrificial Anneal”）と題された同時係属中の、共通に譲渡された米国特許第５，３１６，９８１内に議論されており、ここに全文を引用により援用する。
図示されているようにＰ−ウェルに作用する処理シーケンスに続いて、フォトレジスト層が与えられＮ＋層１４０上のゲート酸化膜をさらすように規定され、さらされたゲート酸化膜を取除くようにエッチングステップがその後に続く。このトンネル開口エッチングは６：１に緩衝されたエッチャントで０．２分エッチングされ、Ｎ＋層１４０上の基板の表面をさらすように１４０Åのゲート酸化膜を取除く。このエッチングに関する好ましい条件は上述された「高品質の酸化膜を成長させるための方法」と題された出願内で議論される。結果として得られる構造は図５に示されており、トンネル開口エッチングによってさらされたＮ＋表面１８４を示す。フォトレジスト層１８２はトンネル開口を規定し、かつＮ＋層１４０の上層でない残りのゲート酸化膜１６０を保護する。ＶTI層２２４はゲート酸化膜１６０下に置かれるように示される。
最後に、フォトレジスト層１８２が取除かれ、ここで述べられたような酸化シーケンスにより、Ｎ＋層１４０の上層のＮ＋表面１８４上でトンネル酸化膜が成長し、さらに現存のゲート酸化膜１６０の厚みが増加する。図６を参照して、トンネル酸化膜２２０は名目上８５Åの厚みであり、一方再酸化されたゲート酸化膜２２２は名目上１８０Åの厚みである。６０ないし９０Åのトンネル酸化膜および１００ないし１８０Åのゲート酸化膜が以下で議論されるシーケンスと同じシーケンスを使用して容易に達成され得る。代替の実施例では、トンネル開口エッチングは、Ｎ＋層１４０の上層のゲート酸化膜を部分的にだけ取除き（図示せず）、それはその後トンネル酸化膜を形成するためにトンネル酸化シーケンスによって厚みを増される。
このステップに続いて、様々な周知の処理のいずれかに従って、トランジスタ、配線、および他の特徴を形成するために、ポリシリコン層が堆積され、ドープされ、かつ規定される。特に、トンネル酸化膜２２０を介する電界が十分に高ければトンネル酸化膜２２０を介して導電する、ＥＥＰＡＬセルに有効な構造を形成するために、ポリシリコンがトンネル酸化膜２２０上に堆積される。酸化膜の品質の測定は、ポリシリコン層が有効な構造にパターン化された直後に行なわれ得る。
表１に示された酸化シーケンスは、トンネル酸化膜をＮ＋層１４０の上層のＮ＋表面１８４から成長させることと、現存のゲート酸化膜１６０の厚みを増やすこととの両方に使
用され得る。示されているように、トンネル酸化は、酸化段階として進み、温度の下降が後に続き、その後窒素雰囲気中のＲＴＰアニール（「急速熱処理」アニール、「ＲＴＡアニール」すなわち「急速熱アニール」とも呼ぶ）が後に続いて進行する。このシーケンスは典型的には名目上８５Åの厚みを有するトンネル酸化膜２２０を製造する。
Figure 2008028403
代替的には、表２に記された酸化シーケンスは、トンネル酸化膜をＮ＋層１４０の上層のＮ＋表面１８４から成長させることと、さらに現存のゲート酸化膜１６０の厚みを増やすこととの両方に使用され得る。図示されているように、トンネル酸化が３段階酸化サイクルとして進行し、ＨＣｌゲッタリングが第１段階と第２段階との間で、さらに第２段階と第３段階との間で行なわれる。この処理は、ＨＣｌをシリコンおよびポリシリコン界面の両方から遠ざける一方で、存在し得る可動イオン電荷または重い金属をゲッタリングするに十分に高い濃度のＨＣｌをゲート酸化膜の本体内になおも与える。シリコンまたはポリシリコン界面のいずれかと接触するＨＣｌはその界面表面の品質を下げ、同様にその界面と隣接するどの酸化膜の品質も下げる。さらに、ゲッタリングステップはアニーリング環境を部分的に成長した酸化膜に与え、それはＳｉ／ＳｉＯ2界面の粗さを低減しかつ酸化膜の密度を高めるように働き、これらのことはいずれも高品質の酸化膜の促進に有益である。酸化の第３段階の後さらに温度の下降の後（ＲＴＰアニール、技術的に冗長な用語ではあるが「ＲＴＡアニール」としても既知の）急速熱アニールが選択的にＮ2Ｏ雰囲気中で行なわれる。Ｎ2Ｏアニールステップは、およそさらに１５Åの酸化膜を形成し、その結果最終的におよそ７５Åの厚みになる。酸化、およびゲッタリングステップを含む表２のステップ１−９は好ましくは拡散チューブ中で行なわれ、一方ステップ１０はもちろん好ましくはＲＴＰシステム中で行なわれる。しかしながら、最終アニール（ステップ１０）は所望であれば拡散チューブ中で行なうことも可能である。チューブの高い熱量と、その結果ＲＴＡアニールと比較してウェハがより長い時間高温を経験することを考慮して、先に行なわれるドーピングの分布を調整する必要がある。
Figure 2008028403
上述された多くの特定のステップは様々な異なった処理ステップを使用して行なわれてもよい。たとえば、ゲート酸化膜は、上述されたような低圧力化学蒸着（ＬＰＣＶＤ）法、プラズマ増速化学蒸着（ＰＥＣＶＤ）法、急速熱処理（ＲＴＰ）、または炉処理いずれかによって有利に形成され得る。同様に、トンネル酸化膜はＬＰＣＤＶ，ＰＥＣＶＤ，ＲＴＰまたは炉処理いずれかによって有利に形成され得る。両方の酸化膜形成はＮ2ＯまたはＯ2いずれかの雰囲気中で行なわれ、さらにＣｌの酸化膜への導入を含んでもよいし含まなくてもよい。さらに、窒素アニールがＰＥＣＶＤ処理、ＲＴＰ処理、または従来の炉処理いずれかで有利に行なわれ得る。窒素を含む他の酸化シーケンスはマーク・アイ・ガードナーおよびヘンリー・ジム・フルフォード・ジュニアらの発明者による１９９４年３月２２日に出願された「窒素アニールを使用して非常に信頼度の高い薄い酸化膜を達成するための方法」（“Method for Achieving an Ultra-Reliable Thin Oxide Using a Nitrogen Anneal”）と題された、同時係属中の共通に譲渡された米国特許第５、２９６、４１１号内に開示されており、ここに全文を引用により援用する。
表２に示されたような基本的な処理シーケンスはおよそ６０Åの厚みに低減された酸化膜を製造するために利用され得る。３０ないし４０Åの範囲の厚みを得るためには、シーケンスの温度は８００℃に下げられなければならない。表３は、４０Åのトンネル酸化膜を製造するためのトンネル酸化シーケンスを開示し、好ましくは炉チューブ中で行なわれ、ＲＴＰアニールがその後に続く（表には表示せず）。そのようなＲＴＰアニールは、９００ないし１０５０℃の温度範囲を有し得るが、低温の炉で成長するが高品質の酸化膜は確実に得られる。表２に示された処理とは対照的に、表３に示されたトンネル酸化サイク
ルでは低温のＯ2は使用されない。
Figure 2008028403
表４に開示されたトンネル酸化シーケンスは、３０Åの酸化膜を製造するために使用され得る。表３の処理と同様に、また表２に示された処理とは対照的に、表４に示されたトンネル酸化サイクルでは低温のＯ2は使用されない。炉の温度がより低い７００ないし７５０℃で、ＲＴＰアニールがその後に続き、２０ないし２５Åのトンネル酸化膜の製造が可能となる。
ＲＴＰアニール以外に、トンネル酸化膜は、炉成長に続いて低圧のＮ2Ｏの雰囲気下でＬＰＣＶＤアニールをすることで製造され得る。典型的な圧力の範囲は５ないし３０ｔｏｒｒであり、一方典型的な温度範囲は９００ないし１０５０℃である。
Figure 2008028403
トンネル酸化は炉酸化処理によるのではなくＬＰＣＶＤ処理を利用してもまた達成され得る。そのような処理は７００ないし８５０℃の温度範囲で行なわれ、２：１ないし１０：１の範囲の比率を有するＮ2ＯおよびＳｉＨ4の混合物を使用し、さらに１００ｍＴｏｒｒないし５００ｍＴｏｒｒの圧力範囲で行なわれる。この処理の１つの顕著な利点は、従来のポリシリコン堆積法で行なうことができることである。さらに、ＬＰＣＶＤ酸化は選択的にＲＴＰまたは炉アニールのいずれかがその後に続いてよい。
トンネル酸化は、炉酸化処理またはＬＰＣＶＤ処理によるのではなくＰＥＣＶＤ処理を利用することによってもまた達成され得る。そのような処理もまた２：１ないし１０：１の比率範囲を有するＮ2ＯおよびＳｉＨ4の混合物を使用し、２Ｔｏｒｒないし３０Ｔｏｒｒの範囲の圧力で行なわれ、さらに５０ないし５００ワットの範囲の電力レベルで行なわれ得る。Ｎ2Ｏ ＳｉＨ4分子の分離に要するエネルギはプラズマ中に含まれるので、その処理は室温（２５℃）ないし４００℃の範囲の温度で行なわれ得る。さらに、ＬＰＣＶＤ酸化は選択的にＲＴＰまたは炉アニールいずれかが続き得る。ゲート酸化膜が成長するのではなく堆積されるのであれば、より薄い酸化膜が達成可能である。例えば１０ないし２０Åのゲート酸化膜が堆積され、トンネル酸化がその後に続き得る。この結果、厚みがトンネル酸化膜とほぼ同じゲート酸化膜になる。そのようなゲート酸化はＬＰＣＶＤまたはＰＥＣＶＤ処理いずれかによって達成され得る。
上述されたこの技術は、高品質の非常に薄い酸化膜を製造するためにポリシリコン堆積に先立ついずれの酸化サイクルにも非常に関係が深く、ほとんどすべてのＭＯＳ処理技術に応用される可能性が高い。この技術は特に堆積酸化膜の品質を向上させることに適しており、さらにゲート酸化膜の形成における図１−６のシーケンスに示されているように再成長酸化膜に適していると考えられる。５０Åより小さい厚みの薄いトンネル酸化膜を形
成するには上で議論したように酸化膜を成長させるのではなく堆積酸化膜のほうがおそらく有用であろう。
酸化膜中のある濃度の窒素は、上層のポリシリコン層から酸化膜を通ってその下のチャネルまたは基板に達する、酸化膜を使用する装置の性能を（基板領域のドーピングプロファイルをかなり変えてしまうことで）低下させかねないドーパント原子、特にホウ素の移動を減じる拡散バリヤを提供することもまた考えられる。この拡散バリヤは特にホウ素が存在するとき魅力的である、なぜならホウ素はリンまたは砒素よりも速く酸化膜中を拡散するからである。酸化物層中の窒素源は、上述されたＮ2Ｏアニールによって、または、典型的にはＯ2などの酸素源と結びついて、代替的にはＮＯ、ＮＨ3、ＮＨ4、またはＮＦ3等の他のガスによって与えられる。
さらに、窒素は酸化処理において最終アニールよりも速く導入され得る。たとえば、窒素はゲッタリングオペレーションの間に導入され、たとえ最終アニールが不活性雰囲気下だけにあったとしても、ここに議論された酸化膜と同じ改良された品質を有する酸化膜を生成し得ると考えられる。窒素は成長ステップのうちのいくつかまたはそのすべての間に導入されてもよいが、所望の厚みの酸化膜を生成するに必要な最適な成長条件の再較正が必要となる。
上の説明はＣＭＯＳ技術で製造されるＥＥＰＡＬ技術に言及するが、この開示の技術は、薄い酸化膜を組入れる他の半導体処理技術に有利に応用できる。たとえば、非常に薄い酸化膜誘電体を用いて製造されるキャパシタを要するＤＲＡＭ処理はこれらの技術から非常に大きな利益を得るであろう。もちろん、トンネル酸化膜を利用する他のプログラマブル技術もまたこの利益を受ける。
この発明は上述の実施例に関して述べられてきたが、この発明はこれらの実施例に必ずしも限定されない。たとえば、広範にわたる様々なゲート酸化膜およびトンネル酸化膜の厚みが製造され、その２つの酸化膜をアニールすべきかどうかおよび／またはそれらをどのようにアニールすべきかは多くの異なった方法で決定され得る。したがって、ここに述べられていない他の実施例、変更、および改良は、前掲の特許請求の範囲によって規定されるこの発明の範囲から必ずしも除外される必要はない。
ＣＭＯＳ ＥＥＰＲＯＭ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。 ＣＭＯＳ ＥＥＰＡＬ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。 ＣＭＯＳ ＥＥＰＡＬ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。 ＣＭＯＳ ＥＥＰＡＬ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。 ＣＭＯＳ ＥＥＰＡＬ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。 ＣＭＯＳ ＥＥＰＡＬ処理のＰ−ウェル活性領域におけるゲートおよびトンネル酸化膜の形成のための処理ステップのシーケンスを示す断面図である。
符号の説明
１０２ フィールド酸化膜
１０４ ＫＯＯＩ酸化膜
１１０ Ｐ−ウェル活性領域

Claims (33)

  1. 集積回路の製造工程において、第１の酸化物層を半導体本体の第１の表面領域上に形成するための方法、さらには第１の酸化物層の厚みより大きい第２の酸化物層を半導体本体の第２の表面領域上に形成するための方法であって、
    半導体本体の第１および第２の表面領域上に初期の酸化物層を形成するステップと、
    半導体本体の第１の表面領域上に置かれた領域の初期の酸化物層の少なくとも一部分を取除くステップと、
    取除くステップに続いて、半導体本体を酸素を含む雰囲気にさらし、半導体本体の第１の表面領域の上方に置かれた第１の酸化物層を形成し、かつ第２の領域の上方に置かれた初期の酸化物層の厚みを増やしそのようにして第２の酸化物層を形成するさらすステップと、
    前記さらすステップの開始に続いて、半導体本体を窒素源に導入し、第１および第２の酸化物層両方に窒素を導入するステップとを含み、
    前記さらすステップは、酸素を含む雰囲気にあるときに前記半導体本体を７００℃〜８００℃の温度範囲に保つステップを含み、
    前記さらすステップの前に、酸素ガスを含まない不活性雰囲気で前記半導体本体を昇温するステップをさらに含む、第１の酸化物層および第２の酸化物層を形成するための方法。
  2. 取除くステップは、第１の表面領域上方に置かれた領域内の初期の酸化膜の完全な除去を含み、そのようにして半導体本体の第１の表面領域をさらす、請求項１に記載の方法。
  3. 取除くステップは、第１の表面領域上方に置かれた領域内の初期の酸化膜の部分的な除去を含み、そのようにして形成ステップの完了の際よりもその厚みの少ない、初期の酸化膜の残りの部分を、半導体本体の第１の表面領域上方に置かれた状態のまま残す、請求項１に記載の方法。
  4. 取除くステップの後で、さらにさらすステップに先行して、半導体本体の第２の表面領域の上方に置かれた初期の酸化物層の厚みを増やすさらなるステップを含む、請求項１に記載の方法。
  5. 半導体本体の第２の表面領域の上方に堆積された初期の酸化物層は、さらすステップのすぐ前に、形成するステップの完了の際のその厚みと比べて実質的に変わらない厚みを有する、請求項１に記載の方法。
  6. 第１の表面領域の不純物濃度は第２の表面領域の不純物濃度よりも高い、請求項１に記載の方法。
  7. 導入するステップは、さらすステップに続いて、半導体本体を窒素を含む雰囲気下でアニーリングし、第１および第２の酸化膜両方に窒素を導入した表面層を形成するステップを含む、請求項１に記載の方法。
  8. アニーリングステップはＲＴＰアニーリングステップを含み、さらすステップは炉成長ステップを含む、請求項７に記載の方法。
  9. アニールステップは、窒素を含めるために第１および第２の酸化物層をある厚さでＬＰＣＶＤを用いて形成している間に半導体本体をアニールするＬＰＣＶＤアニールステップを含み、さらすステップは炉成長ステップを含む、請求項７に記載の方法。
  10. ＬＰＣＶＤアニーリングステップは９００℃ないし１０５０℃の範囲の温度で行なわれる、請求項９に記載の方法。
  11. ＬＰＣＶＤアニーリングステップは５ｔｏｒｒないし３０ｔｏｒｒの範囲の圧力で行なわれる、請求項９に記載の方法。
  12. さらすステップおよび導入するステップに続いて、半導体本体をアニーリングするステップをさらに含む、請求項１に記載の方法。
  13. アニーリングステップはＲＴＰアニーリングステップを含み、さらすステップは炉成長ステップを含む、請求項１２に記載の方法。
  14. ＲＴＰアニーリングステップは、９００℃ないし１０５０℃の範囲の温度で行なわれる、請求項１３に記載の方法。
  15. 炉成長ステップは、７００℃ないし９５０℃の範囲の温度で行なわれる、請求項１３に記載の方法。
  16. 炉成長ステップは、８００℃ないし８５０℃の範囲の温度で行なわれる、請求項１３に記載の方法。
  17. アニーリングステップは、窒素を含めるために第１および第２の酸化物層をある厚さでＬＰＣＶＤを用いて形成している間に半導体本体をアニールするＬＰＣＶＤアニーリングステップを含み、さらすステップは、炉成長ステップを含む、請求項１２に記載の方法。
  18. 導入するステップは、さらすステップと同時に行なわれ、酸素を含む雰囲気はさらすステップの少なくとも一部分の間に窒素源を含み、第１および第２の酸化膜両方の少なくとも一部分にある濃度の窒素を形成する、請求項１に記載の方法。
  19. さらすステップは、ＬＰＣＶＤ露出ステップを含む、請求項１８に記載の方法。
  20. 酸素を含む雰囲気は、２：１ないし１０：１の範囲の比率を有するＮ2ＯおよびＳｉＨ4の混合物を含む、請求項１９に記載の方法。
  21. ＬＰＣＶＤ露出ステップは、１００ｍＴｏｒｒないし５００ｍＴｏｒｒの範囲の圧力で行なわれる、請求項１９に記載の方法。
  22. ＬＰＣＶＤ露出ステップは、７００℃ないし８５０℃の範囲の温度にて行なわれる、請求項１９に記載の方法。
  23. さらすステップはＰＥＣＶＤ露出ステップを含む、請求項１８に記載の方法。
  24. 酸素を含む雰囲気は、２：１ないし１０：１の範囲の比率を有するＮ2ＯおよびＳｉＨ4の混合物を含む、請求項２３に記載の方法。
  25. ＰＥＣＶＤ露出ステップは、２Ｔｏｒｒないし３０Ｔｏｒｒの範囲の圧力で行なわれる、請求項２３に記載の方法。
  26. ＰＥＣＶＤ露出ステップは、約２５℃ないし４００℃の範囲の温度で行なわれる、請求項２３に記載の方法。
  27. ＰＥＣＶＤ露出ステップは、５０Ｗないし５００Ｗの範囲の電力レベルで行なわれる、請求項２３に記載の方法。
  28. 酸素を含む雰囲気はさらすステップの少なくとも一部分の間にＨＣｌの供給源を含み、第１および第２の酸化膜両方の少なくとも一部分にある濃度の塩素を形成する、請求項１に記載の方法。
  29. 塩素を含まない第１および第２の酸化膜両方を形成するように、酸素を含む雰囲気がさらすステップの間にＨＣｌを含まない環境を含む、請求項１に記載の方法。
  30. 形成するステップは、ＬＰＣＶＤ、ＰＥＣＶＤ、ＲＴＰ、および炉酸化処理から成る群から選択された処理を含む、請求項１に記載の方法。
  31. さらすステップは、ＬＰＣＶＤ、ＰＥＣＶＤ、ＲＴＰ、および炉酸化処理からなる群から選択される処理を含む、請求項１に記載の方法。
  32. 導入するステップは、ＰＥＣＶＤ、ＲＴＰ、および炉処理からなる群から選択された処理を含む、請求項１に記載の方法。
  33. 前記不活性雰囲気はアルゴン雰囲気である、請求項１に記載の方法。
JP2007197305A 1994-07-26 2007-07-30 第１の酸化物層および第２の酸化物層を形成するための方法 Pending JP2008028403A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/280,416 US5498577A (en) 1994-07-26 1994-07-26 Method for fabricating thin oxides for a semiconductor technology

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7189037A Division JPH08172138A (ja) 1994-07-26 1995-07-25 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路

Publications (1)

Publication Number Publication Date
JP2008028403A true JP2008028403A (ja) 2008-02-07

Family

ID=23072985

Family Applications (2)

Application Number Title Priority Date Filing Date
JP7189037A Pending JPH08172138A (ja) 1994-07-26 1995-07-25 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路
JP2007197305A Pending JP2008028403A (ja) 1994-07-26 2007-07-30 第１の酸化物層および第２の酸化物層を形成するための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP7189037A Pending JPH08172138A (ja) 1994-07-26 1995-07-25 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路

Country Status (5)

Country Link
US (1) US5498577A (ja)
EP (1) EP0696051B1 (ja)
JP (2) JPH08172138A (ja)
AT (1) ATE187844T1 (ja)
DE (1) DE69513899T2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69313816T2 (de) * 1993-02-11 1998-03-26 St Microelectronics Srl EEPROM-Zelle und peripherer MOS-Transistor
JP3305901B2 (ja) * 1994-12-14 2002-07-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5869405A (en) 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
JP3593825B2 (ja) * 1996-11-08 2004-11-24 ソニー株式会社 半導体装置及びその製造方法、並びに固体撮像素子の製造方法
US6461984B1 (en) * 1997-03-18 2002-10-08 Korea Advanced Institute Of Science & Technology Semiconductor device using N2O plasma oxide and a method of fabricating the same
US5937308A (en) * 1997-03-26 1999-08-10 Advanced Micro Devices, Inc. Semiconductor trench isolation structure formed substantially within a single chamber
US5904542A (en) * 1997-03-26 1999-05-18 Advanced Micro Devices, Inc. Performing a semiconductor fabrication sequence within a common chamber and without opening the chamber beginning with forming a field dielectric and concluding with a gate dielectric
US5891793A (en) * 1997-04-04 1999-04-06 Advanced Micro Devices, Inc. Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation
US6051510A (en) * 1997-05-02 2000-04-18 Advanced Micro Devices, Inc. Method of using a hard mask to grow dielectrics with varying characteristics
US6037224A (en) * 1997-05-02 2000-03-14 Advanced Micro Devices, Inc. Method for growing dual oxide thickness using nitrided oxides for oxidation suppression
US6555484B1 (en) * 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
US6100149A (en) * 1997-07-01 2000-08-08 Steag Rtp Systems Method for rapid thermal processing (RTP) of silicon substrates
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
US5918133A (en) * 1997-12-18 1999-06-29 Advanced Micro Devices Semiconductor device having dual gate dielectric thickness along the channel and fabrication thereof
US6146934A (en) * 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof
US6077751A (en) * 1998-01-29 2000-06-20 Steag Rtp Systems Gmbh Method of rapid thermal processing (RTP) of ion implanted silicon
US6221789B1 (en) * 1998-07-29 2001-04-24 Intel Corporation Thin oxides of silicon
US6235590B1 (en) 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
KR100455737B1 (ko) 1998-12-30 2005-04-19 주식회사 하이닉스반도체 반도체소자의게이트산화막형성방법
JP2000232222A (ja) 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
US6110780A (en) * 1999-04-01 2000-08-29 Taiwan Semiconductor Manufacturing Company Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory
US6284602B1 (en) * 1999-09-20 2001-09-04 Advanced Micro Devices, Inc. Process to reduce post cycling program VT dispersion for NAND flash memory devices
US6380033B1 (en) * 1999-09-20 2002-04-30 Advanced Micro Devices, Inc. Process to improve read disturb for NAND flash memory devices
US6407008B1 (en) 2000-05-05 2002-06-18 Integrated Device Technology, Inc. Method of forming an oxide layer
US6339001B1 (en) 2000-06-16 2002-01-15 International Business Machines Corporation Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist
US6261972B1 (en) * 2000-11-06 2001-07-17 Infineon Technologies Ag Dual gate oxide process for uniform oxide thickness
JP2003168796A (ja) * 2001-11-30 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US6635584B2 (en) * 2001-12-28 2003-10-21 Texas Instruments Incorporated Versatile system for forming uniform wafer surfaces
US6821868B2 (en) * 2002-12-27 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7879694B1 (en) 2004-07-13 2011-02-01 National Semiconductor Corporation System and method for applying a pre-gate plasma etch in a semiconductor device manufacturing process
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20110147817A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor component having an oxide layer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945856A (en) * 1974-07-15 1976-03-23 Ibm Corporation Method of ion implantation through an electrically insulative material
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
JPS57128920A (en) * 1981-02-03 1982-08-10 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5963763A (ja) * 1982-10-05 1984-04-11 Fujitsu Ltd 半導体装置の製造方法
US4567645A (en) * 1983-09-16 1986-02-04 International Business Machines Corporation Method for forming a buried subcollector in a semiconductor substrate by ion implantation
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US5225355A (en) * 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
US4894353A (en) * 1988-04-29 1990-01-16 Advanced Micro Devices, Inc. Method of fabricating passivated tunnel oxide
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5215934A (en) * 1989-12-21 1993-06-01 Tzeng Jyh Cherng J Process for reducing program disturbance in eeprom arrays
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5225361A (en) * 1990-03-08 1993-07-06 Matshshita Electronics Coropration Non-volatile semiconductor memory device and a method for fabricating the same
JPH0770629B2 (ja) * 1990-03-20 1995-07-31 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth
JPH04148088A (ja) * 1990-10-12 1992-05-21 Daikin Ind Ltd 密閉形圧縮機
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5362685A (en) * 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices

Also Published As

Publication number Publication date
EP0696051B1 (en) 1999-12-15
DE69513899T2 (de) 2000-06-21
EP0696051A1 (en) 1996-02-07
JPH08172138A (ja) 1996-07-02
DE69513899D1 (de) 2000-01-20
US5498577A (en) 1996-03-12
ATE187844T1 (de) 2000-01-15

Similar Documents

Publication Publication Date Title
JP2008028403A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法
EP0690487B1 (en) Methods for forming oxide films
US5296411A (en) Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
JP3007437B2 (ja) Ｃｍｏｓデバイスの製造方法
EP0624899B1 (en) Oxidation of silicon nitride in semiconductor devices
JP3360300B2 (ja) 半導体装置を形成する方法
US5580815A (en) Process for forming field isolation and a structure over a semiconductor substrate
US6080682A (en) Methodology for achieving dual gate oxide thicknesses
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JP2877104B2 (ja) 半導体装置の製造方法
US7157339B2 (en) Method for fabricating semiconductor devices having dual gate oxide layers
US6821868B2 (en) Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
US5612247A (en) Method for fabricating isolation region for a semiconductor device
JP3328600B2 (ja) バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
US6893980B1 (en) Semiconductor device and manufacturing method therefor
KR100226214B1 (ko) 반도체소자의게이트 절연막 형성방법
JPH06151752A (ja) 半導体装置の製造方法
JPH05190541A (ja) 半導体装置の製造方法
JPH07245393A (ja) 電界効果半導体装置の製造方法
JPH10340905A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090526

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104