KR100226214B1 - 반도체소자의게이트 절연막 형성방법 - Google Patents

반도체소자의게이트 절연막 형성방법 Download PDF

Info

Publication number
KR100226214B1
KR100226214B1 KR1019950050973A KR19950050973A KR100226214B1 KR 100226214 B1 KR100226214 B1 KR 100226214B1 KR 1019950050973 A KR1019950050973 A KR 1019950050973A KR 19950050973 A KR19950050973 A KR 19950050973A KR 100226214 B1 KR100226214 B1 KR 100226214B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
gate insulating
forming
silicon substrate
Prior art date
Application number
KR1019950050973A
Other languages
English (en)
Other versions
KR970052813A (ko
Inventor
권오성
정영석
박인옥
김의식
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950050973A priority Critical patent/KR100226214B1/ko
Publication of KR970052813A publication Critical patent/KR970052813A/ko
Application granted granted Critical
Publication of KR100226214B1 publication Critical patent/KR100226214B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자 제조공정 중 게이트 절연층 형성방법에 관한 것으로, 실리콘 기판에 소자분리막 형성 후 게이트 절연층을 형성하는 방법에 있어서, 상기 구조 전체 상부에 저압화학기상증착법에 의한 고온 열산화막을 형성하는 제 1 단계; 상기 실리콘 기판과 고온열산화막 계면에 습식 열산화막을 형성하는 제 2 단계; 저압화학기상증착법에 의한 게이트 폴리실리콘막을 형성하는 제 3 단계; 및 상기 제 3 단계 후 질소를 이온주입한 후 열처리하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 함으로써 기판과 게이트절연층간의 계면 불균일을 개선하고, 게이트 전극으로부터의 불순물 침투를 효과적으로 억제시킬 수 있다.

Description

반도체소자의 게이트절연막 형성방법
제1a도 및 제1b도는 종래방법에 따른 게이트절연막 형성과정을 나타내는 공정 단면도.
제2a도 내지 제2c도는 본 발명의 일 실시예에 따른 게이트절연막 형성과정을 나타태는 공정 단면도,
제3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 게이트절연막 형성과정을 나타내는 공정 단면도,
제4a도 내지 제4c도는 본 발명의 또다른 실시예에 따른 게이트절연막 형성 과정을 나타내는 공정 단면도.
도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 필드산화막
23 : 실리콘옥시나이트라이드(SiXOYNZ)층 24, 35 : 질화물층
24, 36, 45 : 폴리실리콘막
본 발명은 반도체 소자 제조공정 중 게이트절연막 형성방법에 관한 것으로, 특히 기판 및 게이트전극과의 계면특성을 증대시키기 위한 방법에 관한 것이다.
제 1a 도 및 제 1b 도는 종래방법에 따른 게이트절연막 형성과정을 나타내는 공정 단면도로서, 먼저, 제 1a 도에 도시된 바와같이 실리콘기판(1)에 필드산화막(2)을 형성한 다음, H2SO4, HCI, HF 크리닝으로 상기 실리콘기판(1) 표면의 유기물, 자연산화막을 제거한다.
이어서, 제 1b 도에서 800℃의 온도하에서 게이트산화막(3)을 성장시킨 다음, 900℃의 온도하에서 열처리한다. 계속해서, 상기 게이트산화막(3) 상부에 폴리실리콘막(4)을 증착한 다음 불순물로 보론(Boron)을 도핑한다.
그러나, 상기 종래방법은 열산화공정에 의해 게이트절연막을 형성함으로써 게이트산화막과 실리콘기판의 계면이 불균일(roughness)하며, 게이트전극 내에 함유된 보론이 산화막 내부로 침투하게 되고, 이로 인해 디바이스의 임계전압(Vt) 조절이 어렵게되는 등의 문제점이 따른다.
종래의 다른 방법으로는, 이중(dual) 게이트 C-MOS 구조에서 NH3, N2O 가스를 사용하여 게이트절연막을 형성하는 방법이 있으나 NH3의 경우 수소에 의한 게이트절연층내의 이온 트랩(Ion Trap)으로 인해 TDDB(time dependent directly breakdown) 특성이 저하되며, N2O의 경우 게이트절연층 내의 질소의 양이 매우 적고, 질화막을 형성하는데 성장률이 너무 느림으로 인해 생산성이 저하되고, 디바이스 특성이 취약해지는 등의 문제점이 따른다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 실리콘기판과 게이트절연층 계면의 불균일(roughness)을 방지하기 위한 반도체소자의 게이트절연막 형성방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 공정기간은 짧게 하면서, 게이트 전극으로부터의 도핑된 불순물의 침투를 효과적으로 방지하기 위한 반도체소자의 게이트절연막 형성방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 특징적인 게이트절연막 형성방법은, 실리콘기판 표면을 세정하는 제 1 단계; 상기 제 1 단계 완료된 결과물을 저압화학기상증착 챔버에 로딩한 다음, N2O가스를 플로우시켜 상기 실리콘기판 상에 제 1 게이트절연막으로서 실리콘옥시나이트라이드막(SiXOYNZ)을 형성하는 제 2 단계; 상기 N2O가 플로우 되는 상기 챔버내에 SiH4또는 DCS 가스를 플로우시켜 상기 실리콘옥시나이트라이드막상에 제 2 게이트절연막으로서 실리콘산화막(SiO2)을 형성하는 제 3 단계; 및 상기 챔버내에서 상기 SiH4또는 DCS 가스의 플로우를 멈추고 상기 N2O 가스만을 플로우시켜 상기 실리콘산화막 내에 질소를 확산시키는 제 4 단계를 포함하여 이루어진다.
또한 본 발명의 다른 특징적인 게이트절연막 형성방법은, 실리콘기판 표면을 세정하는 제 1 단계; 저압화학기상증착법으로 상기 실리콘기판 상에 제 1 게이트절연막으로서 TEOS막을 형성하는 제 2 단계; 인슈트로 상기 TEOS막과 상기 실리콘기판 사이에 제 2 게이트절연막으로서 열산화막을 형성하는 제 3 단계 ; 및 M2O 가스 분위기 하에서 열처리하여 상기 열산화막과 상기 실리콘기판 사이에 제 3 게이트절연막으로서 질화막을 형성하는 제 4 단계를 포함하여 이루어진다.
또한 본 발명의 또다른 특징적인 게이트절연막 형성방법은, 실리콘기판 표면을 세정하는 제 1 단계; 저압화학기상증착법으로 제 1 게이트절연막으로서 산화막을 형성하는 제 2 단계; 상기 실리콘기판과 상기 산화막 사이에 제 2 게이트절연막으로서 열산화막을 형성하는 제 3 단계; 상기 산화막 상에 게이트전극용 폴리실리콘막을 형성하는 제 4 단계; 및 상기 폴리실리콘을 통과하여 상기 산화막 및 상기 열산화막 내에 질소가 주입되도록 질소를 이온주입 및 열처리를 실시하는 제 5 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제 2a 도 내지 제 2c 도는 본 발명의 일 실시예에 따른 게이트절연막 형성과정을 나타내는 공정 단면도로서, 먼저, 제 2a 도에 도시된 바와같이 실리콘기판(21)에 필드산화막(22)을 형성하고, H2SO4, HCI , HF 크리닝으로 상기 실리콘기판(21) 표면의 유기물, 자연산화막을 제거한다.
이어서, 웨이퍼를 저압화학기상증착 챔버에 로딩한 다음, N2O 가스를 750~900℃의 온도하에서 500~5000 sccm 플로우시켜 상기 실리콘기판(21) 위에 실리콘옥시나이트라이드(SiXOYNZ)층(23)을 형성한다. 이와같이 산화막을 열산화법이 아닌 저압화학 기상증착법으로 형성함으로써 계면 불균일 문제를 해소할 수 있다.
계속해서, N2O가 플로우되는 상황에서 SiH4또는 DCS(dichlorosilane) 가스를 플로우하여 SiO2막을 750~900℃의 온도하에서 형성한다. 다음으로, SiH4또는 DCS 가스는 플로우하지 않고 N2O 가스만 플로우하여 상기 SiO2막 내로 질소를 확산시켜 제 2b 도에 도시된 바와같이 질화물층(24)을 형성한다. 이때, N2O 가스 대신 NH3가스 또는 N2O/O2가스를 사용하는 방법도 가능하다.
끝으로, 상기 질화물층(24) 상부에 폴리실리콘막을 증착한 다음, 보론을 이온주입시켜 도핑된 폴리실리콘막(25)을 형성함으로써 제 2c 도에 도시된 바와같은 단면을 형성한다.
이때, 상기 도핑된 폴리실리콘막(25)은 상기 질화물층(24) 형성 후, 웨이퍼를 폴리실리콘막 증착장비인 저압화학기상증착 챔버로 이동하여 형성할 수도 있으나, 상기 질화물층(24) 형성 후 N2O가스 플로우를 차단하고, SiH4가스만 플로우하여 600~700℃ 범위에서 폴리실리콘을 인-슈트(In-Situ)로 증착하면 공정기간은 더욱 단축할 수 있다.
제 3a 도 내지 제 3d 도는 본 발명의 다른 실시예에 따른 게이트절연막 형성과정을 나타내는 공정 단면도로서, 먼저 제 3a 도에 도시된 바와같이 실리콘기판(31)에 필드산화학(32)을 형성하고, H2SO4, HCI, HF 크리닝으로 상기 실리콘기판(31) 표면의 유기물, 자연산화막을 제거한다. 이어서, 저압화학기상증착법으로 600~800℃의 온도하에서 TEOS 및 O2가스를 사용하여 증착속도가 매우 느리도록 조절하여 화학기상증착(CVD) TEOS(Tetra Ethyl Ortho Silicate)막(33)을 30~70Å 두께로 증착한다.
계속해서, 인슈트로 온도를 800~900℃로 올려서 O2만을 소량 플로우시켜 제 3b 도에서와 같이 20~50Å 두께의 열산화막(34)을 상기 CVD TEOS막(33)과 실리콘기판(31) 사이에 형성시킨다. 이때에 형성되는 열산화막(34)은 순수하면서 스트레스가 없는 양질의 막으로써, 금속성 이온(metallic ion)의 게더링(Gettering)을 위해 TCA(trichloroethane)를 사용하거나, 오존층 보호를 위해서는 그 대체물질인 DCE(dichoroethylene)를 2~5% 포함하여 형성시킨다.
다음으로 N2O 분위기 하에서 800~1000℃에서 30~120분간 열처리하여 20~30Å 두께의 질화막(35)을 상기 열산화막(34)과 실리콘기판(31) 사이에 형성시켜 제 3c 도와 같은 단면을 형성시킨다. 이때 형성되는 질화막(35)은 상기 CVD TEOS막(33)과 열산화막(34)의 이온 트랩을 억제시키는 역할을 한다.
끝으로, 제 3d 도에 도시된 바와같이 상기 3층 구조의 게이트절연막(33, 34, 35) 상부에 폴리실리콘막을 증착한 다음, 보론을 이온주입시켜 도핑된 폴리실리콘막(36)을 형성한다.
제 4a 도 내지 제 4c 도는 본 발명의 또다른 실시예에 따른 게이트절연막 형성과정을 나타내는 공정 단면도로서, 먼저 제 4a 도에 도시된 바와같이 실리콘기판(41)에 필드산화막(42)을 형성하고, H2SO4, HCL, HF 크리닝으로 상기 실리콘기판(41) 표면의 유기물, 자연산화막을 제거한다. 이어서, 저압화학기상증착법으로 800~900℃ 온도하에서 SiH4와 N2O 가스의 열분해에 의해 고온산화(Hot Temperature Oxide)막(43)을 50~100Å 두께로 증착한다.
이어서, 800~900℃에서 O2만으로 5~10초간 초기산화시킨 후 TCA를 2 내지 5% 사용 또는 오존층 보호를 위해 DCE를 넣어 O2/H2에 의한 습식산화로 제 4b 도에 도시된 바와같이 20~50Å 두께의 열산화막(44)을 형성한다. 이때의 열산화막(44)은 상기 고온산화막(43)과 실리콘기판(41)의 경계에서 산소가 실리콘과 반응함으로써 생기게 되는 순수하고 스트레스가 없는 게이트산화막이다.
다음으로, 제 4c 도에서 통상의 저압화학기상증착법으로 디바이스의 집적도에 따라 2000~3000Å 두께의 폴리실리콘막(45)을 증착한다.
계속해서, 질소를 도즈량 2×1015/㎠ ~7×1015/㎠으로 상기 게이트산화막(43, 33)이 손상받지 않도록 적절히 조정하여 이온주입한 다음, N2O 분위기 하에서 800~900℃ 온도로 30~60분간 열처리하여 상기 고온산화막 및 열산화막 내에 질소를 주입시킨다.
상기와 같이 이루어지는 본 발명은 저압화학기상증착법으로 증착된 산화막을 게이트절연막으로 적용하므로써 기판과 게이트절연막간의 계면 불균일을 개선할 수 있다. 그리고, 질소가 풍부한 게이트절연막을 형성함으로써 게이트전극에서부터의 불순물 침투를 효과적으로 억제시켜, 임계전압 조정이 용이하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (17)

  1. 반도체소자의 게이트절연막 형성방법에 있어서, 실리콘기판 표면을 세정하는 제 1 단계; 상기 제 1 단계 완료된 결과물을 저압화학기상증착 챔버에 로딩한 다음, N2O 가스를 플로우시켜 상기 실리콘기판 상에 제 1 게이트절연막으로서 실리콘옥시나이트라이드막(SiXOYNZ)을 형성하는 제 2 단계; 상기 N2O가 플로우되는 상기 챔버내에 SiH4또는 DCS 가스를 플로우시켜 상기 실리콘옥시나이트라이드막 상에 제 2 게이트절연막으로서 실리콘산화막(SiO2)을 형성하는 제 3 단계; 및 상기 챔버내에서 상기 SiH4, 또는 DCS 가스의 플로우를 멈추고 상기 N2O 가스만을 플로우시켜 상기 실리콘산화막 내에 질소를 확산시키는 제 4 단계를 포함하여 이루어진 반도체소자의 게이트절연막 형성방법.
  2. 제1항에 있어서, 상기 실리콘옥시나이트라이드막은 N2O 가스를 500~5000 sccm으로 플로우시켜 750-900℃의 온도하에서 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  3. 제1항에 있어서, 상기 실리콘기판의 표면 세정에서, H2SO4, HCI, HF 크리닝에 의해 상기 실리콘기판 표면의 유기물 또는 자연산화막을 제거하는 것을 특징으로 하는 게이트절연막 형성방법.
  4. 제1항에 있어서, 상기 실리콘산화막은 750-900℃의 온도하에서 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  5. 반도체소자의 게이트절연막 형성방법에 있어서, 실리콘기판 표면을 세정하는 제 1 단계; 저압화학기상증착법으로 상기 실리콘기판 상에 제 1 게이트절연막으로서 TEOS막을 형성하는 제 2 단계; 인슈트로 상기 TEOS막과 상기 실리콘기판 사이에 제 2 게이트절연막으로서 열산화막을 형성하는 제 3 단계; 및 N2O 가스 분위기 하에서 열처리하여 상기 열산화막과 상기 실리콘기판 사이에 제 3 게이트절연막으로서 질화막을 형성하는 제 4 단계를 포함하여 이루어진 게이트절연막 형성방법.
  6. 제5항에 있어서, 상기 TEOS막은 600-800℃의 온도하에서 TEOS 및 O2가스를 플로우시켜 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  7. 제6항에 있어서, 상기 열산화막은 800-900℃의 온도하에서 상기 O2가스만을 플로우시켜 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  8. 제7항에 있어서, 상기 열산화막은 TCA 또는 DCE가 2-5% 포함된 분위기에서 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  9. 제5항에있어서, 상기 질화막은 800-1000℃에서 30-120분간 열처리하여 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  10. 제5항에 있어서, 상기 TEOS막은 30-70Å, 상기 열산화막은 20-50Å, 상기 질화막은 20-30Å의 두께로 각각 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  11. 제5항에 있어서, 상기 실리콘기판의 표면에 세정에서, H2SO4, HCI, HF 크리닝에 의해 상기 실리콘기판 표면의 유기물 또는 자연산화막을 제거하는 것을 특징으로 하는 게이트절연막 형성방법.
  12. 반도체소자의 게이트절연막 형성방법에 있어서, 실리콘기판 표면을 세정하는 제 1 단계; 저압화학기상증착법으로 제 1 게이트절연막으로서 산화막을 형성하는 제 2 단계; 상기 실리콘기판과 상기 산화막 사이에 제 2 게이트절연막으로서 열산화막을 형성하는 제 3 단계; 상기 산화막 상에 게이트전극용 폴리실리콘막을 형성하는 제 4 단계; 및 상기 폴리실리콘을 통과하여 상기 산화막 및 상기 열산화막 내에 질소가 주입되도록 질소를 이온주입 및 열처리를 실시하는 제 5 단계; 를 포함하여 이루어진 게이트절연막 형성방법.
  13. 제12항에 있어서, 상기 산화막은 800~900℃의 온도하에서 SiH4와N2O가스를 연분해하여 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  14. 제12항에 있어서, 상기 열산화막은 800-900℃에서 O2만으로 5-10초간 초기산화시키는 과정과, TCA 또는 DCE를 넣어 O2/H2에 의해 습식산화시키는 과정을 포함하여 이루어지는 것을 특징으로 하는 게이트절연막 형성방법.
  15. 제12항에 있어서, 상기 질소 이온주입후의 열처리 N2O 분위기 하에서 800-900℃ 온도로 30-60분간 이루어지는 것을 특징으로 하는 게이트절연막 형성방법.
  16. 제12항에 있어서, 상기 산화막은 50-100Å, 상기 열산화막은 20-50Å의 두께로 각각 형성하는 것을 특징으로 하는 게이트절연막 형성방법.
  17. 제12항에 있어서, 상기 실리콘기판의 표면 세정에서, H2SO4, HCI, HF 크리닝에 의해 상기 실리콘기판 표면의 유기물 또는 자연산화막을 제거하는 것을 특징으로 하는 게이트절연막 형성방법.
KR1019950050973A 1995-12-16 1995-12-16 반도체소자의게이트 절연막 형성방법 KR100226214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050973A KR100226214B1 (ko) 1995-12-16 1995-12-16 반도체소자의게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050973A KR100226214B1 (ko) 1995-12-16 1995-12-16 반도체소자의게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970052813A KR970052813A (ko) 1997-07-29
KR100226214B1 true KR100226214B1 (ko) 1999-10-15

Family

ID=19440761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050973A KR100226214B1 (ko) 1995-12-16 1995-12-16 반도체소자의게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100226214B1 (ko)

Also Published As

Publication number Publication date
KR970052813A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR100415523B1 (ko) 반도체 장치 형성 방법
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
KR0122513B1 (ko) 반도체 소자에서 질화 실리콘을 산화하는 방법
EP0690487B1 (en) Methods for forming oxide films
JP2008028403A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
KR100192017B1 (ko) 반도체 장치의 제조방법
KR100314276B1 (ko) 반도체 소자의 제조방법
US6380606B1 (en) Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
KR20100112415A (ko) 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
KR100226214B1 (ko) 반도체소자의게이트 절연막 형성방법
JP2008235397A (ja) 半導体装置の製造方法
JP4999265B2 (ja) ゲート絶縁膜の製造方法
KR100247904B1 (ko) 반도체 장치의 제조방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
JPH09129872A (ja) 半導体素子の製造方法
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
JP4719422B2 (ja) 半導体装置の製造方法
KR20020002808A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR101048890B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100609979B1 (ko) 반도체 소자의 제조 방법
KR100329753B1 (ko) 반도체소자의소자분리막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee