KR100247904B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR100247904B1 KR100247904B1 KR1019920019220A KR920019220A KR100247904B1 KR 100247904 B1 KR100247904 B1 KR 100247904B1 KR 1019920019220 A KR1019920019220 A KR 1019920019220A KR 920019220 A KR920019220 A KR 920019220A KR 100247904 B1 KR100247904 B1 KR 100247904B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- nitrogen gas
- furnace
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000012298 atmosphere Substances 0.000 claims abstract description 21
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 12
- 238000005121 nitriding Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052796 boron Inorganic materials 0.000 abstract description 15
- 230000035515 penetration Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 장치의 절연막 형성 방법이 개시되어 있다. 로(furnace)의 분위기를 800℃ 근처의 저온에서 질소 가스 분위기로 유지하고, 로의 질소 가스 분위기에 반도체 기판을 도입하여 유지하고, 로의 온도를 950℃ 근처의 고온으로 상승시키며 질소 가스 분위기에 산소 가스를 유입하여 질소 가스에 의해 희석된 산소 가스를 사용하여 반도체 기판상에 실리콘 산화막을 형성한 후, 연속적으로 아산화 질소(nitrous oxide; N2O)를 사용하여 실리콘 산화막을 질회시켜 실리콘 옥시나이트라이트막을 형성한다. 용이하게 고품질의 절연막인 균일성이 좋은 옥시나이트라이트막을 수득할 수 있고, 이를 반도체 장치의 게이트 절연막으로서 사용하는 경우에는 보론 침투 억제 효과가 우수하다. 또한, 반도체 장치의 캐패시터 유전막으로서 이용하는 경우에는 신뢰성이 우수한 반도체 장치의 캐패시터를 수득할 수 있다.
Description
제1도는 본 발명의 절연막인 옥시나이트라이트(oxynitride)막을 로에서 제조하기 위한 레시피(recipe)를 나타낸 것이고,
제2도는 실리콘 산화막을 60Å의 두께로 형성한 후, 시간에 따른 절연막의 총두께와 막 두께의 균일성을 나타낸 것이고,
제3도 내지 제5도는 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 나타낸 것이고,
제6도는 상기 실시예 및 비교예에서 수득한 반도체 장치의 보론 원자 분포를 측정하여 그 결과를 나타낸 것이고,
제7a도는 본 발명의 절연막 형성 방법에 의하여 형성된 옥시나이트라이트막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이고,
제7b도는 통상의 절연막 형성 방법에 의하여 형성된 산화막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이다.
본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 절연막의 형성 방법에 관한 것이다.
스케일다운(Scale-down)된 MOS/VLSI 기술에서, 고품질이고 보다 신뢰성 있는 박막의 게이트 절연 물질을 성장시키는 것은 주요한 관심사이다. 최근 반도체 장치가 고집적화됨에 따라서, 채널 길이가 축소되고, 매몰된 채널을 갖는 PMOS에서 펀치쓰루(punch through)현상이 발생하게 된다. 이러한 현상을 억제하기 위하여, PMOS나 NMOS는 표면 채널(surface channel)인 이중 폴리 게이트(dual poly gate) 구조를 채용하고 있다. 이와 같은 PMOS에서, 얇은 게이트산화막을 통한 P+폴리게이트전극으로부터 실리콘 기판으로의 보론의 침투현상이 문제시되어 왔다. 이에 따라 보론의 침투를 억제하기 위한 여러가지 방법들이 제안되어 왔다.
예를 들면, 미합중국 특허 제4,697,333호에는 비정질 실리콘을 불순물 주입시에 마스크로 이용한 반도체 장치의 제조 방법이 개시되어 있다. 상기 특허에 의하면, 반도체 기판상에 절연막을 형성하고, 상기 절연막상에 다결정실리콘층을 형성하고, 이온 주입 방법에 의해 상기 다결정실리콘층의 전부 또는 일부를 비정질화한 후, 상기 다결정실리콘층을 패터닝하고 패터닝된 층을 마스크하여 불순물을 주입한다. 이러한 이온 주입 방법에 의하여 다결정실리콘층을 비정실실리콘층으로 전환시키는 방법은 이온 주입 공정이 추가되어 공정이 복잡할 뿐만 아니라, 이온 주입에 의한 손상이 일어나는 문제점이 있다.
또한, 싱-후앙 쳉등(Hsing-Huang Tseng et al.)은 비정질실리콘층을 게이트 전극으로 사용하여, 보론 확산을 현저하게 감소시킬 수 있다고 교시하고 있다(참조 문헌; "THE EFFECT OF SILICON GATE MICROSTRUCTURE AND GATE OXIDE PROCESS ON THRESHOLD VOLTAGE INSTABILITIES IN BF2IMPLANTED P+GATE P-CHANNEL MOSFETS" by Hsing-Huang Tseng et al., 1990 Symposium on VLSI Technology, pp111-112). 그렇지만, 싱-후앙 쳉등의 방법에 의하면, 결정크기의 증대(결정 경계 면적의 감소)에 따라 게이트 전극의 Rs(면저항)이 감소하는 반면에, 여러번의 후속열 공정에 의해 비정질실리콘의 다결정화가 진행되어 보론 침투의 억제 능력이 불안정해지며, 게이트산화막의 품질에도 영향을 끼칠 수 있는 문제점이 있다.
한편, 홍-쉬앙 차이등은 산화막을 900℃에서 질화시켜 형성된 산화질화막을 반도체 장치의 절연막으로 사용하는 경우에 우수한 반도체 장치를 제조할 수 있다고 발표하였다(참조 문헌: "The effects of Thermal Nitridation Conditions on the Reliability of Thin Nitrided Oxide Films" by HONG-HSIANG TSAI et al, IEEE Electron Device Letters, Vol. EDL-8, NO.4, APRIL, 1987, pp 143-145). 또한, 도요따 모리모또등은 질화된 산화막을 게이트막(nitrided-oxide gate film)으로 사용하여 보론 침투를 억제할 수 있다고 제시고 있다(참조 문헌; "Effect of boron penetration and resultant limitations in ultra thin pure-oxide and nitrided-oxide gate-films" by Toyota Morimoto et al., IEDM 1990, pp429-431).
상기한 문헌 등에 의하면, 게이트 절연막으로서, 질화된 산화막(nitrided-oxide)(or 옥시나이트라이트막(oxynitride)를 사용하는 경우에 보론 침투 억제 효과가 우수하다는 것을 알 수 있다.
상기 옥시나이트라이트막을 제조하는 방법은 반응 가스에 따라 또는 제조 장치에 따라 분류된다. RTP(Rapid Thermal Processing) 장비를 이용하여 옥시나이트라이트막을 제조하는 방법으로서는 1) 아산화 질소(N2O)를 이용하여 산화공정을 수행한 후 아닐링하는 방법, 2) 산소를 사용하여 1단계 산화공정을 수행한 후 아산화 질소를 사용하여 2단계 산질화 공정을 수행하는 방법, 3) 산소를 사용한 1단계 산화 공정, 아산화 질소를 사용한 질화 공정 및 산소를 사용한 3단계 산화 공정으로 구성된 방법 및 4) 산소를 사용한 산화 공정 후에 암모니아 분위기에서 아닐닝하는 방법 등을 들 수 있다.
상기한 RTP(Rapid Thermal Processing) 장비를 이용하여 옥시나이트라이트막을 제조하는 방법은 통상적으로 1100℃ 내지 1200℃에서 수행한다.
또한, 로에서 옥시나이트라이트막을 제조하는 방법으로서는 1) 산소를 사용하여 1단계 산화공정을 수행한 후 아산화 질소를 사용하여 2단계 질화 공정을 수행하는 방법, 2) 아산화 질소를 이용한 산화방법 및 3) 아산화 질소로 희석된 산소를 이용한 산화 방법 등을 들 수 있다.
이와 같은 방법에 의해 제조된 옥시나이트라이트막은 붕소의 투과 억제 효과가 거의 비슷하거나 큰 차이가 없는 반면에, 반도체 장치의 신뢰성과 생산성에 다소 문제점이 있다.
즉, 상기 RTP(Rapid Thermal Processing) 장비를 이용하여 옥시나이트라이트막을 제조하는 방법에 의하면, 산소와 아산화 질소를 사용하여 한장씩 산화막이나 옥시나이트라이트막을 형성하기 때문에, 생산성에 문제가 있고, 아울러 생성된 옥시나이트라이트막의 두께에 불균일성의 문제점이 다소 존재한다.
또한, 로에서 옥시나이트라이트막을 형성하는 방법에 의하면, 아산화 질소 가스의 반응 속도가 느리기 때문에 공정시간이 길어지게 되고, 산소와 아산화 질소를 사용하여 고온에서 옥시나이트라이드막 형성 공정을 수행하는 경우에는 산화막의 두께 조절이 용이하지 않으며, 신뢰성에도 문제점이 있다.
따라서, 본 발명의 목적은 공정 시간이 짧고 보론 침투 현상을 방지하여 신뢰성이 향상될 수 있는 반도체 장치에 적용가능한 신규한 절연막의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 절연막을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 방법은 질소로 희석된 산소와 아산화 질소를 사용하여 산화공정 및 질화 공정을 수행하는 것을 특징으로 한다.
즉, 본 발명에 의하면, 로(furnace)의 분위기를 저온에서 질소 가스 분위기로 유지하고, 상기 로의 상기 질소 가스 분위기에 반도체 기판을 도입하여 유지하고, 상기 로의 온도를 고온으로 상승시키며 상기 질소 가스 분위기에 산소 가스를 유입하여 상기 질소 가스에 의해 희석된 산소 가스를 사용하여 상기 반도체 기판 상에 실리콘 산화막을 형성한 후, 연속적으로 아산화 질소(nitrous oxide;N2O)를 사용하여 상기 실리콘 산화막을 질화시켜 실리콘 옥시나이트라이트막을 형성한다. 상기 저온은 바람직하게는 800℃ 근처의 온도이고 상기 고온은 바람직하게는 950℃ 근처의 온도이다.
상기 본 발명의 방법에 의해 형성되는 절연막은 예를 들면 반도체 장치의 캐패시터의 유전막이나 반도체 장치의 게이트 절연막으로서 유용하게 사용할 수 있다.
또한, 본 발명에 의하면, 로(furnace)의 분위기를 저온에서 질소 가스 분위기로 유지하고, 상기 로의 상기 질소 가스 분위기에 반도체 기판을 도입하여 유지하고, 상기 로의 온도를 고온으로 상승시키며 상기 질소 가스 분위기에 산소 가스를 유입하여 상기 질소 가스에 의해 희석된 산소 가스를 사용하여 상기 반도체 기판 상에 실리콘 산화막을 형성한 후, 연속적으로 아산화 질소(nitrous oxide;N2O)를 사용하여 상기 실리콘 산화막을 질화시켜 실리콘 옥시나이트라이트막을 형성하여 게이트 절연막을 형성하고, 상기 게이트 절연막상에 게이트 전극층을 형성하고 상기 게이트 전극층을 패터닝하여 게이트 전극 패턴을 형성하고, 상기 게이트 전극 패턴을 마스크로하여 상기 반도체 기판에 불순물을 주입하여 소오스 및 드레인 영역을 형성함을 특징으로 하는 반도체 장치의 제조 방법이 제공된다. 상기 불순물로서는 바람직하게는 BF2또는 B을 들 수 있다.
이하, 실시예로써 본 발명을 보다 구체적으로 설명하지만 본 발명은 이에 제한되는 것은 아니다.
[실시예]
[절연막 형성]
제1도는 본 발명의 절연막인 두께가 80Å인 옥시나이트라이트막을 로에서 제조하기 위한 레시피(recipe)를 나타낸 것이다.
먼저 800℃를 유지하고 있는 로내에 웨이퍼를 로딩한다. 다음에, 산소 가스를 0.2 SLM(Standard Liter per Minute) 주입하면서, 로의 온도를 950℃로 상승시켜 8분간 산화 공정을 진행하여, 두께 60Å의 실리콘 산화막을 성장시킨다.
다음에, 질소와 산소가스의 공급을 중단시키고, 아산화 질소를 주입하여 질화 반응 공정을 상기와 동일한 온도에서 약 10분간 진행하여 두께 80Å의 옥시나이트라이트막을 수득한다.
[반도체 장치의 제조]
제3도 내지 제5도는 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 나타낸다.
먼저, 필드산화막(2)에 의해 활성영역과 비활성영역으로 구분된 반도체기판(1)상에 두께 80Å의 상기 옥시나이트라이트막을 게이트절연막(3)으로서 상술한 방법에 따라서 형성한다.(제3도). 이어서 상기 게이트절연막(3)상에, 580℃ 내지 800℃의 온도범위에서 다결정실리콘을 증착하여 두께 2,000Å의 다결정실리콘층결정실리콘층(5)을 형성한다(제4도). 이어서 패터닝을 행하여 패터닝된 다결정실리콘층(5')으로 구성된 게이트 전극 패턴을 형성한 다음 BF2를 3E15 원자/㎠, 30KeV로 이온주입시킨 후, 로에서 질소 분위기에서 950℃의 온도에서 열처리 시키면 소오스/드레인영역(6,7) 및 게이트전극(5')을 갖는 반도체 장치가 완성된다(제5도).
[비교예]
상기 제3도 내지 제5도의 본 발명의 실시예에서 설명한 바와 동일한 방법으로 수행하되, 옥시나이트라이트막 대신에 두께 80Å의 실리콘 산화막을 형성하여 반도체 장치를 수득한다.
[막 두께의 균일성 측정]
제2도는 실리콘 산화막을 60Å의 두께로 형성한 후, 시간에 따른 절연막의 총두께와 막 두께의 균일성을 나타낸 것이다.
상기에서, 실리콘 산화막을 950℃에서 60Å의 두께로 성장시킨 후, 아산화 질소를 사용하여 산질화공정을 5분, 15분 및 27분간 각각 수행하여 수득한 옥시나이트라이트막의 두께를 측정하고 그 균일성을 구하여 그 결과를 제2도에 나타낸다. 동도로 부터, 시간이 지남에 따라 선형적으로 막 두께가 증가하고, 그 균일성은 매우 양호함을 알 수 있다.
[보론 침투 억제 효과 측정]
제6도는 상기 실시예 및 비교예에서 수득한 반도체 장치의 보론 원자 분포를 측정하여 그 결과를 나타낸 것이다. 동도에서 ⓐ는 게이트 전극을 구성하는 폴리 실리콘 층 부분이고, ⓑ는 옥시나이트라이트막 또는 산화막으로 구성된 게이트 절연막 부분이고, ⓒ는 반도체 기판 부분을 나타낸다. 또한, 그래프 ①은 본 발명의 실시예에서 옥시나이트라이트막을 사용한 경우에 수득한 반도체 장치의 보론 원자의 농도 그래프를 나타내고, 그래프②는 상기 비교예에서 산화막을 사용한 경우에 수득한 반도체 장치의 보론 원자의 농도 그래프를 나타낸다.
상기 제6도로부터, 실리콘 기판의 표면 부근의 채널이 형성되는 깊이 500Å 이내의 영역에서 보론 원자의 양은 상기 본 발명의 실시예의 경우가 비교예에 비해 약 10분의 1정도로 적다. 따라서, 본 발명의 방법에 따라 게이트 절연막을 형성시키는 경우에 보론 침투 억제 효과가 우수함을 알 수 있다.
[절연막 파괴 분포 측정]
상기한 본 발명의 절연막 형성 방법에 따라서, 폴리 실리콘 게이트를 갖는 MOS구조의 캐패시터를 제조하였다. 또한 통상의 산화막을 이용하여 폴리 실리콘 게이트를 갖는 MOS구조의 캐패시터를 제조하였다.
상기에서 수득한 캐패시터들로써, 절연 파괴 시험을 수행하여 그 결과를 제7a도 및 제7b도에 나타낸다. 제7a도는 본 발명의 절연막 형성 방법에 의하여 형성된 옥시나이트라이트막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이고, 제7b도는 통상의 절연막 형성 방법에 의하여 형성된 산화막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이다.
제7a도 및 제7b도에서 알 수 있는 바와 같이, 본 발명의 옥시나이트라이트막을 캐패시터의 유전막으로서 사용한 경우가 통상의 산화막을 캐패시터의 유전막으로서 사용한 경우에 비해, 파괴 전압이 비교적 고전계 영역에 분포하고 있고, 6MV/cm 미만에서의 파괴율을 비교하면, 본 발명의 옥시나이트라이트막을 캐패시터의 유전막으로서 사용한 경우는 7.09%이고, 통상의 산화막을 캐패시터의 유전막으로서 사용한 경우는 17.02%가 되어 반도체 장치의 신뢰성 측면에서도 우수한 것을 알 수 있다.
이상 상술한 바와 같이 본 발명의 절연막 형성방법에 의하여 용이하게 고품질의 절연막인 균일성이 좋은 옥시나이트라이트막을 수득할 수 있고, 이를 반도체 장치의 게이트 절연막으로서 사용하는 경우에는 보론 침투 억제 효과가 우수하다. 또한, 상기 본 발명의 방법에 의하여 수득한 절연막을 반도체 장치의 캐패시터 유전막으로서 이용하는 경우에는 신뢰성이 우수한 반도체 장치의 캐패시터를 수득할 수 있다.
Claims (6)
- 로(furnace)의 분위기를 저온에서 질소 가스 분위기로 유지하는 단계; 상기 로의 상기 질소 가스 분위기에 반도체 기판을 도입하여 유지하는 단계; 상기 로의 온도를 고온으로 상승시키며 상기 질소 가스 분위기에 산소 가스를 유입하여 상기 질소 가스에 의해 희석된 산소 가스를 사용하여 상기 반도체 기판 상에 실리콘 산화막을 형성하는 단계; 및 연속적으로 아산화 질소(nitrous oxide; N2O)를 사용하여 상기 실리콘 산화막을 질화시켜 실리콘 옥시나이트라이트막을 형성하는 단계를 포함함을 특징으로 하는 반도체 장치의 절연막 제조 방법.
- 제1항에 있어서, 상기 저온은 800℃ 근처의 온도이고 상기 고온은 950℃ 근처의 온도임을 특징으로 하는 반도체 장치의 절연막 제조 방법.
- 제1항에 있어서, 상기 실리콘 옥시나이트라이트막이 반도체 장치의 캐패시터의 유전막임을 특징으로 하는 반도체 장치의 절연막 제조 방법.
- 제1항에 있어서, 상기 실리콘 옥시나이트라이트막이 반도체 장치의 게이트 절연막임을 특징으로 하는 반도체 장치의 절연막 제조 방법.
- 로(furnace)의 분위기를 저온에서 질소 가스 분위기로 유지하는 단계; 상기 로의 상기 질소 가스 분위기에 반도체 기판을 도입하여 유지하는 단계; 상기 로의 온도를 고온으로 상승시키며 상기 질소 가스 분위기에 산소 가스를 유입하여 상기 질소 가스에 의해 희석된 산소 가스를 사용하여 상기 반도체 기판 상에 실리콘 산화막을 형성하는 단계; 연속적으로 아산화 질소(nitrous oxide; N2O)를 사용하여 상기 실리콘 산화막을 질화시켜 실리콘 옥시나이트라이트막을 형성하여 게이트 절연막을 형성하는 단계; 상기 게이트 절연막상에 게이트 전극층을 형성하고 상기 게이트 전극층을 패터닝하여 게이트 전극 패턴을 형성하는 단계; 및 상기 게이트 전극 패턴을 마스크로하여 상기 반도체 기판에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계를 포함함을 특징으로 하는 반도체 장치의 제조 방법.
- 제5항에 있어서, 상기 불순물이 BF2또는 B임을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019220A KR100247904B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019220A KR100247904B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010234A KR940010234A (ko) | 1994-05-24 |
| KR100247904B1 true KR100247904B1 (ko) | 2000-03-15 |
Family
ID=19341397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019220A KR100247904B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247904B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055950A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 유전체막 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990003490A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 반도체 소자의 산화막 형성방법 |
| US6245616B1 (en) * | 1999-01-06 | 2001-06-12 | International Business Machines Corporation | Method of forming oxynitride gate dielectric |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283430A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 半導体装置 |
| JPH04245635A (ja) * | 1991-01-31 | 1992-09-02 | Oki Electric Ind Co Ltd | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
-
1992
- 1992-10-20 KR KR1019920019220A patent/KR100247904B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283430A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 半導体装置 |
| JPH04245635A (ja) * | 1991-01-31 | 1992-09-02 | Oki Electric Ind Co Ltd | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055950A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 유전체막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010234A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| KR100618815B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US6667251B2 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| US6323143B1 (en) | Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors | |
| KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
| US6642156B2 (en) | Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
| KR101858524B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100281135B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100349363B1 (ko) | 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법 | |
| US7081419B2 (en) | Gate dielectric structure for reducing boron penetration and current leakage | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| EP0844668A2 (en) | MOS structure of semiconductor device and method of manufacturing the same | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR20080029607A (ko) | 반도체 소자의 산화막을 질화처리하는 방법 및 이를 이용한게이트 절연막 형성방법 | |
| KR20020002808A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| JPH07130679A (ja) | 半導体装置の製造方法 | |
| KR101006511B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100077756A (ko) | 선택적 플라즈마질화를 이용한 반도체장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071203 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |