KR20020002808A - 반도체 소자의 폴리실리콘층 형성방법 - Google Patents

반도체 소자의 폴리실리콘층 형성방법 Download PDF

Info

Publication number
KR20020002808A
KR20020002808A KR1020000037119A KR20000037119A KR20020002808A KR 20020002808 A KR20020002808 A KR 20020002808A KR 1020000037119 A KR1020000037119 A KR 1020000037119A KR 20000037119 A KR20000037119 A KR 20000037119A KR 20020002808 A KR20020002808 A KR 20020002808A
Authority
KR
South Korea
Prior art keywords
semiconductor device
polysilicon layer
forming
layer
ions
Prior art date
Application number
KR1020000037119A
Other languages
English (en)
Inventor
이찬호
곽노열
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037119A priority Critical patent/KR20020002808A/ko
Publication of KR20020002808A publication Critical patent/KR20020002808A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 소자의 폴리실리콘층 형성방법은 반도체소자에 포함되는 폴리실리콘층의 이온농도를 균일하게 분포시키므로써, 완성된 반도체소자의 전기적특성 및 동작특성을 향상시키는 형성방법을 제시한 것이다.
본 발명의 방법은, 균일한 농도분포를 형성하기 위해 반도체소자를 위한 실리콘층에 먼저 플루오린(F) 등의 보조이온을 1차적으로 주입하고, 다음 보론(B)이온 등 고르게 분포시키고자 하는 주이온을 2차적으로 주입한다. 이후 RTA방식 등에 의한 열처리공정을 실시하는 단계들을 포함하고 있다.
따라서 본 발명은 반도체소자의 폴리실리층에 주입하고자 하는 이온의 농도를 균일하게 분포시키므로써, 문턱전압 등을 비롯한 완성된 반도체소자의 전기적특성 및 동작특성을 향상시키는 효과를 제공하며, 단채널(short channel)에 따른 문제점을 방지하여 고집적 반도체소자에 적용할 수 있는 효과가 있다.

Description

반도체 소자의 폴리실리콘층 형성방법{METHOD OF MANUFACTURING POLY-SILICON LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자에 제조공정에 관한 것으로, 보다 구체적으로는 반도체소자에 포함되는 폴리실리콘층이 균일한 농도 분포를 이루도록 함으로써, 반도체소자의 전기적 특성을 향상시키기 위한, 반도체 소자의 폴리실리콘층 형성방법에 관한 것이다.
일반적으로 반도체 소자에는 폴리실리콘층이 포함된다. 폴리실리콘층은 게이트전극등으로 이용되기 때문에 그 특성은 반도체소자의 동작에 영향을 미친다.
도 1은 종래 반도체소자의 폴리실리콘층의 특성을 결정하는 과정을 설명하기 위한 반도체소자 제작과정의 일부를 나타낸 도면이다.
도시한 바와 같이, 반도체소자는 실리콘기판(10) 상부에, 각 소자들을 구분하기 위한 소자분리막(12)을 형성한다. 그리고 실리콘기판(10) 및 소자분리막(12) 상부에 절연막(14)을 증착한다. 이후 절연막(14)의 상부에 게이트전극을 위한 폴리실리콘층(16)을 증착한 다음, 폴리실리콘층(16)의 타입(type) 및 그 동작특성을 결정해 주기 위해 마스크(18)를 통해 이온을 주입한다. 이후 패턴, 식각, 증착 등의 공정을 반복실시하여 반도체소자를 제작하게 된다.
도 2는 종래 방법에 의해 형성된 폴리실리콘층의 농도분포에 대한 측정결과를 나타낸 도면으로, 그래프의 가로축은 보론(B)이온이 주입된 접합깊이를, 세로축은 도즈(dose) 즉 세제곱 입방센티미터 당 입자의 수를 나타낸 것이다.
아울러, 도시된 그래프의 곡선 a는 도핑되지 않은 비정질 실리콘층에 보론(B)이온을 주입한 후, 결정입계성장과 열처리공정을 하기전 농도분포를 측정한 결과이고, 곡선 b는 곡선 a와 같은 농도분포를 갖은 종래 실리콘층을 20초동안 950℃의 온도에서 열처리해 준 후, 변화된 농도분포를 재측정한 결과이다.
그러나, 전술한 바와 같은 방법으로 제작된 종래 반도체소자의 폴리실리콘층은 다음과 같은 문제점을 가지고 있다. 종래 반도체소자의 폴리실리콘층은 도 2에 도시한 바와 같이, 주입된 이온들의 깊이에 따라 그 농도분포가 고르지 못하다. 이 때문에, 소자의 전기적 특성을 열화시킬 뿐만 아니라, 특히 단채널(short channel)화된 고집적 소자에는 적용할 수 없는 문제점이 있다.
따라서 전술한 문제점을 해결하기 위한 본 발명의 목적은, 단일 도펀트(dopant)를 이온주입했던 종래 공정기술과 달리, 주입하고자 하는 불순물이온 주입전 플로오린(F) 이온을 주입하고 RTA(Rapid Thermal Annealing)기술을 적용함므로써, 폴리실리콘층내에서 균일한 불순물의 농도분포를 이루게 하여 전기적 특성을 향상시킨, 반도체 소자의 폴리실리콘층 형성방법을 제공하는 데 있다.
도 1은 종래 반도체소자의 폴리실리콘층의 특성을 결정하는 과정을 설명하기 위한 반도체소자 제작과정을 나타낸 도면.
도 2는 종래 방법에 의해 형성된 폴리실리콘층의 농도분포에 대한 측정결과를 나타낸 도면.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 폴리실리콘층 농도분포의 측정결과를 나타낸 도면.
(도면의 주요 부분에 대한 부호의 설명)
10, 30 : 실리콘기판 12, 32 : 소자분리막
14, 34 : 절연막 16, 36 : 실리콘층
18, 38 : 마스크 곡선 a ∼ d : 농도분포곡선
본 발명에 따른 반도체소자의 폴리실리콘층 형성방법은, 반도체소자의 제작공정에 있어서,
반도체기판상부에 절연층을 형성하는 제1단계; 상기 반도체소자에 형성시키고자 하는 폴리실리콘층을 위해 상기 절연층 상부에 비정질의 실리콘층을 형성하는 제2단계; 고르게 분포시키고자 하는 소정의 보조이온을 상기 형성된 실리콘층에 이온주입하는 제3단계; 보조이온이 주입된 상기 실리콘층에, 고르게 분포시키고자 하는 주이온을 이온주입하는 제4단계; 및, 상기 주입된 주이온을 고르게 분포시키기위하여 소정의 짧은 시간동안 1050 내지 1100℃의 온도범위에서 열처리공정을 실시하는 제5단계를 포함한다.
이하 도면들을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 도면들이다.
본 발명은 반도체소자에 포함되는 폴리실리콘층의 주입된 이온을 균일하게 분포시키기 위한 것으로, 도 3a에 도시한 바와 같이 반도체소자의 기본적인 제작과정은 일반적인 내용과 같다. 즉, 본 발명에 따른 반도체소자는 실리콘기판(30) 상부에 소자분리막(32)을 형성하고, 기판(30) 및 소자분리막(32)상부에 절연막(34)을 증착한다. 이 절연막(34)은 모스트랜지스터의 경우 게이트산화막(gate oxide)으로 작용하는데, 상압CVD(Atomspheric Pressure Chemical Vapor Deposition)방식을 이용하는 것이 바람직하다. 본 실시예에서는 열산화막으로 형성시켰지만, 질화산화막으로 제작해도 본 발명이 가능하다. 이 후 절연막(34) 상부에 비정질 상태의 실리콘층(36)을 증착한다. 이 비정질의 실리콘층(36)은, 이후 제작공정을 고려하여 가스상태인 SiH4를 약 500∼2500Å 정도로 형성시킨 것이다.
이 후 도 3b에 도시한 바와 같이, 증착된 비정질의 실리콘층(36)에 마스크(38)를 통하여 적절한 에너지와 도우즈 조건으로 플루오린(F) 이온을 주입한다. 이 플루오린(F)이온은 이온주입에너지를 1∼20 keV 정도로 하여, 주입한 이온의 양인 도즈(dose)가 1×1015∼1×1016ions/㎠이 되도록 틸트임플랜트(tiltedimplant)를 실시한다. 이 때 틸트의 범위는 4°∼9°정도로 진행한다.
이러한 공정은 종래의 기술과 같이, 폴리실리콘층 증착 후 곧바로 보론(B)이온을 주입했을 경우 보론(B)이온이 균일한 농도분포를 갖지 못하는 문제를 해결하기 위한 것이다. 후술하겠지만 보론(B)이온을 주입하기 전, 1차적으로 주입된 플루오린(F)이온은 보론(B)이온이 균일한 농도분포를 갖도록 하는 역할을 한다.
다음 도 3c와 같이, 마스크(38)를 통하여 보론(B)이온을 주입한다. 이 때 이온주입에너지를 1 ∼ 20 keV 정도의 상태에서 실시하지만, 도즈(dose)는 2×1015∼1×1016ions/㎠이 되도록 고려하여 실시한다. 아울러 틸트의 범위를 4°∼9°정도로 하여 틸트임플랜트(tilted implant)를 실시한다.
이 후 RTA방식에 의한 후속 열처리공정을 실시한다. 이 열처리공정은 1050∼1100℃ 범위의 온도에서 약 10초동안 어닐링(annealing)을 실시하고, 보론(B)이온의 효과적인 확산을 위해 온도상승 비율은 약 50[℃/초] 정도를 유지한다. 또한 산화막 형성을 방지하기 위해 질소분위기 상태에서 실시하는 것이 바람직하다. 이러한 열처리공정에 의해 비정질의 실리콘층(36)은 다결정화된다. 또한 이 열처리공정은 1차 주입된 플루오린(F) 이온의 게더링효과(gettering effect)를 발생시킨다. 이에 따라 보론(B) 이온의 내부확산이 증대되고 다결정화된 실리콘층(38)내에서 균일하게 분포된다. 하지만 게이트 산화막이 장벽으로 작용하므로 보론이온의 외부확산은 진행되지 않는다.
도 4는 본 발명의 실시예에 따른 폴리실리콘층 농도분포의 측정결과를 나타낸 도면으로, 전술한 도 2와 같이 그래프의 가로축은 보론(B)이온이 주입된 접합깊이를, 세로축은 도즈(dose)를 나타낸 것이다.
곡선 c는 본 실시예에 따라 1차 플루오린(F)이온과 보론(B)이온을 순차적으로 주입한 후, 1050℃이상의 온도에서 약 10초동안 어닐링(annealing)을 실시하는 RTA방식으로 후속열처리공정을 실시한 다음 폴리실리콘층의 이온분포를 측정한 것이다. 그리고 곡선 d는 도 2에 도시한 곡선 a로서, 전술한 바와 같이 도핑되지 않은 비정질 실리콘층에 보론(B)이온을 주입한 후, 결정입계성장이나 열처리공정을 하기전 농도분포를 측정한 결과이다. 도시한 바와 같이, 본 발명의 실시예에 따라 이온주입된 폴리실리콘층은 깊이에 관계없이 이온농도가 고르게 분포되고 있음을 알 수 있다.
따라서 본 발명은 실시예에서 설명한 일련의 과정을 통하여 주입시키고자 하는 보론이온을 폴리실리콘층 내에서 균일한 분포를 갖도록 할 수 있다. 아울러 본 발명은 보론이온 및 플루오린이온에 한정되지 않고, 또 다른 주입이온과의 물질적 특성을 고려한 상태에서 보조이온을 선택하여 실시할 수 있다.
전술한 바와 같이, 본 발명에 따른 반도체 소자의 폴리실리콘층 형성방법은, 폴리실리층에 주입하고자 하는 이온의 농도를 균일하게 분포시키므로써, 완성된 반도체소자의 전기적특성 및 동작특성을 향상시키는 효과를 제공한다. 또한 반도체소자의 채널길이의 감소에 따라 P+ 폴리게이트를 사용하므로써 단채널(short channel)에 따른 문제점을 방지하고, 1G DRAM급 이상의 고집적 반도체소자에 적용할 수 있는 효과가 있다.

Claims (10)

  1. 반도체소자의 제작공정에 있어서,
    반도체기판상부에 절연층을 형성하는 제1단계;
    상기 반도체소자에 형성시키고자 하는 폴리실리콘층을 위해 상기 절연층 상부에 비정질의 실리콘층을 형성하는 제2단계;
    고르게 분포시키고자 하는 소정의 보조이온을 상기 형성된 실리콘층에 이온주입하는 제3단계;
    보조이온이 주입된 상기 실리콘층에, 고르게 분포시키고자 하는 주이온을 이온주입하는 제4단계; 및,
    상기 주입된 주이온을 고르게 분포시키기 위하여 소정의 짧은 시간동안 1050 내지 1100℃의 온도범위에서 열처리공정을 실시하는 제5단계를 포함하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  2. 제 1항에 있어서, 상기 제3단계는
    플루오린(F)이온을 보조이온으로 하여 이온주입하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  3. 제 2항에 있어서, 상기 플루오린(F)이온 주입은
    1 내지 20 [keV] 정도의 이온주입에너지로, 평방 센티미터당 1×1015내지 1×1016개의 이온주입결과를 얻을 수 있도록 4° 내지 9°의 틸트(tilt) 범위를 갖는 틸트임플랜트를 실시하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  4. 제 1항에 있어서, 상기 제4단계는
    보론(B)이온을 주이온으로 하여 이온주입하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  5. 제 4항에 있어서, 상기 보론(B)이온 주입은
    1 내지 20 [keV] 정도의 이온주입에너지로, 평방 센티미터당 1×1015내지 1×1016개의 이온주입결과를 얻을 수 있도록 4° 내지 9°의 틸트(tilt)범위를 갖는 틸트임플랜트를 실시하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  6. 제 1항에 있어서, 상기 제1단계는
    열산화막으로 상기 절연층을 형성하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  7. 제 1항에 있어서, 상기 제1단계는
    질화산화막으로 상기 절연층을 형성하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  8. 제 1항에 있어서, 상기 제2단계는
    500 내지 2500 Å 정도의 두께로 상기 비정질 실리콘층을 형성하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  9. 제 1항에 있어서, 상기 제5단계는
    약 10초 동안 50 [℃/초]의 상승비율로 열처리하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
  10. 제 1항에 있어서, 상기 제5단계는
    산화막의 형성을 방지하기 위해 질소분위기에서 실시하는 것을 특징으로 하는, 반도체소자의 폴리실리콘층 형성방법.
KR1020000037119A 2000-06-30 2000-06-30 반도체 소자의 폴리실리콘층 형성방법 KR20020002808A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037119A KR20020002808A (ko) 2000-06-30 2000-06-30 반도체 소자의 폴리실리콘층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037119A KR20020002808A (ko) 2000-06-30 2000-06-30 반도체 소자의 폴리실리콘층 형성방법

Publications (1)

Publication Number Publication Date
KR20020002808A true KR20020002808A (ko) 2002-01-10

Family

ID=19675373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037119A KR20020002808A (ko) 2000-06-30 2000-06-30 반도체 소자의 폴리실리콘층 형성방법

Country Status (1)

Country Link
KR (1) KR20020002808A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624697B1 (ko) * 2005-06-29 2006-09-15 주식회사 하이닉스반도체 리세스 트랜지스터의 듀얼폴리게이트 제조방법
KR100783283B1 (ko) * 2006-12-05 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR101007749B1 (ko) * 2010-03-11 2011-01-14 이상환 액상 버섯종균 배양탱크

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624697B1 (ko) * 2005-06-29 2006-09-15 주식회사 하이닉스반도체 리세스 트랜지스터의 듀얼폴리게이트 제조방법
KR100783283B1 (ko) * 2006-12-05 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR101007749B1 (ko) * 2010-03-11 2011-01-14 이상환 액상 버섯종균 배양탱크

Similar Documents

Publication Publication Date Title
US6376318B1 (en) Method of manufacturing a semiconductor device
KR20040105194A (ko) 플래시 메모리 소자의 제조 방법
US6207586B1 (en) Oxide/nitride stacked gate dielectric and associated methods
US7208360B2 (en) Semiconductor device and method of manufacturing the same
CN100547793C (zh) 双栅cmos半导体器件及其制造方法
US6221719B1 (en) Process for the manufacturing of a DMOS-technology transistor providing for a single thermal process for the formation of source and body regions
KR0172788B1 (ko) 반도체 소자의 트랜지스터 제조방법
US6753232B2 (en) Method for fabricating semiconductor device
US20050118770A1 (en) Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
US6756291B1 (en) Method for hardening gate oxides using gate etch process
KR20020002808A (ko) 반도체 소자의 폴리실리콘층 형성방법
US8003501B2 (en) Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same
KR100618680B1 (ko) 폴리 실리콘층 형성 방법
KR100247904B1 (ko) 반도체 장치의 제조방법
US6482709B1 (en) Manufacturing process of a MOS transistor
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
KR100904729B1 (ko) 반도체소자의 듀얼 게이트 형성방법
US20020125479A1 (en) MOSFET and method of its fabrication
KR100400772B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100671663B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20020072210A1 (en) Method for forming liner layer in sin spacer
KR20040037847A (ko) 반도체소자의 제조방법
KR20060072411A (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR100604045B1 (ko) 반도체 소자의 폴리 실리콘 게이트 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination