KR100783283B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100783283B1 KR100783283B1 KR1020060121984A KR20060121984A KR100783283B1 KR 100783283 B1 KR100783283 B1 KR 100783283B1 KR 1020060121984 A KR1020060121984 A KR 1020060121984A KR 20060121984 A KR20060121984 A KR 20060121984A KR 100783283 B1 KR100783283 B1 KR 100783283B1
- Authority
- KR
- South Korea
- Prior art keywords
- boron
- fluorine
- pattern
- polysilicon
- photoresist pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052796 boron Inorganic materials 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 34
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 31
- 239000011737 fluorine Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000035515 penetration Effects 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서,
피모스(PMOS) 영역, 엔모스(NMOS) 영역, 및 소자 분리막이 형성된 반도체 기판 위에 게이트 산화막 및 폴리실리콘을 적층하는 단계, 상기 폴리실리콘 위에 상기 엔모스 영역을 노출시키는 제1 포토레지스트 패턴을 형성한 후, N형 불순물을 주입하고 상기 제1 포토레지스트 패턴은 제거하는 단계, 상기 폴리실리콘 위에 상기 피모스 영역을 노출시키는 제2 포토레지스트 패턴을 형성한 후, 불소와 붕소를 혼합한 불순물을 주입하고 상기 제2 포토레지스트 패턴은 제거하는 단계, 상기 폴리실리콘 위에 상기 엔모스 영역의 게이트 전극이 형성될 부분과 상기 피모스 영역의 게이트 전극이 형성될 부분을 제외한 부분의 폴리실리콘을 노출시키는 제3 포토레지스트 패턴을 형성하는 단계 및, 상기 제3 포토레지스트 패턴을 식각 마스크로 삼아 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하는 단계를 포함한다.
Description
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 반도체 소자 제조 방법을 도시한 공정도,
도 6 및 도 7은 본 발명의 제2 실시예에 따른 반도체 소자 제조 방법을 도시한 공정도이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
현재의 씨모스(CMOS) 반도체 소자는 불순물이 주입된 폴리실리콘을 게이트로 주로 사용하고 있으며, 소자의 크기가 작아짐에 따라, 극도로 얇은 접합(ultrashallow junction)을 형성하기 위해서 스파이크 어닐(spike anneal) 등이 적용되고 있다.
이에 따라서, 인(P)과 같은 상대적으로 무거운 불순물을 사용하는 엔모스(NMOS) 영역의 폴리실리콘 게이트 전극의 활성화(activation)가 문제점으로 대두 되었으며, 피모스(PMOS) 영역의 경우, 열공정에 따른 붕소 침투(boron penetration) 현상이 문제점으로 대두되었다.
이를 해결하기 위해, 엔모스 영역의 폴리실리콘 게이트 형성시에는 게이트 프리-도핑(gate pre-doping) 방식이 적용되고, 피모스 영역의 폴리실리콘 게이트 형성시에는 폴리실리콘 게이트의 하부에 있는 산화막를 플라즈마로 질화시키는 방식이 적용되고 있다.
본 발명에서는 상기와 같은 종래의 엔모스/피모스 영역의 폴리실리콘 게이트 형성방법과는 다른 새로운 폴리실리콘 형성방법을 제공하여, 이를 통해 상기 언급한 엔모스(NMOS) 영역의 폴리실리콘 게이트 전극의 활성화 문제와 피모스(PMOS) 영역의 열공정에 따른 붕소 침투(boron penetration) 현상을 해결하여 반도체 소자의 전기적 특성을 향상시키고자 한다.
본 발명에 따른 반도체 소자 제조 방법은,
피모스(PMOS) 영역, 엔모스(NMOS) 영역, 및 소자 분리막이 형성된 반도체 기판 위에 게이트 산화막 및 폴리실리콘을 적층하는 단계, 상기 폴리실리콘 위에 상기 엔모스 영역을 노출시키는 제1 포토레지스트 패턴을 형성한 후, N형 불순물을 주입하고 상기 제1 포토레지스트 패턴은 제거하는 단계, 상기 폴리실리콘 위에 상 기 피모스 영역을 노출시키는 제2 포토레지스트 패턴을 형성한 후, 불소와 붕소를 혼합한 불순물을 주입하고 상기 제2 포토레지스트 패턴은 제거하는 단계, 상기 폴리실리콘 위에 상기 엔모스 영역의 게이트 전극이 형성될 부분과 상기 피모스 영역의 게이트 전극이 형성될 부분을 제외한 부분의 폴리실리콘을 노출시키는 제3 포토레지스트 패턴을 형성하는 단계 및, 상기 제3 포토레지스트 패턴을 식각 마스크로 삼아 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 반도체 소자는,
피모스(PMOS) 영역, 엔모스(NMOS) 영역, 및 소자 분리막이 형성된 반도체 기판, 상기 엔모스 영역 위에 형성된 제1 게이트 산화막 패턴과 N형 불순물이 주입된 제1 게이트 전극 및, 상기 피모스 영역 위에 형성된 제2 게이트 산화막 패턴과 불소와 붕소의 혼합 불순물이 주입된 제2 게이트 전극을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 " 위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 반도체 소자 제조 방법을 도시한 공정도이다.
본 발명의 제1 실시예에 따른 반도체 소자 제조 방법은 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 소자 분리막(11)이 형성된 반도체 기판(10) 표면을 산화, 성장시켜 게이트 산화막(20)을 형성한 후, 상기 게이트 산화막(20) 위에 폴리 실리콘(30)을 형성한다. 상기 소자 분리막(11)은 반도체 기판의 액티브 영역과 소자 분리 영역을 정의하며, 그 형성방법은 STI(Shallow Trench Isolation)법과 LOCOS(Local Oxidation of Silicon)법이 있는데, 본 실시예에서는 STI법으로 소자 분리막을 형성한다.
또한, 상기 반도체 기판(10)은 상기 소자 분리막의 좌측과 우측 중 어느 한쪽은 인(Phosphor)이나 비소(Arsenic)와 같은 N형 불순물이 도핑된 NMOS 기판이며, 나머지 한쪽은 붕소(boron)과 같은 P형 불순물이 도핑된 PMOS 기판이다. 본 실시예에서는 상기 소자 분리막의 좌측에 NMOS, 우측에 PMOS가 형성된 기판을 예를 들어 설명한다.
그 다음, 상기 폴리 실리콘(30) 위에 제1 포토레지스트 필름(미도시)을 도포한다. 상기 제1 포토레지스트 필름은 NMOS에 소스/드레인 영역을 형성하기 위한 포토레지스트 필름을 사용한다.
그 다음, 도 2에 도시된 바와 같이, 상기 제1 포토레지스트 필름(미도시)을 스텝퍼(stepper)와 같은 노광 장비를 사용하여 상기 제1 포토레지스트 상에 제1 포토레지스트 패턴을 축소투영 노광시킨 후, 현상(developing)하여 NMOS 영역을 노출시키는 제1 포토레지스트 패턴(41)을 형성한 후, 상기 제1 포토레지스트 패턴을 이온 주입 마스크로 삼아 인(P)이나 비소와 같은 N형 불순물을 NMOS 영역에 주입한 후, 상기 제1 포토레지스트 패턴(41)을 제거하고 세정한다.
그 다음, 상기 폴리 실리콘(30) 위에 제2 포토레지스트 필름(미도시)을 도포한다. 상기 제2 포토레지스트 필름은 PMOS에 소스/드레인 영역을 형성하기 위한 포토레지스트 필름을 사용한다.
그 다음, 도 3에 도시된 바와 같이, 상기 제2 포토레지스트 필름을 스텝퍼(stepper)와 같은 노광 장비를 사용하여 상기 제2 포토레지스트 상에 제2 포토레지스트 패턴을 축소투영 노광시킨 후, 현상(developing)하여 PMOS 영역을 노출시키는 제2 포토레지스트 패턴(42)을 형성한 후, 상기 제2 포토레지스트 패턴을 이온 주입 마스크로 삼아 불소(Fluorine)(F)와 붕소(Boron)(B)를 혼합한 불순물을 PMOS 영역에 주입한다. 이때, 상기 불소와 붕소를 1대10 내지 1대100의 비율로 혼합한 불순물을 주입하며, 보다 구체적으로는 불소는 1×1013 내지 2×1014 도스(dose)로, 붕소는 1×1015 내지 2×1015 도스(dose)-도스는 평방센티미터당 이온수를 뜻한다-로 혼합한 불순물을 주입한다. 또한, 이때, 상기 불소는 20 내지 40 KeV로, 상기 붕소는 5 내지 10 KeV로 주입한다. 이어서, 상기 제2 포토레지스트 패턴(42)을 제거하고 세정한다.
이때, 상기 불소는 붕소의 확산을 효과적으로 방지할 수 있는 물질이며, 본 발명에서는 불소의 이러한 성질을 이용하여 PMOS 영역에서 문제가 되고 있는 게이트 전극으로부터 그 주변으로의 붕소의 침투 현상을 효과적으로 억제할 수 있게 된다. 즉, 종래에는 게이트 산화막을 플라즈마 질화 처리하여 붕소의 침투를 방지하고 있으나, 본 발명에서는 게이트 산화막을 질화 처리하지 않고 폴리실리콘에 붕소와 같은 P형 불순물 이온의 주입시에 붕소와 함께 불소를 주입함으로써, 붕소와 불소의 화학 반응을 유도하여 이 후의 어닐링 등의 열공정시 게이트 폴리실리콘에 주입된 붕소가 게이트 주변에 있는 게이트 산화막이나 스페이서로 침투하는 현상을 효과적으로 억제할 수 있다.
그 다음, 도 4에 도시된 바와 같이, 상기 폴리 실리콘(30) 위에 제3 포토레지스트 필름(미도시)을 도포하고, 상기 제3 포토레지스트 필름을 노광, 현상하여 NMOS 영역의 게이트 전극이 형성될 부분과 PMOS 영역의 게이트 전극이 형성될 부분을 제외한 부분의 폴리실리콘을 노출시키는 제3 포토레지스트 패턴(43)을 형성한다.
그 다음, 도 5에 도시된 바와 같이, 상기 제3 포토레지스트 패턴(43)을 식각 마스크로 삼아 반응성 이온 식각 공정(Reactive Ion Etching; RIE)으로 상기 폴리 실리콘(30)과 게이트 산화막(20)을 식각하여 폴리실리콘 패턴(31) 및 게이트 산화막 패턴(21)을 형성한 후, 상기 제3 포토레지스트 패턴을 제거하고 세정한다.
그 다음, 일반적인 CMOS 공정과 동일한 공정을 거침으로써, 반도체 소자를 제조한다.
본 발명의 제2 실시예에 따른 반도체 소자 제조 방법은 다음과 같다.
도 6 및 도 7은 본 발명의 제2 실시예에 따른 반도체 소자 제조 방법을 도시한 공정도이다. 본 발명의 제2 실시예에 따른 반도체 소자 제조 방법은 제1 포토레지스트 필름과 제2 포토레지스트 필름이 도포되는 순서가 바뀌어서 PMOS 영역에 먼저 불순물이 도핑된 후, NMOS 영역에 불순물이 도핑된다는 점을 제외하면 앞서 설명한 제1 실시예와 실질적으로 동일하다. 따라서, 앞서 설명한 제1 실시예와 실질적으로 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
먼저, 제1 실시예와 동일하게 PMOS 영역, NMOS 영역 및 소자분리막이 형성된 반도체 기판(10) 표면을 산화, 성장시켜 게이트 산화막(20)을 형성한 후, 그 위에 폴리실리콘(30)을 적층한다.
그 다음, 상기 폴리 실리콘(30) 위에 제2 포토레지스트 필름(미도시)을 도포한 후, 도 6에 도시된 바와 같이, 상기 제2 포토레지스트 필름(미도시)을 노광, 현상하여 PMOS 영역을 노출시키는 제2 포토레지스트 패턴(42)을 형성한 후, 상기 제2 포토레지스트 패턴(42)을 이온 주입 마스크로 삼아 붕소(Boron)(B)와 불 소(Fluorine)(F)를 혼합한 불순물을 PMOS 영역에 주입한 후, 상기 제2 포토레지스트 패턴을 제거하고 세정한다. 이때, 상기 붕소와 불소의 혼합 비율과 주입 공정 조건은 상기 제1 실시예와 동일하다.
그 다음, 상기 폴리 실리콘(30) 위에 제1 포토레지스트 필름(미도시)을 도포한 후, 도 7에 도시된 바와 같이, 상기 제1 포토레지스트 필름(미도시)을 노광, 현상하여 NMOS 영역을 노출시키는 제1 포토레지스트 패턴(41)을 형성한 후, 상기 제1 포토레지스트 패턴(41)을 이온 주입 마스크로 삼아 인(P)이나 비소와 같은 N형 불순물을 NMOS 영역에 도핑한 후, 상기 제1 포토레지스트 패턴을 제거하고 세정한다.
그 다음, 제1 실시예와 같이 도 4, 도 5에 도시된 공정을 수행하여 반도체 소자를 제조한다.
본 발명에 따른 반도체 소자는, 반도체 기판에 피모스(PMOS) 영역, 엔모스(NMOS) 영역, 및 소자 분리막이 형성된다. 그리고, 상기 엔모스 영역 위에는 제1 게이트 산화막 패턴과 N형 불순물이 주입된 제1 게이트 전극이 형성된다. 또한, 상기 피모스 영역 위에는 제2 게이트 산화막 패턴과 불소와 붕소의 혼합 불순물이 주입된 제2 게이트 전극이 형성된다.
이때, 상기 제2 게이트 전극은 불소와 붕소의 혼합 불순물은 불소와 붕소를 1대10 내지 1대100의 비율로 혼합할 수 있고, 또한, 불소는 1×1013 내지 2×1014 도스(dose)로, 붕소는 1×1015 내지 2×1015 도스(dose)로 혼합할 수 있다.
이상과 같이 본 발명에 따른 반도체 소자 제조 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 반도체 소자 및 그 제조 방법에 의하면,
P형 불순물 이온의 주입시에 붕소와 함께 불소를 주입함으로써, 붕소와 불소의 화학 반응을 유도하여 이 후의 어닐링 등의 열공정시 게이트 폴리실리콘에 주입된 붕소가 게이트 주변에 있는 게이트 산화막이나 스페이서로 침투하는 현상을 효과적으로 억제할 수 있게 되어, 전체적으로 반도체 소자의 전기적 특성이 향상되는 효과가 있다.
Claims (9)
- 피모스(PMOS) 영역, 엔모스(NMOS) 영역 및 소자 분리막을 갖는 반도체 소자를 제조하는 방법에 있어서,상기 기판 상에 게이트 산화막 및 폴리실리콘을 적층하는 단계;상기 폴리실리콘 위에 상기 엔모스 영역을 노출시키는 위한 제1 포토레지스트 패턴을 형성한 후, 상기 제 1 포토레지스트 패턴을 주입 마스크로 하여 상기 폴리실리콘 내에 N형의 불순물을 주입하고, 상기 제1 포토레지스트 패턴은 제거하는 단계;상기 폴리실리콘 위에 상기 피모스 영역을 노출시키는 제2 포토레지스트 패턴을 형성한 후, 상기 제 2 포토레지스트 패턴을 주입 마스크로 하여 상기 폴리실리콘 내에 불소 및 붕소 불순물을 주입하고, 상기 제2 포토레지스트 패턴은 제거하는 단계;상기 폴리실리콘 위에 상기 엔모스 영역의 게이트 전극이 형성될 부분과 상기 피모스 영역의 게이트 전극이 형성될 부분을 제외한 부분의 폴리실리콘을 노출시키는 제3 포토레지스트 패턴을 형성하는 단계; 및,상기 제3 포토레지스트 패턴을 식각 마스크로 삼아 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하는 단계;가 포함되는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 N형 불순물은 인 또는 비소인 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 불소와 붕소를 혼합한 불순물은 불소와 붕소를 1대10 내지 1대100의 비율로 혼합한 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 불소와 붕소를 혼합한 불순물은 불소는 1×1013 내지 2×1014 도스(dose)로, 붕소는 1×1015 내지 2×1015 도스(dose)로 혼합한 불순물인 반도체 소자 제조 방법.
- 제 4 항에 있어서,상기 불소는 20 내지 40 KeV로, 상기 붕소는 5 내지 10 KeV로 주입하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 폴리실리콘 패턴 및 게이트 산화막 패턴은 반응성 이온 식각 공정으로 형성하는 반도체 소자 제조 방법.
- 피모스(PMOS) 영역, 엔모스(NMOS) 영역, 및 소자 분리막이 형성된 반도체 기판;상기 엔모스 영역의 기판상에 형성되는 제 1 게이트 산화막 패턴;상기 제 1 게이트 산화막 패턴 상에 형성되고, N형의 불순물이 주입되어 있는 제 1 게이트 전극;상기 피모스 영역의 기판상에 형성되는 제 2 게이트 산화막 패턴; 및상기 제 2 게이트 산화막 패턴 상에 형성되고, 불소 및 붕소 불순물이 주입되어 있는 제 2 게이트 전극;을 포함하는 반도체 소자.
- 제 7 항에 있어서,상기 불소와 붕소의 혼합 불순물은 불소와 붕소를 1대10 내지 1대100의 비율로 혼합한 반도체 소자.
- 제 7 항에 있어서,상기 불소와 붕소를 혼합한 불순물은 불소는 1×1013 내지 2×1014 도스(dose)로, 붕소는 1×1015 내지 2×1015 도스(dose)로 혼합한 불순물인 반도체 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060121984A KR100783283B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체 소자 및 그 제조 방법 |
| US11/929,840 US20080128824A1 (en) | 2006-12-05 | 2007-10-30 | Semiconductor Device and Method for Manufacturing Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060121984A KR100783283B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100783283B1 true KR100783283B1 (ko) | 2007-12-06 |
Family
ID=39140051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060121984A KR100783283B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080128824A1 (ko) |
| KR (1) | KR100783283B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955840B1 (ko) * | 2008-03-17 | 2010-05-04 | 주식회사 동부하이텍 | 반도체 소자의 게이트 전극 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2983635B1 (fr) * | 2011-12-05 | 2014-05-23 | Soitec Silicon On Insulator | Structure semiconducteur sur isolant avec des caracteristiques electriques ameliorees |
| KR20210070573A (ko) | 2019-12-05 | 2021-06-15 | 삼성전자주식회사 | 이미지 장치 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605848A (en) * | 1995-12-27 | 1997-02-25 | Chartered Semiconductor Manufacturing Pte Ltd. | Dual ion implantation process for gate oxide improvement |
| KR20020002808A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 폴리실리콘층 형성방법 |
| KR20060020824A (ko) * | 2004-09-01 | 2006-03-07 | 동부아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| KR20060077625A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545581A (en) * | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
| KR0172788B1 (ko) * | 1995-12-29 | 1999-03-30 | 김주용 | 반도체 소자의 트랜지스터 제조방법 |
| US6214656B1 (en) * | 1999-05-17 | 2001-04-10 | Taiwian Semiconductor Manufacturing Company | Partial silicide gate in sac (self-aligned contact) process |
| US7189606B2 (en) * | 2002-06-05 | 2007-03-13 | Micron Technology, Inc. | Method of forming fully-depleted (FD) SOI MOSFET access transistor |
| JP5283827B2 (ja) * | 2006-03-30 | 2013-09-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-12-05 KR KR1020060121984A patent/KR100783283B1/ko not_active IP Right Cessation
-
2007
- 2007-10-30 US US11/929,840 patent/US20080128824A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605848A (en) * | 1995-12-27 | 1997-02-25 | Chartered Semiconductor Manufacturing Pte Ltd. | Dual ion implantation process for gate oxide improvement |
| KR20020002808A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 폴리실리콘층 형성방법 |
| KR20060020824A (ko) * | 2004-09-01 | 2006-03-07 | 동부아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| KR20060077625A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955840B1 (ko) * | 2008-03-17 | 2010-05-04 | 주식회사 동부하이텍 | 반도체 소자의 게이트 전극 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080128824A1 (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070037359A1 (en) | Method of forming align key in well structure formation process and method of forming element isolation structure using the align key | |
| WO2008148090A1 (en) | Improved ldmos process integration | |
| KR100861835B1 (ko) | 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법 | |
| KR100783283B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20090302413A1 (en) | Semiconductor device and sti forming method therefor | |
| KR100710194B1 (ko) | 고전압 반도체소자의 제조방법 | |
| JPH11330269A (ja) | ツインウェル形成方法 | |
| CN102956494B (zh) | 半导体装置及其制造方法 | |
| JPH1126392A (ja) | 半導体装置の製造方法 | |
| KR101450436B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
| KR20080101346A (ko) | 반도체 소자의 제조 방법 | |
| JP2014053414A (ja) | 半導体装置の製造方法 | |
| KR20040019167A (ko) | 고전압 트랜지스터의 제조방법 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| KR101201499B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
| KR20060019367A (ko) | 보이드가 없는 게이트 전극을 구비한 ｍｏｓ 트랜지스터의제조방법 | |
| KR100546790B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030056893A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100505416B1 (ko) | 고저항을 가진 반도체소자의 제조방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| JP2011176113A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR100277574B1 (ko) | 반도체제조공정에서실리사이드형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |