KR0172788B1 - 반도체 소자의 트랜지스터 제조방법 - Google Patents

반도체 소자의 트랜지스터 제조방법 Download PDF

Info

Publication number
KR0172788B1
KR0172788B1 KR1019950066007A KR19950066007A KR0172788B1 KR 0172788 B1 KR0172788 B1 KR 0172788B1 KR 1019950066007 A KR1019950066007 A KR 1019950066007A KR 19950066007 A KR19950066007 A KR 19950066007A KR 0172788 B1 KR0172788 B1 KR 0172788B1
Authority
KR
South Korea
Prior art keywords
transistor
polysilicon
forming
semiconductor device
heat treatment
Prior art date
Application number
KR1019950066007A
Other languages
English (en)
Other versions
KR970053087A (ko
Inventor
이길호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066007A priority Critical patent/KR0172788B1/ko
Priority to US08/768,940 priority patent/US5683920A/en
Priority to JP8343886A priority patent/JP2802263B2/ja
Publication of KR970053087A publication Critical patent/KR970053087A/ko
Application granted granted Critical
Publication of KR0172788B1 publication Critical patent/KR0172788B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 듀얼게이트 전극중 P형 게이트 전극을 형성하면서 게이트 전극이 형성될 부위이외의 폴리실리콘을 확산원으로 해서 소오스/드레인 영역에 붕소를 확산시켜 결함이 없는 초저접합을 형성하여 우수한 전기적 특성을 지닌 초고집적 소자 제조가 가능한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.

Description

반도체 소자의 트랜지스터 제조방법
제1도는 종래의 기술에 따라 형성된 트랜지스터의 구조를 도시한 도면.
제2a도 내지 제2f도는 본 발명에 따른 트랜지스터 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1, 21 : n-웰 2, 22 : p-웰
3, 23 : 소자분리막 4, 24 : 게이트 산화막
5 : n형 게이트 전극 6, 32 : 스페이서 산화막
7, 34 : n+소오스/드레인 8, 36 : p+소오스/드레인
25 : 폴리실리콘 26, 29, 30, 34 : 감광막
27 : 인과 붕소가 혼합된 폴리실리콘
28 : 붕소와 불화붕소가 혼합된 폴리실리콘
31 : p형 게이트 전극 32 : n형 게이트 전극
33 : 스페이서 산화막 35 : n+소오스/드레인
37 : 제1층간 절연막 38 : 제2층간 절연막
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 듀얼 게이트(Dual Gate) 전극중 P형 게이트 전극을 형성하면서 게이트 전극이 형성될 부위이외의 폴리실리콘을 확산원으로 해서 소오스/드레인 영역에 붕소를 확산시켜 결합이 없는 초저접합을 형성하여 우수한 전기적 특성을 지닌 초고집적 소자 제조가 가능한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 필연적으로 표면 채널형 듀얼 게이트 전극형성과 소오스/드레인 접합의 접합깊이 감소가 요구되고 있다.
제1도는 종래기술에 의한 반도체 소자의 트랜지스터 구조의 일 실시예를 도시한 도면이다.
상기 제1도를 참조하면, P형 모스 전계 트랜지스터 및 N형 모스 전계 트랜지스터를 형성하기 위해 각각 반도체 기판의 소정영역에 N-well(1), P-well(2) 및 소자분리막(3)을 형성한다.
다음, 게이트 산화막(4)을 형성한 다음 도핑되지 않은 폴리실리콘 증착후 Pocl3도핑하거나 n형 도펀트가 in-situ로 도핑되는 폴리실리콘을 증착한다.
게이트 전극(5) 및 스페이서 산화막(6)을 형성한 다음 비소이온 주입을 통해 n-소오스/드레인(7)을 만든 다음 붕소나 불화붕소 이온주입을 통해 p-소오스/드레인(8)을 형성한다.
이상 상기와 같은 종래의 기술로는 p형 모스전계 트랜지스터의 게이트 전극이 n형인 관계로 표면 채널형으로 동작하지 못해 집적도 증가의 저해요인으로 작용하며, p형 소오스/드레인 형성을 위해 주입하는 붕소나 불화붕소는 필연적으로 채널링과 이온주입 결함과 관련된 붕소의 빠른 확산으로 얕은 접합 형성이 매우 어렵다.
이는 극저에너지 이온 주입기 사용으로 어느 정도 해결 가능하나 이 장비는 아직 상용화되고 있지 않으며, 또한 이온 주입기에 의한 이온 주입은 필연적으로 실리콘내 결함을 유발시켜 우수한 전기적 특성을 지닌 트랜지스터 제조가 힘든 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 듀얼 게이트(Dual Gate) 전극중 P형 게이트 전극을 형성하면서 게이트 전극이 형성될 부위이외의 폴리실리콘을 확산원으로 해서 소오스/드레인 영역에 붕소를 확산시켜 결함이 없는 초저접합을 형성하여 우수한 전기적 특성을 지닌 초고집적 소자 제조가 가능한 반도체 소자의 트랜지스터 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 실리콘 기판상의 소정영역에 n-웰과 p-웰 및 소자 분리막을 차례로 형성한 후 게이트 산화막을 형성하는 단계와,
전체구조 상부에 폴리 실리콘을 소정두께로 증착하는 단계와,
감광막을 p형 모스 전계 트랜지스터 상단부위에 소정두께 증착하는 단계와,
노출된 상기 폴리실리콘내로 인 이온을 주입하는 단계와,
n형 모스 전계 트랜지스터 상단부위에 감광막을 증착하는 단계와,
노출된 폴리실리콘내로 붕소 이온을 주입하는 단계와,
p형 게이트 전극이 형성될 부위와 n형 게이트가 형성될 부위의 상단에 감광막 패턴을 각각 형성하는 단계와,
전체구조 상부에 불화붕소를 주입하는 단계와,
상기 감광막 패턴을 제거한 후 질소분위기에서 일정시간 열처리하는 단계와,
게이트 전극 형성을 위해 감광막을 입힌후 식각을 통해 n형 및 p형 게이트 전극을 형성하는 단계와,
상기 게이트 전극의 측벽에 스페이서 산화막을 형성하는 단계와,
n-웰측 부위의 상부에 감광막을 증착한 후 비소이온을 주입하여 n+소오스/드레인을 형성하는 단계와,
전체구조 상부에 제1층간 절연막과 제2층간 절연막을 차례로 형성하는 단계와,
상기 절연막 평탄화를 위해 소정온도에서 일정시간동안 질소분위기에서 열처리하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 설명을 상세히 하기로 한다.
제2a도 내지 제2f도는 본 발명에 따른 트랜지스터 제조 공정도이다.
제2a도를 참조하면, 실리콘 기판상의 소정영역에 n-well(21)과 p-well(22) 및 소자 분리막(23)을 형성한 후 30Å~60Å 두께의 게이트 산화막(24)을 형성한다.
다음 저압 화학 기상 증착법에 의해 폴리 실리콘(25)을 1500Å~2500Å 두께로 증착한다. 여기서 상기 폴리실리콘 대신 비정질 실리콘을 증착해도 무방하다.
다음, 감광막(26)으로 p형 모스 전계 트랜지스터 상단을 가린후 인(Phosphoros) 이온을 40KeV~60KeV 사이의 에너지로 3×1015/㎝2～1×1016/㎝2사이의 주입량으로 폴리실리콘(25)에 주입한다.
제2b도를 참조하면, n형 모스 전계 트랜지스터 상단을 감광막(26')으로 가린후 붕소(B) 이온을 10KeV이하의 에너지로 3×1015/㎝2～1×1016/㎝2주입량으로 도핑되지 않은 폴리실리콘(25)에 주입한다.
제2c도를 참조하면, p형 게이트 전극이 형성될 부위(25)와 n형 게이트가 형성될 부위(25') 상단에 감광막(29)을 증착한 후 불화붕소(BF2)를 15KeV~30KeV의 에너지와 3×1015/㎝2～1×1016/㎝2의 주입량으로 주입한다. 이때, n형 게이트 전극이 형성될 부위(25')는 감광막(29)에 불화 붕소 이온 주입이 차단되며 n+소오스/드레인 형성될 부위 상단의 폴리실리콘(27)에는 이전에 주입된 인에 의해 비정질화되었기 때문에 불화 붕소이온의 p-well 영역으로의 침투를 막는 차단층으로서의 역할을 하게 된다.
한편 P형 게이트 전극이 형성될 부위(25)도 감광막(29)에 의해 불화 붕소 이온주입이 차단되며 그 이외의 붕소가 도핑된 폴리실리콘(25)에는 불화붕소 이온이 주입되게 되어 붕소와 불화붕소가 혼합된 폴리실리콘층이 된다.
다음 감광막(29)을 제거한후 850℃～900℃ 사이의 온도에서 30～60분 동안 질소분위기에서 열처리한다. 이때 n형 게이트가 형성될 부위에 주입된 인은 전기적으로 활성화되면서 p형 게이트 전극이 형성될 부위(25)에 주입된 붕소이온은 폴리실리콘내에서 확산을 하며 전기적으로 활성화되나 질소분위기에서 열처리하므로 게이트 산화막(24)을 통해 실리콘내로 확산되기 어렵다.
반면에 p+소오스/드레인이 형성될 부분 상단의 폴리실리콘(28)내에 있는 불소와 불화붕소는 질소 분위기에서의 열처리동안 산화막을 통해 실리콘내로 확산되는데 이는 산화막 두께가 얇은 뿐 아니라 불소가 산화막내에서의 붕소확산 계수를 증가시키므로 산화막을 통해 실리콘내로 붕소의 주입이 가능하다.
한편 상기 열처리는 단시간 급속 열처리로 질소 분위기에서 1000℃～1100℃에서 10초～30초간 실시해도 무방하다.
또한 제2c도의 (28) 영역의 폴리실리콘에는 초기에 붕소가 3×1015/㎝2～1×1016/㎝2, 불화붕소가3×1015/㎝2～1×1016/㎝2주입되었으므로 붕소가 총 6×1015/㎝2～2×1016/㎝2만큼 주입된 셈이므로 실리콘 산화막을 통해 실리콘으로 확산되는 붕소의 양은 소오스/드레인으로서의 역할을 하기에 충분한 양이 된다.
제2d도를 참조하면, 게이트 전극 형성을 위해 감광막(30)을 입힌후 식각을 통해 n형 및 p형 게이트 전극을 형성한다.
제2e도를 참조하면, 게이트 전극(32)의 측벽에 스페이서 산화막(33)을 형성한후 n-웰(21)측 전체구조 상부에 감광막(34)을 증착하여 가린 후, n+소오스/드레인(35)을 형성하기 위해 비소이온을 주입한다.
제2f도를 참조하면, 전체구조 상부에 제1층간 절연막(37)과 제2층간 절연막(38)을 증착한후 절연막 평탄화를 위해 800℃~850℃ 온도범위에서 30～60분간 질소분위기에서 열처리한다.
이때 p+소오스/드레인(36) 형성은 이온주입기를 사용하지 않았으므로 결함이 없어 열처리동안 확산이 잘되지 않아 얕은 접합인 상태로 남아있으며, n+소오스/드레인(35)은 이온주입기 사용을 통해 형성하였으나 비소의 확산계수가 작으므로 역시 얕은 접합이 형성된다.
이와 같이 얕은 접합을 형성하면서도 결함이 없어 접합 누설전류값도 작으므로 소자의 집적도 증가에 크게 기여하는 듀얼 게이트 전극을 형성하면서 결함이 없고 얕은 접합을 갖는 우수한 전기적 특성을 지닌 트랜지스터 제조가 가능하다.
이상 상술한 바와같이 본 발명은 반도체 소자의 집적도 증가에 기여하는 듀얼 게이트를 형성하면서 불소가 산화막내에서 붕소의 확산을 증가시키는 성질을 이용하여 붕소 및 불화붕소가 주입된 폴리실리콘을 확산원으로 하여 기존의 이온주입기를 사용하여 형성하기 힘든 얕은 접합을 형성할 수 있다. 또한 열처리 시간을 조절하여 접합 깊이를 쉽게 조절할 수 있을 뿐만 아니라 확산 방법을 사용하여 p+소오스/드레인 접합을 형성하였으므로 결함이 전혀없어 소자의 전기적 특성을 향상시킨다.

Claims (9)

  1. 실리콘 기판상의 소정영역에 n-웰과 p-웰 및 소자 분리막을 차례로 형성한 후 게이트 산화막을 형성하는 단계와, 전체구조 상부에 폴리실리콘을 소정두께로 증착하는 단계와, 감광막을 p형 모스 전계 트랜지스터 상단부위에 소정두께 증착하는 단계와, 노출된 상기 폴리실리콘내로 인 이온을 주입하는 단계와, n형 모스 전계 트랜지스터 상단부위에 감광막을 증착하는 단계와, 노출된 폴리실리콘내로 붕소 이온을 주입하는 단계와, p형 게이트 전극이 형성될 부위와 n형 게이트가 형성될 부위의 상단에 감광막 패턴을 각각 형성하는 단계와, 전체구조 상부에 불화붕소를 주입하는 단계와, 상기 감광막 패턴을 제거한 후 질소분위기에서 일정시간 열처리하는 단계와, 게이트 전극 향성을 위해 감광막을 입힌후 식각을 통해 n형 및 p형 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 측벽에 스페이서 산화막을 형성하는 단계와, n-웰측 부위의 상부에 감광막을 증착한 후 비소이온을 주입하여 n+소오스/드레인을 형성하는 단계와, 전체구조 상부에 제1층간 절연막과 제2층간 절연막을 차례로 형성하는 단계와, 상기 절연막 평탄화를 위해 소정온도에서 일정시간동안 질소분위기에서 열처리하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 게이트 산화막은 열산화 방식으로 30~60Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 게이트 산화막 상부에 증착되는 폴리실리콘의 두께는 1500~2500Å인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  4. 제3항에 있어서, 상기 폴리실리콘은 같은 두께의 비정질 실리콘으로 대체될 수 있는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  5. 제1항에 있어서, 상기 인이온 주입시 40KeV～60KeV의 에너지로 3×1015/㎝2～1×1016/㎝2주입량으로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 폴리실리콘상에 붕소 이온주입시, 15KeV～30KeV의 에너지와, 3×1015/㎝2～1×1016/㎝2주입량으로 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  7. 제1항에 있어서, 불화붕소 이온주입시 사용된 감광막 제거후 실시되는 열처리는 850℃～900℃ 사이의 온도에서 30～60분 동안 질소분위기에서 이뤄지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  8. 제1항 또는 제7항에 있어서, 상기 열처리는 1000℃～1100℃에서 10초～30초간 급속 열처리로 실시되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  9. 제1항에 있어서, 상기 절연막 평탄화를 위한 열처리는 800℃～850℃ 온도범위에서 30～60분간 질소분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
KR1019950066007A 1995-12-29 1995-12-29 반도체 소자의 트랜지스터 제조방법 KR0172788B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950066007A KR0172788B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 트랜지스터 제조방법
US08/768,940 US5683920A (en) 1995-12-29 1996-12-18 Method for fabricating semiconductor devices
JP8343886A JP2802263B2 (ja) 1995-12-29 1996-12-24 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066007A KR0172788B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970053087A KR970053087A (ko) 1997-07-29
KR0172788B1 true KR0172788B1 (ko) 1999-03-30

Family

ID=19447186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066007A KR0172788B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 트랜지스터 제조방법

Country Status (3)

Country Link
US (1) US5683920A (ko)
JP (1) JP2802263B2 (ko)
KR (1) KR0172788B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498607B1 (ko) * 1998-06-30 2005-09-14 주식회사 하이닉스반도체 반도체 소자의 폴리실리콘층 형성방법
KR101012180B1 (ko) * 2008-09-03 2011-02-07 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988414B2 (ja) * 1997-02-20 1999-12-13 日本電気株式会社 半導体装置の製造方法
US6153456A (en) * 1998-01-14 2000-11-28 Vlsi Technology, Inc. Method of selectively applying dopants to an integrated circuit semiconductor device without using a mask
KR100308133B1 (ko) * 1999-01-12 2001-09-26 김영환 듀얼 게이트 모스 트랜지스터 제조방법
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
KR100505068B1 (ko) * 2003-07-05 2005-07-29 삼성전자주식회사 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법
KR100783283B1 (ko) * 2006-12-05 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN112748640A (zh) * 2019-10-31 2021-05-04 浙江大学 一种场效应细胞培养皿的制备流程

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786611A (en) * 1987-10-19 1988-11-22 Motorola, Inc. Adjusting threshold voltages by diffusion through refractory metal silicides
US4948745A (en) * 1989-05-22 1990-08-14 Motorola, Inc. Process for elevated source/drain field effect structure
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
US5169794A (en) * 1991-03-22 1992-12-08 National Semiconductor Corporation Method of fabrication of pnp structure in a common substrate containing npn or MOS structures
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
US5413945A (en) * 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing
US5432105A (en) * 1994-09-19 1995-07-11 United Microelectronics Corporation Method for fabricating self-aligned polysilicon contacts on FET source/drain areas
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498607B1 (ko) * 1998-06-30 2005-09-14 주식회사 하이닉스반도체 반도체 소자의 폴리실리콘층 형성방법
KR101012180B1 (ko) * 2008-09-03 2011-02-07 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Also Published As

Publication number Publication date
KR970053087A (ko) 1997-07-29
US5683920A (en) 1997-11-04
JP2802263B2 (ja) 1998-09-24
JPH09186245A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
KR0170061B1 (ko) Mos트랜지스터를 가지는 반도체장치 및 그 제조방법
US5439831A (en) Low junction leakage MOSFETs
KR19980053140A (ko) 반도체 소자의 제조방법
KR0172788B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100203131B1 (ko) 반도체 소자의 초저접합 형성방법
US5432105A (en) Method for fabricating self-aligned polysilicon contacts on FET source/drain areas
KR100380278B1 (ko) 반도체장치 및 그 제조방법
KR100821494B1 (ko) 상보형 금속 산화 반도체 디바이스용 이중 게이트 구조 제조 방법
KR100907888B1 (ko) 반도체 소자 및 그의 제조 방법
JPH02278761A (ja) ０．５ミクロン以下に縮小可能な選択的エピタキシャル成長を使用するｃｍｏｓ及びバイポーラ製造方法
JP3529634B2 (ja) デバイスの製造方法
KR100247810B1 (ko) 모스 트랜지스터 제조방법
US6077734A (en) Method of fabricating semiconductor device with extremely shallow junction
KR19990005828A (ko) Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법
KR100224650B1 (ko) 반도체장치의 제조방법
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
US5989964A (en) Post-spacer LDD implant for shallow LDD transistor
KR100661215B1 (ko) 반도체 소자 제조방법
KR100473734B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR0151081B1 (ko) 반도체 장치의 제조방법
KR100256822B1 (ko) 반도체 소자의 제조방법
KR0167664B1 (ko) 반도체소자 제조방법
KR100235940B1 (ko) 반도체 소자의 제조방법
KR20000021391A (ko) 반도체장치의 제조방법
KR100567031B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee