KR100247810B1 - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100247810B1 KR100247810B1 KR1019970071734A KR19970071734A KR100247810B1 KR 100247810 B1 KR100247810 B1 KR 100247810B1 KR 1019970071734 A KR1019970071734 A KR 1019970071734A KR 19970071734 A KR19970071734 A KR 19970071734A KR 100247810 B1 KR100247810 B1 KR 100247810B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- conductivity type
- forming
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 125000001475 halogen functional group Chemical group 0.000 abstract description 22
- 238000005468 ion implantation Methods 0.000 abstract description 16
- 239000012535 impurity Substances 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 단채널현상 및 펀치스루 특성을 개선시키어 전류구동력을 증가시키기에 적당한 모스 트랜지스터 제조방법에 관한 것으로, 제 1도전형의 반도체기판에 소자의 활성영역을 정의하는 소자격리막을 형성하는 공정과, 활성영역에 게이트절연막이 개재된 게이트전극을 형성하는 공정과, 게이트전극을 마스크로 제 1도전형의 이온을 저농도로 얕게 주입하여 제 1할로영역을 형성하는 공정과, 게이트전극을 마스크로 반도체기판과 수직한 방향으로 조사되도록 제 1도전형의 이온을 고농도로 깊게 주입하여 제 2할로영역을 형성하는 공정과, 게이트전극을 마스크로 제 2도전형의 이온을 저농도로 앝게 주입하는 공정과, 게이트전극 측면에 측벽을 형성하는 공정과, 게이트전극 및 측벽을 마스크로 제 2도전형의 이온을 고농도로 주입함으로써 저농도영역인 엘디디 및 고농도영역인 소오스/드레인을 형성하는 공정을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 펀치스루 조절을 위하여 틸트이온주입이 아닌 기판에 수직한 방향으로 입시되도록 이온을 주입함으로써 채널표면까지의 제 1할로영역 및 제 2할로영역의 중복된 영역을 배제할 수 있다. 즉, 제 2할로영역이 제 1할로영역 하부에 형성되어 반도체기판 표면으로 부터 소정거리 떨어지도록 형성됨에 따라, 문턱전압에 미치는 영향을 제 1할로영역의 도핑농도로만 조절할 수 있다.
Description
본 발명은 모스 트랜지스터(MOS Transistor) 제조방법에 관한 것으로, 특히, 단채널현상 및 펀치스루 특성을 개선시키어 전류구동력을 증가시키기에 적당한 모스 트랜지스터 제조방법에 관한 것이다.
모스 트랜지스터를 사용하는 고집적 회로의 제조에서는, 모스 트랜지스터의 크기가 감소됨에 따라 채널길이가 짧아지게 된다. 이와같이, 채널길이가 짧은 단채널소자에서는 두 접합이 가까이 근접되어 있으므로, 바이어스가 인가되지 않은 상태에서도 소오스와 드레인 공핍층이 채널 속으로 침투할 수 있으며, 심할 경우 두 공핍영역이 만나게 되어 드레인으로 부터 소오스까지의 공핍영역이 연속되는 펀치스루우(punchthrough)가 일어난다.
이러한 단채널현상을 해결하기 위해 종래에는 엘디디구조가 제안되었다. 이 엘디디는 드레인과 채널영역 사이의 고전계를 감소시키어 전반적인 소오스와 드레인영역은 도핑을 강하게 하고, 채널에 인접한 영역의 도핑은 약하게 한다. 따라서 게이트절연층으로의 주입, 충돌전리 및 다른 열전자 효과를 줄일 수 있다.
또한, 이 단채널현상을 해결하기 위한 다른 방안으로 종래에는 할로구조가 사용되었다.
이 할로구조는 소오스/드레인영역의 내측을 감싸되, 드레인에 유기된 전기장의 영향을 드레인과 반대되는 도전형으로 드레인보다 깊게 이온주입된 영역 즉, "oppositely-doped pocket" 에 의해 제한된다.
도 1a 내지 도 1f는 종래기술에 따른 반도체장치의 제조공정도로, 미특허 5,426,063를 예로들어 설명한다.
도 1a 와 같이, 제 1도전형인 반도체기판(100)에 소자의 활성영역을 정의하는 소자격리막(102)을 형성한다. 이 후, 반도체기판(100)에 기판과의 절연을 위한 게이트절연막(104)이 개재된 게이트전극(106)을 형성하고, 이 게이트전극(106)상에 캡절연막(108)을 형성하기도 한다.
도 1b 와 같이, 게이트전극(106)을 이온 블로킹 마스크(ion blocking mask)로 이용하여 제 1도전형의 이온을 고농도로 주입함으로써 이 게이트전극(106) 양측 기판에 깊게 고농도의 제 1도전형의 불순물영역인 제 1할로영역(halo region)(l)을 형성한다.
이 이온주입은 펀치스루를 차단시키기 위한 공정으로, 반도체기판(100)을 7 ∼20 도 경사지도록 하여 회전시키거나, 또는 이온주입기를 경사지도록 하여 회전시키는 등의 티틀(tilt) 이온주입 방식으로 진행시킨다.
따라서, 이러한 티틀 이온주입방식에 의해 형성된 제 1할로영역(l)은 도시된 바와 같이, 게이트전극(106) 양측 기판의 측면으로 언더오버랩되어 형성된다.
도 1c 와 같이, 게이트전극(106)을 이온 블로킹 마스크로 이용하여 제 1도전형의 이온을, 제 1할로영역(l)을 형성하기 위한 공정에 비해, 작은 에너지로 주입함으로써 이 게이트전극(106) 양측 기판에 얕게 제 1도전형의 불순물영역인 제 2할로영역(m)을 형성한다.
이 이온주입 공정도 상술한 방법대로 실시하되, 반도체기판(100)을 30 ∼60 도 정도 경사지게 회전시키거나, 이온주입기를 30 ∼60 도 경사지도록 한다. 도 1b 보다도 경사정도가 심하므로, 도시된 바와 같이, 기판(100) 양측으로 언더오버랩되는 정도가 훨씬 더 크다.
즉, 제 2할로영역(m)은, 제 1할로영역(l)에 비해, 이온 분포가 얕고 기판(100) 양측으로 언더오버랩되는 정도가 더 크게 형성된다.
도 1d 와 같이, 게이트전극(106)을 이온 블로킹 마스크로 이용하여 기판에 수직방향으로 입사되도록 제 2도전형 이온을 저농도로 주입함으로써 양측 기판(100) 하부에 저농도의 제 2도전형 불순물영역(n)을 형성한다.
이 제 2도전형 불순물영역(n)은 기판에 수직한 방향으로 이온주입되므로, 상술한 틸트 이온주입공정을 실시한 제 1할로영역(l) 및 제 2할로영역(m)에 비해서 기판(100) 양측으로 언더오버랩되는 정도는 훨씬 적고, 또한, 제 2할로영역(m)과 같거나 비슷한 깊이에서 이온 분포된다.
도 1e 와 같이, 반도체기판(100) 상에 게이트전극(106) 또는 캡절연층(108)을 덮도록 화학기상증착(Chemical Vapor Deposition)방법에 의해 질화실리콘을 증착한 후, 게이트전극(106) 또는 캡절연층(108)이 노출되는 시점까지 에치백하여 게이트전극(106) 및 캡절연층(108) 측면에 측벽(110)을 형성한다.
도 1f 와 같이, 게이트전극(106) 및 그 측벽(110)을 이온블로킹 마스크로 이용하여 기판과 수직한 방향으로 입사되도록 제 2도전형 이온을 고농도로 주입함으로써 측벽 양측 기판(100)에 고농도의 제 2도전형 불순물영역인 소오스/드레인(o)을 형성한다.
따라서, 기존의 저농도의 제 2도전형 불순물영역(n)이 고농도로 주입된 제 2도전형 이온으로 말미암아 고농도의 소오스/드레인(o)으로 전환되며, 이 중에서 제 2도전형의 고농도 이온주입 과정에서 측벽(110)으로 차폐된 부분만이 엘디디(n-1)가 된다.
이어서, 도면에는 도시되지 않았지만, 이온주입 과정을 통해 형성된 엘디디(n-1)및 소오스/드레인(o)을 900 ℃ 정도에서 20분 정도 열처리를 실시함으로써 활성화시킨다.
이 때, 제 1할로영역(l)의 이온주입된 깊이는 소오스/드레인(o)의 깊이로 조절하며, 제 2할로영역(m)의 깊이는 엘디디(n-1)의 깊이로 조절한다.
상술된 바와 같이, 제 1도전형인 제 1할로영역 및 제 2할로영역이 반대 도전형인 소오스/드레인을 감싸고 있으므로, 공핍영역이 만나게 되어 드레인으로 부터 소오스까지의 공핍영역이 연속되는 펀치스루우 및 단채널효과가 방지된다.
그러나, 종래의 방법에서는 단채널현상이나 펀치스루현상은 어느 정도 개선되기는 하나, 할로구조를 형성하기 위해 2차례의 이온주입을 실시하는 과정에서 기판으로 부터의 근접된 위치에서 제 1할로영역과 제 2할로영역 간의 중복된 부위의 채널 도핑농도가 너무 높게 됨에 따라, 전류구동력이 떨어지고, 채널에서의 전계가 높게 되어 전기적 특정이 나빠지는 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 할로영역에서 이온주입을 중복되지 않도록 실시한 모스 트랜지스터 제조방법을 제공하려는 것이다.
본 발명의 모스 트랜지스터 제조방법은 제 1도전형의 반도체기판에 소자의 활성영역을 정의하는 소자격리막을 형성하는 공정과, 활성영역에 게이트절연막이 개재된 게이트전극을 형성하는 공정과, 게이트전극을 마스크로 제 1도전형의 이온을 저농도로 얕게 주입하여 제 1할로영역을 형성하는 공정과, 게이트전극을 마스크로 반도체기판과 수직한 방향으로 조사되도록 제 1도전형의 이온을 고농도로 깊게 주입하여 제 2할로영역을 형성하는 공정과, 게이트전극을 마스크로 제 2도전형의 이온을 저농도로 앝게 주입하는 공정과, 게이트전극 측면에 측벽을 형성하는 공정과, 게이트전극 및 측벽을 마스크로 제 2도전형의 이온을 고농도로 주입함으로써 저농도영역인 엘디디 및 고농도영역인 소오스/드레인을 형성하는 공정을 구비한 것을 특징으로 한다.
도 1a 내지 도 1f는 종래기술에 따른 모스 트랜지스터의 제조공정도이고,
도 2a 내지 도 2e는 본 발명에 따른 모스 트랜지스터의 제조공정도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판 102, 202. 소자격리막
104, 204. 게이트산화막 106, 206. 게이트전극
108, 208. 캡절연막 l,m,s,t. 할로영역
n-1, u-1. 엘디디 o,v. 소오스/드레인
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2e는 본 발명에 따른 모스 트랜지스터의 제조공정도이다.
도 2a와 같이, 반도체기판(200)상에 소자의 활성영역을 정의하는 소자격리막(202)을 형성한 후, 소자의 활성영역에 기판과의 절연을 위해 게이트절연막(204)이 개재된 게이트전극(206)을 형성한다. 이 게이트전극(206) 상에는 이 후의 콘택홀 형성공정에서 정렬을 위한 캡절연층(208)을 형성하기도 한다.
도 2b 와 같이, 게이트전극(206)을 이온블로킹 마스크로 이용하여 상술한 방법대로, 틸트 이온주입공정, 즉, 반도체기판(200)을 경사시지록 하여 회전시키거나 이온주입기를 회전시키는 등의 경사를 주어 제 1도전형의 이온을 저농도로 주입함으로써 기판과 동일 도전형의 제 1할로영역(s)을 형성한다.
도 2c 와 같이, 게이트전극(206)을 이온 블로킹 마스크로 이용하여 기판에 수직방향으로 입사되도록 제 1도전형의 이온을 고농도로 주입함으로써 제 2할로영역(t)을 형성한다.
상기 제 2할로영역(t)은 제 1할로영역(s) 하부에 위치되도록 하여 반도체기판(200) 표면으로 부터 소정거리 떨어지도록 형성된다.
도 2d 와 같이, 게이트전극(206)을 이온 블로킹 마스크로 이용하여 기판과는 반대 도전형인 제 2도전형의 이온을 저농도로 기판에 수직한 방향으로 입사되도록 주입함으로써 저농도의 제 2도전형 불순물영역(u)을 형성한다.
도 2e 와 같이, 반도체기판(200)상에 게이트전극(206) 또는 캡절연층(208)을 덮도록 화학기상증착방법으로 질화실리콘 등을 증착하여 절연층을 형성한 후, 게이트전극(206) 또는 캡절연층(208)이 노출될 시점까지 에치백하여 게이트전극(206) 측면에, 또는 게이트전극(206)및 캡절연층(208)측면에 측벽(210)을 형성한다.
이 후, 게이트전극(206) 및 측벽(210)을 이온 블로킹 마스크로 이용하여 제 2도전형의 이온을 고농도로 주입하되, 기판에 수직한 방향으로 입사되도록 하여 제 2도전형의 고농도 불순물영역인 소오스/드레인(v)을 형성한다.
따라서, 기존의 저농도의 제 2도전형 불순물영역(u)이 고농도로 주입된 제 2도전형 이온으로 말미암아 제 2도전형의 고농도 불순물영역인 소오스/드레인(v)으로 전환되며, 고농도의 제 2도전형 이온주입 과정에서 측벽(210)으로 차폐된 부분만이 저농도의 제 2도전형 불순물영역인 엘디디(u-1)가 된다.
이어서, 도면에는 도시되지 않았지만, 이온주입 과정을 통해 형성된 엘디디(u-1)및 소오스/드레인(v)에 열처리를 실시함으로써 불순물영역을 활성화시킨다.
따라서, 본 발명에서는 제 1도전형의 이온이 주입된 할로영역이 다른 도전형인 제 2도전형의 이온이 주입된 소오스/드레인의 내측에 형성되어, 소오스/드레인을 감싸는 형태를 갖는다. 이 할로영역은 기판 표면에는 저농도로 형성됨으로써 문턱전압의 제어가 가능하다.
또한, 할로영역과 소오스/드레인 사이에 엘디디가 형성됨에 따라, 단채널효과가 개선되므로 전류의 구동력이 향상된다.
상술한 바와 같이, 본 발명에서는 펀치스루 조절을 위하여 틸트이온주입이 아닌 기판에 수직한 방향으로 입시되도록 이온을 주입함으로써 채널표면까지의 제 1할로영역 및 제 2할로영역의 중복된 영역을 배제할 수 있다. 즉, 제 2할로영역이 제 1할로영역 하부에 형성되어 반도체기판 표면으로 부터 소정거리 떨어지도록 형성됨에 따라, 문턱전압에 미치는 영향을 제 1할로영역의 도핑농도로만 조절할 수 있어 전류구동력을 개선할 수 있다. 그리고 펀치스루의 조절은 틸트와 노틸트 이온주입공정으로 중복된 영역의 높은 도핑으로 조절하고, 단채널효과는 펀치스루와는 별개로 틸트이온주입 공정만으로 조절할 수 있다.
또한, 틸트이온주입공정과 기판과 수직인 방향으로 이온을 조사시키는 노틸트공정을 각각 1회 사용하여 할로영역을 형성하므로, 공정시간을 단축시킬 수 있다.
Claims (4)
- 제 1도전형의 반도체기판에 소자의 활성영역을 정의하는 소자격리막을 형성하는 공정과,상기 활성영역에 게이트절연막이 개재된 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 제 1도전형의 이온을 저농도로 얕게 주입하여 제 1할로영역을 형성하는 공정과,상기 게이트전극을 마스크로 상기 반도체기판과 수직한 방향으로 조사되도록 제 1도전형의 이온을 고농도로 깊게 주입하여 제 2할로영역을 형성하는 공정과,상기 게이트전극을 마스크로 제 2도전형의 이온을 저농도로 앝게 주입하는 공정과,상기 게이트전극 측면에 측벽을 형성하는 공정과,상기 게이트전극 및 상기 측벽을 마스크로 제 2도전형의 이온을 고농도로 주입함으로써 저농도영역인 엘디디 및 고농도영역인 소오스/드레인을 형성하는 공정을 구비한 모스 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 제 1할로영역은 반도체기판을 경사시지록 하여 회전시키거나 이온주입기를 회전시키는 등의 경사를 주어 이온을 조사시키어 형성된 것이 특징인 모스 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 제 2할로영역은 상기 제 1할로영역 하부에 형성되어 상기 반도체기판 표면으로 부터 소정거리 떨어지도록 형성된 것이 특징인 모스 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 측벽은 질화실리콘을 이용한 것이 특징인 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071734A KR100247810B1 (ko) | 1997-12-22 | 1997-12-22 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071734A KR100247810B1 (ko) | 1997-12-22 | 1997-12-22 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990052277A KR19990052277A (ko) | 1999-07-05 |
| KR100247810B1 true KR100247810B1 (ko) | 2000-03-15 |
Family
ID=19528122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970071734A KR100247810B1 (ko) | 1997-12-22 | 1997-12-22 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247810B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100628241B1 (ko) * | 2004-12-31 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100981674B1 (ko) * | 2003-04-29 | 2010-09-13 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010057381A (ko) * | 1999-12-22 | 2001-07-04 | 박종섭 | 반도체 소자의 제조 방법 |
| KR100778862B1 (ko) * | 2006-12-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
1997
- 1997-12-22 KR KR1019970071734A patent/KR100247810B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100981674B1 (ko) * | 2003-04-29 | 2010-09-13 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그의 제조방법 |
| KR100628241B1 (ko) * | 2004-12-31 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990052277A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| KR100232206B1 (ko) | 반도체 소자의 제조방법 | |
| EP0208935B1 (en) | Narrow channel width fet | |
| KR100226758B1 (ko) | 씨모스펫 제조방법 | |
| US5536959A (en) | Self-aligned charge screen (SACS) field effect transistors and methods | |
| KR0137625B1 (ko) | 매립 채널형 mos 트랜지스터 및 그 제조방법 | |
| US6444548B2 (en) | Bitline diffusion with halo for improved array threshold voltage control | |
| KR100270420B1 (ko) | 반도체장치를제조하는방법및상기방법에의해제조된반도체장치 | |
| KR0172788B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100285995B1 (ko) | Mis트랜지스터의제조방법 | |
| US6475868B1 (en) | Oxygen implantation for reduction of junction capacitance in MOS transistors | |
| KR100247810B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR0133965B1 (ko) | Mos 트랜지스터을 가진 반도체 장치 및 그 제조방법 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| KR0147679B1 (ko) | 반도체소자 제조방법 | |
| KR930004725B1 (ko) | 반도체 장치의 제조방법 | |
| KR100272507B1 (ko) | 반도체소자의제조방법 | |
| KR19990005828A (ko) | Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법 | |
| KR0137996B1 (ko) | 엘디디 구조의 모스펫 제조방법 | |
| KR100333356B1 (ko) | 반도체장치의 제조방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR940001057B1 (ko) | Mos 전계효과 트랜지스터 및 그 제조방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100531120B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |