KR0137996B1 - 엘디디 구조의 모스펫 제조방법 - Google Patents

엘디디 구조의 모스펫 제조방법

Info

Publication number
KR0137996B1
KR0137996B1 KR1019940033684A KR19940033684A KR0137996B1 KR 0137996 B1 KR0137996 B1 KR 0137996B1 KR 1019940033684 A KR1019940033684 A KR 1019940033684A KR 19940033684 A KR19940033684 A KR 19940033684A KR 0137996 B1 KR0137996 B1 KR 0137996B1
Authority
KR
South Korea
Prior art keywords
high concentration
substrate
insulating film
spacer
silicon substrate
Prior art date
Application number
KR1019940033684A
Other languages
English (en)
Other versions
KR960026429A (ko
Inventor
정재관
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940033684A priority Critical patent/KR0137996B1/ko
Publication of KR960026429A publication Critical patent/KR960026429A/ko
Application granted granted Critical
Publication of KR0137996B1 publication Critical patent/KR0137996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체소자의 제조방법에 있어서, 엘디디 구조의 모스펫을 제조할때 게이트전극 측벽에 스패이서를 형성하는 식각공정에서 필드산화막의 버즈빅 가장자리부가 손상되어 고농도 불순물을 이온주입할때 손상된 지역으로 주입되어 파열된 접합으로 형성되고, 이때문에 전기적으로 소오스/드레인 접합의 파괴전압 약화 및 접합누설전류가 증대되는 문제를 해결하기 위해 스패이서를 형성하기 전에 스패이서용 절연막이 증착된 상태에서 고농도 불순물을 실리콘기판으로 주입하는 기술이다.

Description

엘디디 구조의 모스펫 제조방법
제1도는 모스펫(MOSFET)의 레이아웃도.
제2a도 내지 제2c도는 종래의 기술로 엘디디(LDD)구조의 모스펫을 제조하되 제1도의 Ⅰ-Ⅰ를 따라 도시한 단면도.
제3a도 내지 제3c도는 본 발명에 의해 엘디디(LDD) 구조의 모스펫을 제조하되 제1도의 Ⅰ-Ⅰ를 따라 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1:실리콘기판2:필드산화막
3:게이트전극4:폴리산화막
5:엘디디6:절연막
6':스패이서7:고농도 주입영역
8:소오스/드레인
본 발명은 반도체소자의 엘디디(LDD:Lightly dopd drain)구조의 모스펫 제조방법에 관한것으로, 특히 고농도 불순물이온을 게이트 스패이서용 절연막을 중착한후 주입함으로서 모스펫의 누설전류를 줄입수 있도록 하는 엘디디 구조의 모스펫 제조방법에 관한 것이다.
디바이스의 고집적화에 따라 소자의 밀도가 증가하게 되고 트랜지스터의 채널길이도 감소하게 된다. 트랜지스터의 채널길이가 감소하면서 DIBL(drain induced barrier lowering), 핫캐리어 효과 및 쇼트 채널효과 등의 문제점이 야기되어 이것을 극복하기 위하여 엘디디 구조의 모스펫이 많이 사용하고 있다.
종래의 기술로 엘디디 구조의 모스펫을 제조하는 단계를 첨부된 도면을 참조하여 설명하기로 한다.
제1도는 일반적인 엘디디 구조의 모스펫의 레이아웃도로서, 액티브영역(20)과 필드영역(40)이 배치되고 게이트(30)가 일정방향으로 배치된다. 여기서 게이트(10)의 좌우에 있는 상기 액티브영역(20)에 엘디디와 소오스/드레인이 형성된다.
제2a도 내지 제2c도는 제1도의 Ⅰ-Ⅰ를 따라 절단하고 엘디디 구조의 모스펫을 제조하는 단계를 도시한 단면도이다.
제2a도는 실리콘기판(1) 상부의 필드영역에 필드산화막(2)을 형성하고, 실리콘기판(1)의 표면에 게이트산화막(도시안됨)과 게이트전극(3)을 형성하고, 게이트전극(3)의 표면에 폴리산화막(4)을 형성한다음, 기판과 다른 타입의 저농도 불순물을 실리콘기판(1)으로 이온주입하여 엘디(5)를 형성한후, 전체구조상부에 스패이서용 절연막(6)을 중착한 단면도이다.
제2b도는 상기 공정후 비등방성식각으로 상기 절연막(6)을 식각하여 게이트전극(3)의 측벽에 스패이서(6')를 형성한다음, 실리콘기판(1)과 다른 타입의 고농도 불순물을 실리콘기판(1)으로 이온주입하여 고농도 주입영역(7)이 점선으로 형성됨을 도시한 단면도로서, 상기 비등방성식각공정으로 절연막(6)을 식각할때 필드산화막(2)의 버즈빅 가장자리(a)가 식각되어 기판이 노출된다. 그로인하여 고농도 불순물을 주입하면 엘디(5) 영역 밖으로 고농도 주입영역(7)이 형성됨을 나타낸다.
제2c도는 상기공정후 열처리공정을 실시하여 고농도 불순물이 기판하부로 확산되어 소오스/드레인(8)을 형성한 단면도로서, 필드산화막(2)의 버즈빅 가장자리(A) 부분에서 엘디디(5) 영역 밖으로 고농도 불순물이 확산되어 소오스/드레인(8)이 형성된다.
상기한 바와같이 필드산화막의 가장자리가 스패이서 형성시 식각되어 고농도 불순물이 이지역으로 주입되어 접합 프로파일이 파열된 접합(abrute juntion)으로 형성되고, 이때문에 전기적으로 소스/드레인접합의 파괴전압 약화 및 접합누설전류가 증대되는 문제가 발생된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 게이트전극 측멱에 스패이서를 형성하기 전에 스패이서용 절연막이 증착된 상태에서 고농도 불순물을 실리콘기판으로 주입하여 파열된 접합이 발생하지 않도록 하는 엘디디 구조의 모스펫 제조방법을 제공하는데 그 목적이 있다. 상기한 목적을 달성하기 위해 본 발명은 실리콘기판상부에 필드산화막을 형성하고, 실리콘기판의 표면에 게이트산화막과 게이트전극을 형성하는 단계와,
기판과 다른 타입의 저농도 불순물을 실리콘기판으로 이온주입하여 엘디디를 형성하는 단계와,
전체구조상부에 스패이서용 절연막을 증착하는 단계와,
기판과 다른 타입의 고농도 불순물을 이온주입하여 상기 절연막을 거쳐 실리콘기판에 고농도 주입영역을 형성하는 단계와
비등방성식각으로 상기 절연막을 식각하여 게이트전극의 측벽에 스패이서를 형성하는 단계와,
열처리공정을 실시하여 고농도 주입영역의 불순물을 기판 하부로 확산시켜 소오스/드레인을 형성하는 단계로 이루어지는 것을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제3a도 내지 제3c도는 본 발명의 실시예에 의해 엘디디 구조의 모스펫(MOSFET)을 제조하는 단계를 도시하되, 제도의 Ⅰ-Ⅰ의 단면을 따라 도시한 거시다.
제3a도는 실리콘기판(1) 상부의 필드영역에 필드산화막(2)을 형성하고, 실리콘기판(1)의 표면에 게이트산화막(도시안됨)과 게이트전극(3)을 형성하고, 게이트전극(3)의 표면에 산화막(4)을 형성한다음, 기판과 다른 타입의 저농도 불순물을 실리콘기판(1)으로 이온주입하여 엘디디(5)를 형성한후, 전체구조상부에 스패이서용 절연막(6)을 증착한 단면도이다.(제2a도와 동일함)
제3b도는 실리콘기판(1)과 다른 타입의 고농도 불순물을 높은 에너지 예를들어 80-250KeV로 이온주입하여 상기 절연막(6)을 거쳐 실리콘기판(1)에 고농도 주입영역(7)을 형성하되, 엘디디(5) 내측에 점선으로 도시한바와같이 형성한 단면도이다.
제3c도는 상기 공정후 비등방성식각으로 상기 절연막(6)을 식각하여 게이트전극(3)의 측벽에 스패이서(6')을 형성한다음, 열처리 공정을 실시하여 고농도 불순물이 기판 하부로 확산된 소오스/드레인(8)을 형성한 단면도로서 도시한 단면도로서, 상기 비등방성식각공정으로 절연막(6)을 식각할때 필드산화막(2)의 버즈빅 가장자리(B)가 식각되지만 이미 고농도 주입영역(7)이 엘디디(5)내측에 형성되어 있으므로 열처리 공정을 실시하여도 에리디(5) 영역 밖으로 고농도 주입영역(7)이 확산되지는 않다.
상기한 바와같이 본 발명에 의하면 필드산화막의 가장자리가 스패이서 형성시 식각되는 부분에서 파열된 접합구조를 방지할수가 있으므로 전기적으로 소스/드레인 접합의 파괴전압 약화 및 접합누설전류가 증대되는 문제를 해결할 수가 있다.

Claims (2)

  1. 모스펫 제조방법에 있어서. 실리콘기판상부에 필드산화막을 형성하고, 실리콘기판의 표면에 게이트산화막과 게이트전극을 형성하는 단계와, 기판과 다른 타입의 저농도 불순물을 실리콘기판으로 이온주입하여 엘디디를 형성하는 단계와, 전체구조상부에 스패이서용 절연막을 증착하는 단계와, 기판과 다른 타입의 고농도 불순물을 이온주입하여 상기 절연막을 거쳐 실리콘기판에 고농도 주입영역을 형성하는 단계와, 비등방성식각으로 상기 절연막을 식각하여 게이트전극의 측벽에 스패이서를 형성하는 단계와, 열처리공정을 실시하여 고농도 주입영역의 불순물을 기판 하부로 확산시켜 소오스/드레인을 형성하는 단계를 포함하는 엘디디 구조의 모스펫 제조방법.
  2. 제1항에 있어서, 상기 고농도 불순물의 이온주입 에너지는 80-250KeV 인것을 특징으로 하는 엘디디 구조의 모스펫 제조방법.
KR1019940033684A 1994-12-12 1994-12-12 엘디디 구조의 모스펫 제조방법 KR0137996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033684A KR0137996B1 (ko) 1994-12-12 1994-12-12 엘디디 구조의 모스펫 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033684A KR0137996B1 (ko) 1994-12-12 1994-12-12 엘디디 구조의 모스펫 제조방법

Publications (2)

Publication Number Publication Date
KR960026429A KR960026429A (ko) 1996-07-22
KR0137996B1 true KR0137996B1 (ko) 1998-06-15

Family

ID=19401009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033684A KR0137996B1 (ko) 1994-12-12 1994-12-12 엘디디 구조의 모스펫 제조방법

Country Status (1)

Country Link
KR (1) KR0137996B1 (ko)

Also Published As

Publication number Publication date
KR960026429A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0446893B1 (en) Method of manufacturing semiconducting devices having floating gates
KR0137625B1 (ko) 매립 채널형 mos 트랜지스터 및 그 제조방법
US6300207B1 (en) Depleted sidewall-poly LDD transistor
KR19990050418A (ko) 이중 필드판 구조를 갖는 전력소자
JPH0851207A (ja) 薄膜トランジスタおよびその製造方法
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR0137996B1 (ko) 엘디디 구조의 모스펫 제조방법
KR100247810B1 (ko) 모스 트랜지스터 제조방법
KR100254618B1 (ko) 반도체소자 및 그 제조방법
KR100899533B1 (ko) 고전압 소자 및 그 제조방법
KR100284073B1 (ko) 엘디디 구조의 엔모스펫 제조 방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR0174569B1 (ko) 반도체 장치 및 그 제조방법
KR940001057B1 (ko) Mos 전계효과 트랜지스터 및 그 제조방법
KR100272507B1 (ko) 반도체소자의제조방법
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR0157910B1 (ko) 엘디디 구조를 갖는 모스형 전계효과 트랜지스터의 제조방법
KR100248807B1 (ko) 반도체 장치의 전계효과트랜지스터 및 그 제조방법
KR0137816B1 (ko) 반도체 소자의 mosfet 제조방법
KR100487503B1 (ko) 반도체장치및그의제조방법
KR0179168B1 (ko) 반도체 소자 제조방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR20000060879A (ko) 고전압 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee