KR100248807B1 - 반도체 장치의 전계효과트랜지스터 및 그 제조방법 - Google Patents
반도체 장치의 전계효과트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100248807B1 KR100248807B1 KR1019960073637A KR19960073637A KR100248807B1 KR 100248807 B1 KR100248807 B1 KR 100248807B1 KR 1019960073637 A KR1019960073637 A KR 1019960073637A KR 19960073637 A KR19960073637 A KR 19960073637A KR 100248807 B1 KR100248807 B1 KR 100248807B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- region
- source
- pocket ion
- conductivity type
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
기판 효과를 보상함과 동시에 높은 구동 전류를 갖는 소오스/드레인 영역을 형성하기 위한 전계효과트랜지스터 및 그 제조방법을 제공하고자 함.
3. 발명의 해결방법의 요지
제1도전형의 반도체 기판 표면에 위치한 제2도전형의 소스 및 드레인 집합 영역; 상기 소스 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제1포켓 이온 주입 영역; 상기 드레인 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제2포켓 이온 주입 영역; 상기 제1포켓 이온 주입 영역을 감싸는 제1도전형의 불순물로 도핑된 제3포켓 이온 주입 영역; 및 상기 반도체 기판 상부에 형성된 게이트 전극을 포함하여 이루어진다.
4. 발명의 중요한 용도
반도체 소자 제조 공정 중 전계효과트랜지스터 및 그 제조 공정에 이용됨.
Description
본 발명은 반도체 장치의 전계효과트랜지스터 제조방법에 관한 것으로, 특히 싱글(Single) 소오스/드레인 구조를 갖는 반도체 장치의 전계효과트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 소자가 점차 고집적화되어감에 따라 모스 전계효과트랜지스터의 단채널(short channel) 효과를 억제함과 동시에 얕은 소오스/드레인 접합 및 게이트 전극의 면저항(sheet resistance) 감소가 요구되고 있다.
도 1 내지 도 3은 종래기술에 따른 반도체 장치의 전계효과트랜지스터의 단면도로, 소오스/드레인 영역 형성 방법에 따른 실용적인 3가지 구조의 전계효과트랜지스터를 도시한 것이다.
전체적으로, 도면 부호 "11"은 반도체 기판, "12"는 게이트 산화막, "13"은 게이트 전극, "14"는 산화막 스페이서, "15"는 저농도 이온주입 영역, "16"은 고농도 이온주입 영역 및 "17"은 포켓 이온주입 영역을 각각 나타낸다.
먼저, 도1은 일반적인 LDD(Lightly Doped Drain) 구조의 전계효과트랜지스터를 도시한 것으로, 핫 캐리어 효과(Hot Carrier Effect)에는 매우 효과적이나, 단채널 효과(Short Channel Effect)에는 매우 취약하다. 특히, 소오스/드레인간의 직렬 저항이 너무 커서 전류 구동성(Current Drivability)이 매우 취약하다.
이어서, 도2는 Go(Gate Overlap) LDD(Lightly Doped Drain) 구조의 전계효과트랜지스터를 도시한 것으로, 단채널 효과에 매우 취약한 특성을 나타낸다.
다음으로, 도 3은 포켓 LDD(Lightly Doped Drain) 구조의 전계효과트랜지스터를 도시한 것으로, 기생적인 접합 캐패시턴스가 많은 문제점을 안고 있다.
따라서, 상기와 같이 매우 짧은 채널(Channel) 길이를 갖음으로써 단채널 효과에 매우 취약한 특성을 갖는 소자의 경우 드레인에 높은 바이어스(Bias)가 인가되었을 때 기판 효과(Body Effect)에 의해 바디 이펙트(Body Effect)에 의해 드레인 에지(Drain Edge) 부근에서 핀치오프(Pinch-off)가 일어나게 되는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해서 안출된 본 발명은 기판 효과를 보상함과 동시에 높은 구동 전류를 갖는 소오스/드레인 영역을 형성하기 위한 반도체 장치의 전계효과트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 종래기술에 따른 반도체 장치의 전계효과트랜지스터 단면도,
도 4A 내지 도4C는 본 발명의 일실시예에 따른 반도체 장치의 전계효과트랜지스터 제조 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
41 : 반도체 기판42 : 게이트 산화막
43 : 게이트 전극44 : 고농도 불순물 이온주입 영역
45, 46 : 포켓 이온주입 영역47 : 포토레지스트 패턴
상기 목적을 달성하기 위하여 본 발명의 전계효과트랜지스터는, 제1도전형의 반도체 기판 표면에 위치한 제2도전형의 소스 및 드레인 접합 영역; 상기 소스 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제1포켓 이온 주입 영역; 상기 드레인 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제2포켓 이온 주입 영역; 상기 제1포켓 이온 주입 영역을 감싸는 제1도전형의 불순물로 도핑된 제3포켓 이온 주입 영역; 및 상기 반도체 기판 상부에 형성된 게이트 전극을 포함하여 이루어진다.
그리고, 본 발명의 전계효과트랜지스터의 제조 방법은, 제1도전형 반도체 기판 상부에 게이트 전도막 패턴을 형성하는 단계; 상기 게이트 전도막 패턴을 이온 주입 장벽으로한 이온주입공정으로 제2 도전형의 소스 및 드레인 접합 영역을 형성하는 단계; 상기 소스 및 드레인 접합 영역 하부에 각각 제1 도전형의 제1 및 제2포켓 이온주입 영역을 형성하는 단계; 및 상기 제2포켓 이온주입 영역 하부에 제1도전형의 제3포켓 이온주입 영역을 형성하는 단계를 포함하여 이루어진다.
본 발명은 게이트 전극 하부의 채널 영역의 포켓 이온주입에 있어서 소오스/드레인간의 불순물 농도에 있어서 기울기를 주는 방법으로, 소오스 에지(Edge)로부터 드레인 에지(Edge)로의 카운터 및 포켓 이온주입의 불순물 농도를 줄임으로써 기판 효과를 보상하기 위한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 4A 내지 도 4C는 본 발명의 일실시예에 따른 반도체 장치의 전계효과트랜지스터 제조 공정 단면도로, N형 전계효과트랜지스터 제조 공정을 도시한 것이다.
먼저, 도 4A는 P-웰(도시되지 않음)이 기형성된 반도체 기판(41)상에 게이트 산화막(42) 및 게이트 전극용 폴리실리콘막을 차례로 형성하고, 게이트 전극 마스크를 사용한 식각공정에 의해 게이트 전극(43)을 형성한 다음, N형 불순물인 포스포러스(Phosphorous) 이온을 고농도 이온주입하여 고농도 불순물 이온주입 영역(44)을 형성한 것을 도시한 것이다.
이어서, 도 4B는 상기 고농도 불순물 이온주입 영역(44) 형성을 위한 이온주입 에너지보다 더 높은 이온주입 에너지로 BF2이온을 이온주입하여 상기 고농도 불순물 이온주입 영역(44) 하부에 제 1 포켓 이온주입 영역(45)을 형성한 후, 열처리(Anneal)하고, 게이트 전극(43)의 일부분과 드레인 영역을 덮는 포토레지스트 패턴(47)을 형성한 것을 도시한 것이다.
마지막으로, 도 4C는 상기 포토레지스트 패턴(47)을 이온주입 마스크로 사용하여 고농도의 불순물 확산층(44)중의 소오스 영역에 P형 반도체의 억셉터인 붕소(Boron)을 고농도 이온주입하여 제 2 포켓 이온주입 영역(46)을 형성한 다음, 상기 포토레지스트 패턴(47)을 제거하고 열처리(Anneal)한 것을 도시한 것이다.
상기와 같은 일련의 공정은 P형 전계효과트랜지스터에 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의한 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 소오스/드레인 영역간 불순물의 기울기를 갖는 싱글 소오스/드레인 구조를 형성함으로써, 소오스 영역에서 불순물이 많이 집중됨으로 인해 소오스 영역에서의 공핍 영역이 커지는 것을 방지하게 되고, 드레인 영역에서의 전장이 펀치 쓰로우 전압의 감소없이 저하된다.
이로 인해 소오스/드레인간의 직렬저항을 최소화할 수 있어 전류 구동성을 크게 향상시킬 수있으며, 낮은 소오스/드레인 접합 캐패시턴스를 구현할 수 있고, 단채널 효과 및 핫 캐리어 효과를 효과적으로 억제할 수 있다.
Claims (8)
- 제1도전형의 반도체 기판 표면에 위치한 제2도전형의 소스 및 드레인 접합영역; 상기 소스 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제1포켓 이온주입영역; 상기 드레인 접합 영역을 감싸는 제1도전형의 불순물로 도핑된 제2포켓 이온주입 영역; 상기 제1포켓 이온주입 영역을 감싸는 제1도전형의 불순물로 도핑된 제2포켓 이온주입영역; 및 상기 반도체 기판 상부에 형성된 게이트 전극을 포함하여 이루어지는 반도체 장치의 효과트랜지스터.
- 제 1 항에 있어서, 상기 소스 및 드레인 접합 영역은 인을 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터.
- 제 1 항에 있어서, 상기 제1, 제2 및 제3포켓 이온주입 영역은 BF2를 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터.
- 제 3 항에 있어서, 상기 제1, 제2 및 제3포켓 이온주입 영역은 붕소를 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터.
- 제1도전형 반도체 기판 상부에 게이트 전도막 패턴을 형성하느 단계; 상기 게이트 전도막 패턴을 이온주입 장벽으로한 이온주입 공정으로 제2 도전ㅎ셩의 소스 및 드레인 접합 영역을 형성하는 단계; 상기 소스 및 드레인 접합 영역 하부에 각각 제1 도전형의 제1 및 제2포켓 이온 주입 영역을 형성하는 단계; 및 상기 제2포켓 이온주입 영역 하부에 제1도전형의 제3포켓 이온주입 영역을 형성하는 단계를 포함하여 이루어진 반도체 장치의 전계효과트랜지스터 제조 방법.
- 제 5 항에 있어서, 상기 소스 및 드레인 접합 영역 형성은 인을 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터 제조 방법.
- 제 5 항에 있어서, 상기 제1, 제2 및 제3포켓 이온주입 영역은 BF2를 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터 제조 방법.
- 제 7 항에 있어서, 상기 제1, 제2 및 제3포켓 이온주입 영역은 붕소를 포함하여 이루어지는 반도체 장치의 전계효과트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073637A KR100248807B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073637A KR100248807B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054474A KR19980054474A (ko) | 1998-09-25 |
| KR100248807B1 true KR100248807B1 (ko) | 2000-03-15 |
Family
ID=19491404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073637A KR100248807B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248807B1 (ko) |
-
1996
- 1996-12-27 KR KR1019960073637A patent/KR100248807B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980054474A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
| US6614075B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6137146A (en) | Bipolar transistor and method of forming BiCMOS circuitry | |
| US9608057B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| US5646054A (en) | Method for manufacturing MOS transistor of high breakdown voltage | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| EP0487937B1 (en) | A semiconductor device having punch-through protected buried contacts and method for making the same | |
| KR100248807B1 (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| KR100265851B1 (ko) | 반도체장치의전계효과트랜지스터제조방법 | |
| KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100293270B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR19990004935A (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR0137996B1 (ko) | 엘디디 구조의 모스펫 제조방법 | |
| KR100284073B1 (ko) | 엘디디 구조의 엔모스펫 제조 방법 | |
| JP2003069026A (ja) | 半導体装置およびその製造方法 | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100498592B1 (ko) | 모스트랜지스터 및 그 제조 방법 | |
| KR100222043B1 (ko) | 모스 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |