KR20010057381A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 펀치쓰루 방지특성을 향상시키고 초미세 소자에서 숏채널 효과를 증가시키는데 적합한 반도체 소자의 제조 방법에 관한 것으로, 이를 위한 본 발명은 제1도전형 반도체기판내에 제2도전형 웰을 형성하는 제1 단계, 상기 제1도전형 반도체기판상에 게이트전극을 형성하는 제2 단계, 상기 게이트전극을 마스크로 이용한 제2도전형 할로이온의 경사이온주입으로 상기 게이트전극하측의 반도체 기판 표면내에 제1불순물층을 형성하는 제3 단계, 상기 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제1불순물층과 접하는 제2불순물층을 형성하는 제 4 단계, 상기 게이트전극의 양측면에 접하는 측벽을 형성하는 단계, 상기 측벽을 포함한 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제2불순물층과 접하는 제3불순물층을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 메탈게이트전극 하측에 표면채널을 형성하도록 한 반도체 소자의 제조 방법에 관한 것이다.

일반적으로 할로(HALO)이온을 틸트각을 갖고 소오스/드레인 불순물층에 주입시켜주면 접합(Junction)의 안쪽벽에서만 국부적으로 도핑농도를 증가시켜줄 수 있으므로, 기판농도를 증가시키지 않으면서 채널길이를 더욱 짧게 만들 수 있다.

또한 같은 채널길이에 대하여 펀치스루(Punch-through)현상을 억제시켜주므로 접합브레이크다운전압(Junction breakdown voltage)을 증가시키고, 기판 전체의 농도를 증가시키는 것이 아니라 국부적으로 필요한 부분에만 농도를 증가시켜주는 것이기 때문에 비용이 절감된다.

이하 첨부도면을 참조하여 종래기술에 따른 반도체 소자의 제조 방법에 대해 설명하기로 한다.

도 1a 내지 도 1d 는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.

도 1a에 도시된 바와같이, 소자격리층(12)에 의해 활성영역이 정의된 N형 반도체기판(11) 표면에 불순물이온주입을 실시하여 일정깊이의 P형 웰(13)을 형성한 다. 이어 문턱전압(V_T) 조정을 위해 보론이온을 이온주입하여 상기 P형 웰(13) 표면에 얕은 접합깊이('A')를 갖도록 한다. 이 때 상기 보론이온의 농도는 PMOS와 비슷한 크기의 대칭 문턱전압프로파일을 갖도록 5×10¹¹∼5×10¹²농도로 주입한다.

도 1b에 도시된 바와같이, 상기 P형 웰(13) 표면상에 게이트절연막(14)을 형성하고, 상기 게이트절연막(14)상에 게이트전극용 메탈을 형성한다. 이어 상기 메탈상에 감광막(도시하지 않음)을 도포하고 노광 및 현상공정으로 패터닝한 후, 상기 패터닝된 감광막을 마스크로 이용하여 상기 메탈을 선택적으로 제거하여 게이트전극(15)을 형성한다.

도 1c에 도시된 바와같이, 상기 게이트전극(15)을 마스크로 이용하여 상기 반도체기판(11) 표면내에 저농도 불순물이온을 이온주입하여 얕은 접합깊이를 갖는 LDD(Lightly Doped Drain) 영역(16)을 형성한다.

이어 상기 게이트전극(15)을 포함한 반도체 기판(11) 전면에 절연막을 증착한 후 전면에 에치백(Etch back)을 실시하여 게이트전극(15) 양측면에 게이트측벽 (17)을 형성한다.

도 1d에 도시된 바와 같이, 상기 게이트측벽(17)을 마스크로 이용하여 상기 반도체 기판(11) 표면내에 고농도 불순물이온을 이온주입하여 상기 LDD영역(16)에 연결되고 깊은 접합깊이를 갖는 소오스/드레인 영역(18)을 형성한다.

이어 열처리 공정을 실시하면 다량 이온주입된 보론이온들이 확산되어 상기 게이트전극(15) 하측에 균일한 도핑 프로파일을 갖는 매몰채널영역(19)이 형성된다.

이와 같이 종래의 반도체 소자의 제조 방법은 다량 이온주입된 P형 불순물을 이용하여 소자의 문턱전압을 조절하기 때문에 메탈게이트전극 하측에 매몰채널영역이 형성되고 0.10㎛급 초미세 소자에서 숏채널효과를 저하시키는 문제점이 있다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 메탈게이트전극을 이용하는 소자에 틸트할로이온주입으로 표면채널을 형성하므로써 펀치쓰루 방지특성을 향상시키고 초미세 소자에서 숏채널 효과를 증가시키는데 적합한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 제조 방법을 나타낸 도면,

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 나타낸 도면.

*도면의 주요부분에 대한 부호의 설명*

21 : N형 반도체 기판 22 : 소자격리층

23 : P형 웰 24 : 게이트산화막

25 : 게이트전극 26 : 제1불순물층

27 : 측벽 28 : 제2불순물층

29 : 제3불순물층

상기의 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 제1도전형 반도체기판내에 제2도전형 웰을 형성하는 제1 단계, 상기 제1도전형 반도체기판상에 게이트전극을 형성하는 제2 단계, 상기 게이트전극을 마스크로 이용한 제2도전형 할로이온의 경사이온주입으로 상기 게이트전극 하측의 반도체 기판 표면내에 제1불순물층을 형성하는 제3 단계, 상기 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제1불순물층과 접하는 제2불순물층을 형성하는 제 4 단계, 상기 게이트전극의 양측면에 접하는 측벽을 형성하는 단계, 상기 측벽을 포함한 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제2불순물층과 접하는 제3불순물층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 나타낸 도면이다.

도 2a에 도시된 바와 같이, 소자격리층(22)에 의해 활성영역이 정의된 N형 반도체기판(21) 표면내에 저농도 P형 불순물을 이온주입하여 P형 웰(23)을 형성한다.

도 2b에 도시된 바와 같이, 상기 P형 웰(23)을 포함한 반도체기판(21) 상에 게이트절연막, 메탈을 증착한 다음, 상기 메탈상에 감광막을 도포하고 노광 및 현상공정으로 게이트패터닝한다. 이어 패터닝된 감광막을 마스크로 이용하여 상기 메탈, 게이트절연막을 식각하여 게이트절연막(24)을 포함한 게이트전극(25)을 형성한다. 여기서 상기 게이트전극(25)의 물질은 텅스텐(W)을 포함한 금속을 이용하고 형성되는 두께는 500∼ 1000Å이다.

이어 상기 게이트전극(25)을 마스크로 이용한 할로이온주입을 실시한다.

도 2c에 도시된 바와 같이, 상기 할로이온주입으로 상기 게이트전극(25) 하측의 반도체기판(21) 표면내에 제1불순물층(26)을 형성한다. 이 때 상기 할로이온으로는 낮은 확산도를 갖는 인듐(In) 이온을 이용하고 수직각이 아닌 15°∼ 45°경사각으로 이온주입된다. 또한 인듐이온은 20∼90keV의 이온주입에너와 1×10¹¹∼1×10¹³cm³의 도핑농도를 갖고 주입된다.

이어 상기 게이트전극(25)을 마스크로 이용한 저농도 N형 불순물을 상기 게이트전극(25) 양측의 반도체기판(21) 표면내에 이온주입하여 상기 제1불순물층(26)과 전기적으로 연결되는 제2불순물층(27)을 형성한다.

이 때 상기 저농도 N형 불순물은 비소(As)를 이용하고, 상기 비소이온은5∼12keV의 이온주입에너와 4×10¹²∼5×10¹⁴cm³의 도핑농도를 갖고 경사각없이 주입되며, 상기 제2불순물층(27)은 일반적으로 LDD(Lightly Doped Drain)영역으로 지칭된다.

이어 상기 게이트전극(25)을 포함한 전면에 측벽형성용 절연막을 형성하고 전면에 에치백을 실시하여 상기 게이트전극(25)의 양측면에 접하는 측벽(28)을 형성한다.

도 2d에 도시된 바와 같이, 상기 게이트전극(25) 및 측벽(27)을 마스크로 이용한 고농도 N형 불순물 이온주입으로 상기 제2불순물층(28)과 전기적으로 연결되는 제3불순물층(29)을 형성한다. 이 때 상기 제3불순물층(29)의 형성 깊이는 제2불순물층(28)보다는 깊고 상기 제1불순물층(26은 상기 제2불순물층(28)의 앞쪽에 형성된다.

그리고 고농도 N형 불순물 이온으로 비소이온을 이용하고, 상기 비소이온은 5∼15keV의 이온주입에너와 2×10¹⁵∼5×10¹⁵cm³의 도핑농도를 갖고 경사각없이 주입되며, 상기 제3불순물층(29)은 일반적으로 소오스/드레인 영역으로 지칭된다

이와 같이 종래의 보론이온의 이온주입농도보다 낮은 인듐이온을 틸트이온주입하여 반도체 기판 표면에 표면채널이 형성되도록한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 게이트전극물질로 메탈을 적용하고 인듐이온을 틸트할로이온주입하므로써 반도체기판 표면에 표면채널이 형성되고 초미세 소자에서 우수한 숏채널 특성을 얻을 수 있는 효과가 있다.

Claims (6)

1. 반도체소자 제조 방법에 있어서,

   제1도전형 반도체기판내에 제2도전형 웰을 형성하는 제1 단계;

   상기 제1도전형 반도체기판상에 게이트전극을 형성하는 제2 단계;

   상기 게이트전극을 마스크로 이용한 제2도전형 할로이온의 경사이온주입으로 상기 게이트전극 하측의 반도체 기판 표면내에 제1불순물층을 형성하는 제3 단계;

   상기 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제1불순물층과 접하는 제2불순물층을 형성하는 제4 단계;

   상기 게이트전극의 양측면에 접하는 측벽을 형성하는 제5 단계; 및

   상기 측벽을 포함한 게이트전극을 마스크로 이용한 제1도전형 불순물이온주입으로 상기 제2불순물층과 접하는 제3불순물층을 형성하는 제6 단계

   를 포함하여 이루어짐을 특징으로 하는 반도체소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 제2도전형 할로이온은 확산도가 낮은 P형 불순물을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 게이트전극은 텅스텐을 포함한 금속층을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 제3 단계에서,

   상기 제1불순물층은 20∼90 keV의 이온주입에너지와 1×10¹¹∼1×10¹³의 농도를 갖는 인듐을 15∼45°경사각으로 이온주입하여 형성되는 것을 특징으로 하는 반도체소자의 제조 방법.
5. 제 1 항에 있어서,

   상기 제4 단계에서,

   상기 제2불순물층은 5∼12 keV의 이온주입에너지와 4×10¹²∼ 5×10¹⁴의 농도를 갖는 비소를 수직각으로 주입하여 형성되는 것을 특징으로 하는 반도체소자의 제조 방법.
6. 제 1 항에 있어서,

   상기 제 6 단계에서,

   상기 제3불순물층은 5∼15keV의 이온주입에너지와 2×10¹⁵∼ 5×10¹⁵의 농도를 갖는 비소를 수직각으로 주입하여 형성되는 것을 특징으로 하는 반도체소자의 제조 방법.