KR100500467B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100500467B1
KR100500467B1 KR1019970051162A KR19970051162A KR100500467B1 KR 100500467 B1 KR100500467 B1 KR 100500467B1 KR 1019970051162 A KR1019970051162 A KR 1019970051162A KR 19970051162 A KR19970051162 A KR 19970051162A KR 100500467 B1 KR100500467 B1 KR 100500467B1
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode pattern
forming
impurity
semiconductor substrate
Prior art date
Application number
KR1019970051162A
Other languages
English (en)
Other versions
KR19990030764A (ko
Inventor
권규형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970051162A priority Critical patent/KR100500467B1/ko
Publication of KR19990030764A publication Critical patent/KR19990030764A/ko
Application granted granted Critical
Publication of KR100500467B1 publication Critical patent/KR100500467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 ESD를 개선하기 위한 반도체 소자의 제조방법에 관한 것으로서, 5가 불순물 P를 게이트 전극 패턴 외측벽에 형성된 산화막 스페이서 하부에 이온주입하는 간단한 방법으로 소스/드레인 영역을 정의하는 불순물 분포를 고르게 함으로써 정션 캐패시턴스를 줄이고, ESD를 개선할 수 있는 효과가 있다.

Description

반도체 소자 제조방법
본 발명은 반도체 소자에 관한 것으로서, 특히 이에스디(ESD : Electro Static Discharge)를 개선하기 위한 반도체 소자 제조방법에 관한 것이다.
종래의 ESD를 개선하기 위한 반도체 소자는, 도 1 에 도시한 바와 같이 예컨대, 3가 불순물이 도우핑 되어 있는 피형의 반도체 기판(11)의 액티브 영역에 게이트 전극패턴(13)과 그 측벽에 형성된 산화막 스페이서(14)를 마스크로 하여 엔형의 소스/드레인 영역(15,16)을 형성하기 위한 5가 불순물중의 하나인 P(Phosphorus:인)를 이온주입하여 비교적 고른 불순물 분포층(17)을 형성한다.
또 다른 방법으로서는, 도 2 에 도시한 바와 같이 도 1 에서와 동일하게 피형 반도체 기판(21)의 액티브 영역에 게이트 전극패턴(23)과 그 측벽에 형성된 산화막 스페이서(24)를 마스크로 하여 엔형의 소스/드레인 영역(25,26)을 형성하기 위한 5가 불순물 1차 이온주입 및 확산공정 후 상기 1차 이온주입시보다 큰 에너지로 As를 2차 이온주입하여 불순물 분포층(27)을 형성하였다. 여기서, 도 1 의 미설명부호 12 와 도 2 의 미설명부호 22 는 게이트 산화막을 나타낸다.
그러나 전자의 경우는 정션 캐패시턴스(junction capacitance)가 크고, 후자의 경우에는 상기 As의 입자가 크기 때문에 실제 상기 As 입자가 깊이 들어가지 못하며 또한 상기 As가 무거워서 한쪽으로 몰리기 때문에 전계가 더욱 날카롭게 되는 문제점이 있었다.
따라서 본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여, P를 불순물의 확산깊이가 낮은 상기 산화막 스페이서 하부에만 분포하도록 함으로써 정션 캐패시턴스를 줄이고, 이에 따라 ESD를 개선할 수 있는 반도체 소자 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은, 제1도전형을 가지는 반도체 기판의 액티브 영역에 게이트 산화막 및 게이트 전극패턴을 형성하는 단계와; 상기 게이트 전극 패턴 외측벽에 산화막 스페이서를 형성하는 단계와; 상기 산화막 스페이서 및 게이트 전극패턴을 자가정렬된 이온주입 마스크로서 이용하여, 상기 게이트 전극 패턴 양측의 액티브 영역에 상기 반도체 기판과는 반대되는 제2도전형의 불순물을 이온주입하여 소스 및 드레인으로서 작용하는 1차 불순물 확산영역을 형성하는 단계와; 상기 산화막 스페이서 하부의 액티브 영역에 상기 반도체 기판과는 반대되는 제2도전형의 불순물을 상기 1차 불순물 확산영역 형성시보다 큰 에너지로 소정의 각도로 비스듬하게 이온주입하여, 상기 산화막 스페이서 하부에만 2차 불순물 확산영역을 형성하는 단계를 포함하며 이루어진 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
본 발명은 도 3에 도시한 바와 같이, 1차 불순물 이온주입 공정을 실시하여 산화막 스페이서(34)를 구비한 게이트 전극 패턴(33) 주변영역으로 1차 불순물 확산영역인 소스/드레인 영역(35,36)을 형성한다. 그리고 나서, 상기 산화막 스페이서(34)의 하부에 해당하는 반도체 기판(31) 내부로 2차로 불순물 이온주입 공정을 실시하되, 소정의 각도를 가지도록 비스듬하게 실시함으로써 상기 산화막 스페이서(34) 하부 영역으로만 2차 불순물 분포층(37)이 형성되도록 하는 것이 본 발명의 핵심 기술이다.
이러한 제조방법을 상세하 살펴보면, 먼저 3가 불순물이 도우핑되어 있는 피형의 반도체 기판(31)의 액티브 영역상에 게이트 산화막(32)을 형성한 후 상기 게이트 산화막(32) 위에 폴리실리콘을 증착시킨다. 그리고 나서, 통상의 사진 및 식각공정을 이용하여 상기 증착된 폴리실리콘 위에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로서 이용하여 상기 폴리실리콘과 게이트 산화막(32)을 식각하여 게이트 전극 패턴(33)을 형성한다.
이어서, 상기 결과물의 표면에 산화막을 성장시킨 후 전면 에치백(etch back)하여 상기 게이트 전극 패턴(33) 외측벽에 산화막 스페이서(34)를 형성한다. 그리고 나서, 상기 게이트 전극 패턴(33) 및 산화막 스페이서(34)를 자기정렬된 이온주입 마스크로서 이용하여 상기 반도체 기판 내에 1차로 5가 불순물을 이온주입 및 확산시켜 1차 불순물 확산영역인 엔형의 소스/드레인 영역(35,36)을 형성한다.
이어서, 상기 1차 이온주입시보다 큰 에너지로 5가 불순물중의 하나인 P(인)를 상기 산화막 스페이서(34) 하부에 2차 이온주입하여 2차 불순물 확산영역(37)을 형성한다. 이때, 2차 불순물 확산영역을 형성하기 위한 2차 이온주입 공정을 실시함에 있어서 종래에서와는 달리, 소정의 각도를 가지고 비스듬하게 P를 이온주입함으로써, 상기 산화막 스페이서(34) 하부에만 2차 불순물 확산영역(37)이 형성되도록 하는 것이 발명의 핵심 기술이다.
즉, 종래 기술의 실시예를 나타내는 도 1을 참조하면, 엔형의 소스/드레인 영역(15,16)이 형성되어 있는 반도체 기판(11) 전면에 수직 방향으로 이온을 주입함으로써 산화막 스페이서(24) 및 상기 소스/드레인 영역(15,16) 전체에 걸쳐 2차 불순물 확산영역(17)이 형성되어 정션 캐패시턴스가 증가되는 문제점이 있었다. 그러나, 본 발명에서는 소정의 각도로 비스듬하게 불순물 이온을 주입함으로써, 도 3에 도시된 것과 같이, 산화막 스폐이서(34) 하부 영역으로만 2차 불순물 확산영역(37)을 형성함으로써, 정션 캐패시턴스를 줄이고 ESD를 개선할 수 있게 된다.
한편, 상기 1차 이온주입 공정시의 불순물의 도즈량과 에너지는 본 분야에서 통상적으로 소스/드레인 영역을 형성하기 위해 실시되는 이온주입 공정을 따르는데, 예컨대 불순물의 도즈량은 1.0×1013 ions/cm2 일 수 있으며, 불순물 주입시의 에너지는 30keV 일 수 있다. 그리고, 상기 2차 이온주입 공정시에는 1차 이온주입 공정시보다 큰 에너지가 적용되므로, 불순물의 도즈량은 1.0×1013 ions/cm2 일 수 있으나, 불순물 주입시의 에너지는 30keV 이상의 에너지를 유지하여야 한다.
계속해서, 상기 2차 불순물 확산영역(37)이 형성되어 있는 상기 결과물에 통상적인 일련의 실리사이드 공정을 실시하여 상기 게이트 전극 패턴(33) 상부에 실리사이드막(도시되지 않음)을 형성한다.
이상에서와 같이 본 발명에 의하면, 5가 불순물을 1차 이온주입함에 의해 엔형의 소스/드레인 영역이 형성되어 있는 반도체 기판에, 5가 불순물 중 하나인 P를 게이트 전극 패턴의 측벽에 형성되어 있는 산화막 스페이서 하부에 소정의 각도로 2차 이온주입하여 상기 산화막 스페이서 하부에만 2차 불순물 확산영역을 형성함으로써, 정선 캐패시턴스를 줄이고, ESD를 개선할 수 있게 된다.
도 1 은 종래의 이에스디(ESD)를 개선하기 위한 반도체 소자의 단면도.
도 2 는 종래의 이에스디(ESD)를 개선하기 위한 다른 반도체 소자의 단면도.
도 3 은 본 발명에 의한 이에스디(ESD)를 개선하기 위한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
31 : 반도체 기판 32 : 게이트 산화막
33 : 게이트 전극 패턴 34 : 산화막 스페이서
35 : 소스 영역 36 : 드레인 영역
37 : 2차 불순물 확산영역

Claims (2)

  1. 제1 도전형을 가지는 반도체 기판의 액티브 영역에 게이트 산화막 및 게이트 전극패턴을 형성하는 단계와;
    상기 게이트 전극 패턴 외측벽에 산화막 스페이서를 형성하는 단계와,
    상기 산화막 스페이서가 형성되어 있는 게이트 전극패턴을 자기정렬된 이온주입 마스크로서 이용하여, 상기 게이트 전극 패턴 양측의 액티브 영역에 상기 반도체 기판과는 반대되는 제2 도전형의 불순물을 이온주입하여 소스 및 드레인으로서 작용하는 1차 불순물 확산영역을 형성하는 단계와;
    상기 산화막 스페이서 하부의 액티브 영역에 상기 반도체 기판과는 반대되는 제2도전형의 불순물을 상기 1차 불순물 확산영역 형성시보다 큰 에너지를 적용하여 예각의 범위내에서 비스듬한 각도로 이온주입함으로써, 상기 산화막 스페이서 하부에만 2차 불순물 확산영역을 형성하는 단계를 포함함을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 2차로 이온주입되어지는 불순물은 인(P)임을 특징으로 하는 반도체 소자 제조방법.
KR1019970051162A 1997-10-06 1997-10-06 반도체소자제조방법 KR100500467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051162A KR100500467B1 (ko) 1997-10-06 1997-10-06 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051162A KR100500467B1 (ko) 1997-10-06 1997-10-06 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR19990030764A KR19990030764A (ko) 1999-05-06
KR100500467B1 true KR100500467B1 (ko) 2005-10-06

Family

ID=37305223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051162A KR100500467B1 (ko) 1997-10-06 1997-10-06 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100500467B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002632A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 정전기 방지회로의 모스 트랜지스터 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395670A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置
KR930011103A (ko) * 1991-11-16 1993-06-23 김광호 반도체 장치의 제조방법
JPH0992824A (ja) * 1995-09-26 1997-04-04 Sony Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395670A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置
KR930011103A (ko) * 1991-11-16 1993-06-23 김광호 반도체 장치의 제조방법
JPH0992824A (ja) * 1995-09-26 1997-04-04 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990030764A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
US5858845A (en) Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
KR100500467B1 (ko) 반도체소자제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR20000031366A (ko) 반도체 소자 및 그 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100226770B1 (ko) 반도체 소자의 제조방법
KR20010057381A (ko) 반도체 소자의 제조 방법
KR100252858B1 (ko) 반도체소자 및 이의 제조방법
KR100339430B1 (ko) 반도체소자의 제조방법
US6936517B2 (en) Method for fabricating transistor of semiconductor device
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100226496B1 (ko) 반도체장치의 제조방법
KR20020011646A (ko) 고전압 소자 및 그의 제조방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100365750B1 (ko) 반도체소자의자기정렬콘택형성방법
KR100327419B1 (ko) 반도체소자제조방법
KR100209719B1 (ko) 마스크롬 셀 제조방법
KR100268924B1 (ko) 반도체소자의제조방법
KR100252849B1 (ko) 반도체 소자 및 그 제조방법
KR100487503B1 (ko) 반도체장치및그의제조방법
KR19980058385A (ko) 반도체 소자 및 그의 제조방법
KR19990054900A (ko) 반도체장치의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee