KR19990054900A

KR19990054900A - 반도체장치의 트랜지스터 제조방법

Info

Publication number: KR19990054900A
Application number: KR1019970074777A
Authority: KR
Inventors: 변호민
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-26
Filing date: 1997-12-26
Publication date: 1999-07-15

Abstract

안정적인 문턱전압을 유지하고 펀치쓰루현상을 방지할 수 있는 반도체장치의 트랜지스터 제조방법에 관해 개시한다. 본 발명의 트랜지스터 제조방법은, 반도체기판 상에 게이트절연막, 게이트도전층을 차례로 형성하는 단계와; 상기 게이트도전층을 포토 리소그래피공정에 이은 식각공정으로 패터닝하여 게이트전극을 형성하는 단계와; 상기 게이트전극이 형성된 결과물에 제1 불순물을 이온주입하는 단계와; 상기 제1 불순물이 이온주입된 결과물 전면에 절연막을 형성하는 단계와; 상기 절연막의 일부를 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와; 상기 스페이서가 형성된 결과물 전면에, 상기 제1 불순물의 농도보다 큰 농도의 제2 불순물을 이온주입하여 고농도의 접합영역을 형성하는 단계를 구비하는 것을 특징으로 한다. 상기한 바와 같이 트랜지스터의 소오스/드레인영역을 형성하면, 저농도의 이온주입시의 불순물량이 적기 때문에 전계는 30∼40% 정도 감소하게 되며, 그에 따라 쇼트 채널효과에 의해 야기되는 문제점을 방지할 수 있다. 또한, 안정적인 채널길이가 확보될 수 있기 때문에 펀치쓰루현상도 방지할 수 있다.

Description

반도체장치의 트랜지스터 제조방법

본 발명은 반도체장치의 트랜지스터 제조방법에 관한 것으로, 특히 안정적인 문턱전압(threshold voltage)을 유지하고 펀치쓰루(punch-through)현상을 방지할 수 있는 반도체장치의 트랜지스터 제조방법에 관한 것이다.

현재, MOS(Metal Oxide Silicon) 소자에서는 초고집적화가 진행되어 서브마이크론 소자가 일반적으로 사용되는데, 이러한 서브마이크론 소자에서는 동작시의 내부 전계가 커지고 취급하는 신호가 작아지는 경향이 있으므로 장기간에 걸쳐 안정적으로 동작하는 소자를 실현하는 것이 매우 어렵다. 또한, MOS 트랜지스터의 소오스와 드레인의 공핍층이 채널에서 서로 맞닿는 경우가 많아 채널길이가 짧아지는 쇼트 채널효과(short channel effect) 및 펀치쓰루현상이 나타나기 때문에 트랜지스터의 문턱전압이 안정적인 소자를 구현하기 어려워 반도체장치의 신뢰성을 떨어뜨리는 결과를 초래하였다.

따라서, 본 발명의 목적은 쇼트 채널효과 및 펀치쓰루현상을 방지할 수 있도록 트랜지스터의 소오스와 드레인의 불순물 분포를 변화시키는, 반도체장치의 트랜지스터 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 트랜지스터의 문턱전압이 안정적으로 유지될 수 있도록 트랜지스터의 소오스와 드레인의 불순물 분포를 변화시키는, 반도체장치의 트랜지스터 제조방법을 제공하는 데 있다.

도 1 내지 도 4는 본 발명의 실시예에 따른 트랜지스터 제조방법을 설명하기 위한 공정단면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 … 반도체기판

20 … 게이트절연막

30 … 폴리실리콘층

40, 45 … N^-형 소오스/드레인영역

50 … 절연막

60 … 스페이서

70, 75 … N⁺형 소오스/드레인영역

상기 목적들을 달성하기 위해 본 발명은, 반도체기판 상에 게이트절연막, 게이트도전층을 차례로 형성하는 단계와; 상기 게이트도전층을 포토 리소그래피공정에 이은 식각공정으로 패터닝하여 게이트전극을 형성하는 단계와; 상기 게이트전극이 형성된 결과물에 제1 불순물을 이온주입하는 단계와; 상기 제1 불순물이 이온주입된 결과물 전면에 절연막을 형성하는 단계와; 상기 절연막의 일부를 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와; 상기 스페이서가 형성된 결과물 전면에, 상기 제1 불순물의 농도보다 큰 농도의 제2 불순물을 이온주입하여 고농도의 접합영역을 형성하는 단계를 구비하는 반도체장치의 트랜지스터 제조방법을 제공한다.

본 발명의 실시예에 있어서, 상기 반도체장치의 트랜지스터가 P-MOS인 경우, 상기 제1 불순물을 이온주입하는 단계는 붕소를 5×10¹²∼5×10¹³의 도우즈량 및 40KeV 이하의 에너지로써 이온주입하고, 상기 제2 불순물을 이온주입하는 단계는 붕소를 2×10¹⁶∼6×10¹⁶의 도우즈량 및 50∼80KeV의 에너지로써 이온주입하는 단계인 것이 바람직하다. 한편, 상기 반도체장치의 트랜지스터가 N-MOS인 경우, 상기 제1 불순물을 이온주입하는 단계는 N형 불순물을 5×10¹²∼5×10¹³의 도우즈량 및 40KeV 이하의 에너지로써 이온주입하고, 상기 제2 불순물을 이온주입하는 단계는 N형 불순물을 2×10¹⁶∼6×10¹⁶의 도우즈량 및 50∼80KeV의 에너지로써 이온주입하는 단계인 것이 바람직하며, 이 경우, 상기 N형 불순물은 인 또는 비소로 선택할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.

도 1 내지 도 4는 본 발명의 실시예에 따른 트랜지스터 제조방법을 설명하기 위한 공정단면도로서, 본 실시예는 N-MOS 트랜지스터를 형성하기 위한 공정에 해당한다.

도 1에는 반도체기판(10) 상의 활성영역에 게이트절연막(20)과 폴리실리콘층(30)을 차례로 형성하고, 포토 리소그래피공정에 이은 식각공정으로 패터닝하여 게이트전극을 형성한 단계가 도시되어 있다.

도 2에는, 게이트전극이 형성된 결과물 전면에, 저농도의 N형 불순물로서 비소(As)를 이온주입하여 게이트전극 양측의 기판 하부에 N^-형 소오스/드레인영역(40, 45)을 형성하는 단계가 도시되어 있다. 본 실시예에서는, As를 10¹³/㎠의 도우즈량 및 40KeV의 에너지로써 이온주입하였다.

도 3에는, N^-형 소오스/드레인영역(40, 45)이 형성된 결과물 전면에 절연막(50)을 형성한 단계가 도시되어 있다. 본 실시예에서는 저압화학 기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)장비에서 형성한 2500Å 두께의 산화막을 절연막으로 사용하였다.

제4도에는, 상기 절연막을 이방성식각하여 게이트전극의 측벽에 스페이서(60)를 형성한 후, 이 스페이서(60)을 이온주입 마스크로 사용하여 상기 도 2에서 형성된 N^-형 불순물의 도우즈량보다 더 많은 N형 불순물의 도우즈량을 이온주입함으로써, 상기 스페이서(60)로부터의 일정 활성영역을 N⁺형 소오스/드레인(40', 45')으로 형성한상태가 도시되어 있다. 본 실시예에서는, As를 4×10¹⁶/㎠의 도우즈량 및 70KeV의 에너지로써 이온주입하였다.

상기한 바와 같이 트랜지스터의 소오스/드레인영역을 형성하면, 저농도의 이온주입시의 불순물량이 적기 때문에 전계는 30∼40% 정도 감소하게 되며, 그에 따라 쇼트 채널효과에 의해 야기되는 문제점을 방지할 수 있다. 또한, 안정적인 채널길이가 확보될 수 있기 때문에 펀치쓰루현상도 방지할 수 있다.

즉, 저농도의 불순물을 1차로 주입하여 문턱전압을 조절하고 후속으로 고농도의 불순물을 이온주입함으로써 펀치쓰루현상을 방지하는 것이다.

Claims

반도체기판 상에 게이트절연막, 게이트도전층을 차례로 형성하는 단계와;

상기 게이트도전층을 포토 리소그래피공정에 이은 식각공정으로 패터닝하여 게이트전극을 형성하는 단계와;

상기 게이트전극이 형성된 결과물에 제1 불순물을 이온주입하는 단계와;

상기 제1 불순물이 이온주입된 결과물 전면에 절연막을 형성하는 단계와;

상기 절연막의 일부를 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 단계와;

상기 스페이서가 형성된 결과물 전면에, 상기 제1 불순물의 농도보다 큰 농도의 제2 불순물을 이온주입하여 고농도의 접합영역을 형성하는 단계를 구비하는 반도체장치의 트랜지스터 제조방법.
제1항에 있어서, 상기 반도체장치의 트랜지스터가 P-MOS인 경우, 상기 제1 불순물을 이온주입하는 단계는 붕소를 5×10¹²∼5×10¹³/㎠의 도우즈량 및 40KeV 이하의 에너지로써 이온주입하고, 상기 제2 불순물을 이온주입하는 단계는 붕소를 2×10¹⁶∼6×10¹⁶/㎠의 도우즈량 및 50∼80KeV의 에너지로써 이온주입하는 단계인 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
제1항에 있어서, 상기 반도체장치의 트랜지스터가 N-MOS인 경우, 상기 제1 불순물을 이온주입하는 단계는 N형 불순물을 5×10¹²∼5×10¹³/㎠의 도우즈량 및 40KeV 이하의 에너지로써 이온주입하고, 상기 제2 불순물을 이온주입하는 단계는 N형 불순물을 2×10¹⁶∼6×10¹⁶/㎠의 도우즈량 및 50∼80KeV의 에너지로써 이온주입하는 단계인 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
제3항에 있어서, 상기 N형 불순물은 인과 비소로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.