KR0167301B1 - 모스전계효과트랜지스터 제조방법 - Google Patents
모스전계효과트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR0167301B1 KR0167301B1 KR1019950067322A KR19950067322A KR0167301B1 KR 0167301 B1 KR0167301 B1 KR 0167301B1 KR 1019950067322 A KR1019950067322 A KR 1019950067322A KR 19950067322 A KR19950067322 A KR 19950067322A KR 0167301 B1 KR0167301 B1 KR 0167301B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- gate electrode
- ion implantation
- substrate
- ion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims description 17
- 239000011574 phosphorus Substances 0.000 claims description 17
- 229910052785 arsenic Inorganic materials 0.000 claims description 16
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 125000001475 halogen functional group Chemical group 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 모스전계효과 트랜지스터(MOSFET) 제조방법에 관한 것으로, 격리막이 형성되어 있는 제1도전형 기판 상의 활성영역에 제1도전형의 제1불순물과 제2불순물을 이욘주입하는 공정과; 상기 기판 상의 활성영역에 게이트 절연막과 게이트 전극을 형성하는 공정 및; 상기 게이트 전극을 마스크로 게이트 전극의 양측 기판 내에 제2도전형 불순물을 이온주입하는 공정을 포함하여 소자 제조를 완료하므로써, 기존의 할로(halo) 이온주입시 요구되던 여러번의 틸트(tilt) 이온주입 공정 없이도 문턱전압(Vt) 롤-오프(roll-off) 특성과 DIBL(drain induced barrier lowering) 특성을 개선할 수 있고 펀치쓰루를 방지할 수 있게 되어, 공정단순화를 기할 수 있을 뿐 아니라 모스전계효과트랜지스터의 쇼트 채널 효과를 개선할 수 있게 된다.
Description
제1a도 내지 제1c도는 종래 기술에 따른 LATIPS(large-angle tilt implanted punchthrough stopper)를 가지는 MOSFET 제조방법을 도시한 공정수순도,
제2a도 내지 제2c도는 본 발명에 따른 MOSFET 제조방법을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1도전형 기판 12 : 격리막
13 : 게이트 절연막 14 : 게이트 전극
15 : 측벽 스페이서 17 : 비소와 인 이온주입
17' : 비소와 인 이온주입영역 19 : 저농도의 제2도전형 불순물 이온주입
21 : p+ 소오스/드레인 이온주입 21' : 소오스/드레인 영역
23 : p- LDP 영역
본 발명은 P-채널 모스전계효과트랜지스터(MOS field effect transistor:이하, MOSFET라 한다) 제조방법에 관한 것으로, 특히 쇼트채널 MOSFET 소자 제조시 문제화되고 있는 펀치쓰루(punchthrough)와 DIBL(drain induced barrier lowering) 특성을 개선하여 쇼트 채널 효과(short channel effect)를 개선할 수 있도록 한 MOSFET 제조방법에 관한 것이다.
종래의 P-채널(channel) MOSFET에서는 비소(As)나 인(p)을 사용하여 펀치쓰루 스톱퍼 이온주입(punchthrough stopper implantation)을 실시하거나, 또는 제1도에 도시된 바와 같이 인을 할로(halo) 이온주입하여 소오스/드레인 영역 주위에 할로 구조를 형성함으로써 쇼트 채널 효과를 개선하도록 하고 있다.
이는, 반도체 소자의 크기가 딥-서브마이크론 영역으로 줄어들게 됨에 따라 나타나는 문턱전압(이하, Vt라 한다.) 저하(lowering) 현상 예컨대, Vt 롤-오프(roll-off) 현성을 억제하고, 전류 구동능력을 향상시키기 위함이다.
여기서는 일 예로서, 제1a도 내지 제1c도에 도시된 공정수순도를 참조하여 LATIPS(large-angle tilt implanted punchthrough stopper)라 불리는 기술을 이용하여 P-채널 MOSFET를 제조하는 방법을 살펴본다.
상기 기술은 LAT 이온주입을 이용하여, n+ LATIPS 영역(5)을 스페이서에 의한 p+ 이온주입 없이도 간단하게 형성한다는 점을 제외하고는, 10cm 두께의 게이트 산화막을 갖는 종래의 0.5-㎛ CMOS 제조공정과 실질적으로 동일하다. 이를 간략하게 설명하면 다음과 같다.
먼저, 제1a도에 도시된 바와 같이 1×1016cm-3의 표면농도를 갖는 n-웰(1)에 BF2를 50keV, 1.7×1012cm-2로 이온주입하여 0.17㎛ 두께의 카운터-도핑(counter-doping)된 p-채널 영역(2)을 형성하고, 그 위에 게이트 절연막(3)을 증착한 다음, 상기 게이트 절연막(3) 상에 110 방향의 게이트 전극(4)을 형성한다.
그후, 제1b도에 도시된 바와 같이 인을 90keV, 2×1013cm-2로 LAT 이온주입(에컨데, 25· 틸트 이온주입)하여 n웰(1)과 p-채널 영역(2)내의 소정 부분에 n+ LATIPS 영역(5)을 형성한다. 이때, 상기 LAT 이온주입은 게이트 패턴(4) 방향에 따라 2회 또는 4회 실시해준다.
이어서, 제1c도에 도시된 바와 같이 상기 게이트 전극(4)을 마스크로 BF2를 40keV, 3×1015cm-2로 이온주입하여 게이트 전극 좌/우측 기판(1)내에 0.20㎛의 정션 깊이를 갖는 p+ 소오드/드레인 영역(6)을 형성한다. 그 결과, 0.06㎛의 길이와 약 1.5×1017cm-3정도의 n형 피크 농도(pick concentration)를 갖는 할로 구조의 n+ 영역(5')이 p-채널 영역(2)과 p+ 소오스/드레인 영역(6) 사이에서 p+ 소오스/드레인 영역(6)에 인접하도록 형성된다. 이로 인해 쇼트 채널 효과를 개선할 수 있게 된다.
그러나, 이러한 일련의 공정을 이용하여 p-채널 MOSFET 소자를 제조할 경우에는 쇼트 채널 효과를 개선하기 위한 할로 구조의 n+ 영역을 형성하기 위하여, 틸트 이온주입이 수반될 뿐 아니라 이온주입 횟수도 게이트 패턴 방향에 따라 여러번 실시해 주어야 하는 등, 공정 진행이 복잡하다는 단점이 발생하게 된다.
이에 본 발명은 상기와 같은 단접을 개선하기 위하여 이루어진 것으로, 게이트 전극 형성전에 채널 형성을 위한 이온주입 공정 진행시, 펀치쓰루 스톱퍼로서, 비소와 인을 함께 이온주입 해주므로써, 단순화된 공정으로 쇼트 채널 효과를 개선할 수 있도록 한 MOSFET 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 MOSFET 제조방법은, 격리막이 형성되어 있는 제1도전형 기판 상의 활성영역 제1도전형의 제1불순물과 제2불순물을 이온주입하는 공정과; 상기 기판상의 활성영역에 게이트 절연막과 게이트 전극을 형성하는 공정 및; 상기 게이트 전극을 마스크로 게이트 전극의 양측 기판 내에 제2도전형 불순물을 이온주입하는 공정으로 이루어진 것을 특징으로 한다.
상기 공정 결과, 틸트 이온주입공정 없이도 간단하게 쇼트 채널 효과를 개선할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
일반적으로 P-채널 MOSFET에서는 펀치쓰루 방지를 위한 딥 채널 이온주입 공정에서 인을 사용할 경우, M. Orlowski et al. Submicron short channel effects due to gate reoxidation induced lateral interstitial diffusion, in IEDM Tech. Dig., p.632, 1987에 보고된 바 있는 게이트 재산화(reoxidation) 때의 OED(oxidation enhanced diffusion) 현상이나, T. Kunikiyo et al., Reverse short channel effect due to lateral diffusion of point-defect induced by source/drain ion implantation, IEEE Trans, Computer-Aided Design. vol. 13 p.507, 1994. 에 보고된 바 있는 소오스/드레인 이온주입시의 실리콘 인터스티셜 주입(interstitial injection)으로 인해, 소오스/드레인 영역에 가까운 부분에서 인의 확산(diffusion)이 증가하여 게이트 에지 쪽 기판 표면(surface)의 인 농도가 증가하며, 역(reverse) 쇼트 채널 효과와 같은 현상이 발생하고 펀치쓰루 방지 특성이 저하되는 결과가 초래된다.
반면, 비소를 사용할 경우에는 비소의 확산계수(diffusion coefficient)가 인에 비해 작기 때문에 위에서 언급된 바와 같은 현상이 잘 나타나지 않는다.
따라서, 본 발명에서는 이러한 특성을 이용하여 MOSFET를 제조하는 과정에서, 딥(deep)채널 이온주입공정 진행시 비소와 인을 함께 주입하므로써, 인 주입시 나타나는 역 쇼트 채널 효과를 이용하요 Vt 롤-오프 특성을 개선하고, 비소 주입에 의해 펀치쓰루를 방지하여 쇼트 채널 효과를 개선시키고자 한 것이다.
이를 제2a도 내지 제2c도에 도시된 공정수순도를 참조하여 구체적으로 살펴보면 다음과 같다.
먼저, 제2a도에 도시된 바와 같이 격리막(12)이 형성되어 있는 제1도전형 기판(예컨대, n형 기판)(11) 상의 활성영역에 제1도전형의 제1불순물인 비소와 제2불순물인 인을 이온주입(17)하여 기판(11) 내에 비소와 인 이온주입영역(17')을 형성한다. 이때, 비소는 100-200keV, 1×1012- 1×1013cm-2의 조건으로 이온주입하고, 인은 80 - 200keV, 1×1012- 1×1013cm-2조건으로 이온주입해 준다. 여기서, 상기 비소와 인은 순서에 상관없이 인을 먼저 이온주입해 준 뒤, 비소를 이온주입해 줄 수도 있고, 반면 비소를 먼저 이온주입해 준 뒤, 인을 이온주입해 주어도 무방하다. 따라서, 상기 비소와 인 이온주입영역(17')은 기판(11)보다 더 큰 농도값을 가지게 된다.
그후, 제2b도에 도시된 바와 같이 상기 제1도전형 기판(11) 상의 활성영역에 산화막 p+ 폴리실리콘막을 순차적으로 증착하고, 사진식 각공정으로 p+ 폴리실리콘막을 식각하여 게이트 전극(14)을 형성한 후, 이를 마스크로 그 하부의 산화막을 식각하여 게이트 절연막(13)을 형성한다. 이어, 상기 게이트 전극(14)과 게이트 절연막(13)을 마스크로, 저농도의 제2도전형 불순물(예컨대, p형 불순물)을 기판 내로 이온주입(19)하여 게이트 전극(14) 양측 기판(11)내에 저농도이온주입영역인 p-LDD(lighly doped drain)영역(23)을 형성한다.
이어서, 제2c도에 도시된 바와 같이 상기 게이트 절연막(13)과 게이트 전극(14) 측면에 산화막으로 이루어진 측벽 스페이서(sidewall spacer)(15)를 형성하고, 상기 게이트 전극(14)와 측벽 스페이서(15)를 마스크로 고농도의 제2도전형 불순물(예컨대, p형 불순물 이온)을 이온주입(21)하여 기판(11) 내에 소오스/드레인 영역(21')을 형성하므로써, 본 공정을 완료한다.
이때, 상기 게이트 전극(14)은 n+ 폴리실리콘으로도 형성 가능한데, 이와 같이 게이트 전극(14)을 n+ 폴리실리콘을 이용하여 형성코자 할 경우에는 제2a도에서, 비소와 인을 함께 이온주입한 후, 표면(surface)을 카운터 도핑(count doping)하기 위하여 B 또는 BF2를 이온주입해 주어야 한다.
그 결과, 종래 요구되었던 여러 차례에 걸친 틸트 이온주입공정 없이도 간단하게 쇼트 채널 효과를 개선할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 기존의 할로 이온주입시 요구되던 다단계 틸트 이온주입 공정 없이도 Vt 롤-오프 특성과 DIBL 특성을 개선할 수 있고 펀치쓰루를 방지할 수 있게 되어, 공정단순화를 기할 수 있을 뿐 아니라 MOSFET의 쇼트 채널 효과를 개선할 수 있게 된다.
Claims (7)
- 격리막이 형성되어 있는 제1도전형 기판 상의 활성영역에 제1도전형의 제1불순물과 제2불순물을 이온주입하는 공정과; 상기 기판상의 활성영역에 게이트 절연막과 게이트 전극을 형성하는 공정 및; 상기 게이트 전극을 마스크로 게이트 전극의 양측 기판 내에 제2도전형 불순물을 이온주입하는 공정을 포함하여 형성하는 것을 특징으로 하는 모스전계효과트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 p+ 폴리실리콘으로 형성하는 것을 특징으로 하는 모스전계효과트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 전극을 n+ 폴리실리콘으로 형성할 경우, 제1도전형의 제1불순물과 제2불순물을 이온주입한 후 B,BF2중 선택된 어느 한 불순물을 이온주입하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 모스전계효과트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1도전형의 제1불순물은 100 - 200keV, 1×1012- 1×1013cm-2의 조건으로 이온주입하고, 제2불순물은 80-200keV, 1×1012-1×1013cm-2조건으로 이온주입하는 것을 특징으로 하는 모스전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1도전형의 제1불순물과 제2불순물은 순서에 상관없이 이온주입을 실시하는 것을 특징으로 하는 모스전계 효과트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1도전형의 제1불순물과 제2불순물이 이온주입된 영역은 기판보다 더 큰 농도값을 가지도록 형성되는 특징으로 하는 모스전계효과트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1도전형의 제1불순물로는 비소가 사용되고, 제2불순물로는 인이 사용되는 것을 특징으로 하는 모스전계효과 트랜지스터 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067322A KR0167301B1 (ko) | 1995-12-29 | 1995-12-29 | 모스전계효과트랜지스터 제조방법 |
| US08/675,865 US6541341B1 (en) | 1995-12-29 | 1996-07-05 | Method for fabricating MOS field effect transistor |
| DE19629894A DE19629894C2 (de) | 1995-12-29 | 1996-07-24 | Verfahren zur Herstellung eines MOS-Feldeffekttransistors |
| JP8348081A JP2873942B2 (ja) | 1995-12-29 | 1996-12-26 | Ｍｏｓ電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067322A KR0167301B1 (ko) | 1995-12-29 | 1995-12-29 | 모스전계효과트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053097A KR970053097A (ko) | 1997-07-29 |
| KR0167301B1 true KR0167301B1 (ko) | 1999-02-01 |
Family
ID=19447650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950067322A KR0167301B1 (ko) | 1995-12-29 | 1995-12-29 | 모스전계효과트랜지스터 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6541341B1 (ko) |
| JP (1) | JP2873942B2 (ko) |
| KR (1) | KR0167301B1 (ko) |
| DE (1) | DE19629894C2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764918B1 (ko) * | 1999-05-03 | 2007-10-09 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 상감 세공 컨택 및 게이트 공정으로 제조된 자기-정렬 소스 및 드레인 확장부 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127211A (en) * | 1997-10-02 | 2000-10-03 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing transistor |
| DE10302544A1 (de) * | 2003-01-23 | 2004-08-05 | Infineon Technologies Ag | Hartmasken-Strukturierungsverfahren |
| KR100485910B1 (ko) * | 2003-06-20 | 2005-04-29 | 삼성전자주식회사 | 고내압 모스 트랜지스터 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723147B2 (ja) * | 1986-06-25 | 1998-03-09 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| US5185279A (en) * | 1987-03-31 | 1993-02-09 | Kabushiki Kaisha Toshiba | Method of manufacturing insulated-gate type field effect transistor |
| KR960008735B1 (en) * | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
| US5464782A (en) * | 1994-07-05 | 1995-11-07 | Industrial Technology Research Institute | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation |
| US5605855A (en) * | 1995-02-28 | 1997-02-25 | Motorola Inc. | Process for fabricating a graded-channel MOS device |
| US5614430A (en) * | 1996-03-11 | 1997-03-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Anti-punchthrough ion implantation for sub-half micron channel length MOSFET devices |
-
1995
- 1995-12-29 KR KR1019950067322A patent/KR0167301B1/ko not_active IP Right Cessation
-
1996
- 1996-07-05 US US08/675,865 patent/US6541341B1/en not_active Expired - Lifetime
- 1996-07-24 DE DE19629894A patent/DE19629894C2/de not_active Expired - Fee Related
- 1996-12-26 JP JP8348081A patent/JP2873942B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764918B1 (ko) * | 1999-05-03 | 2007-10-09 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 상감 세공 컨택 및 게이트 공정으로 제조된 자기-정렬 소스 및 드레인 확장부 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2873942B2 (ja) | 1999-03-24 |
| DE19629894A1 (de) | 1997-07-03 |
| KR970053097A (ko) | 1997-07-29 |
| DE19629894C2 (de) | 2001-03-22 |
| US6541341B1 (en) | 2003-04-01 |
| JPH09186325A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| US7211871B2 (en) | Transistors of semiconductor devices and methods of fabricating the same | |
| US5359219A (en) | Silicon on insulator device comprising improved substrate doping | |
| KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| KR100299553B1 (ko) | 반도체장치및그제조방법 | |
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| US6051459A (en) | Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate | |
| US6562686B2 (en) | Method for fabricating semiconductor device | |
| US5956591A (en) | Method of making NMOS and PMOS devices having LDD structures using separate drive-in steps | |
| US6576521B1 (en) | Method of forming semiconductor device with LDD structure | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| KR0167301B1 (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR100233707B1 (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPH0661438A (ja) | 半導体装置の製造方法 | |
| KR0161884B1 (ko) | 반도체 소자의 제조방법 | |
| KR100204800B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR0175369B1 (ko) | 반도체 장치의 제조방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| JPH02102543A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH11214682A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |