KR0161884B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR0161884B1
KR0161884B1 KR1019950052928A KR19950052928A KR0161884B1 KR 0161884 B1 KR0161884 B1 KR 0161884B1 KR 1019950052928 A KR1019950052928 A KR 1019950052928A KR 19950052928 A KR19950052928 A KR 19950052928A KR 0161884 B1 KR0161884 B1 KR 0161884B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
ion implantation
region
manufacturing
Prior art date
Application number
KR1019950052928A
Other languages
English (en)
Other versions
KR970053080A (ko
Inventor
이상돈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950052928A priority Critical patent/KR0161884B1/ko
Publication of KR970053080A publication Critical patent/KR970053080A/ko
Application granted granted Critical
Publication of KR0161884B1 publication Critical patent/KR0161884B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 반도체 기판의 소자격리 영역에 필드 산화막을 형성하고, 활성 영역상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 캡 산화막을 포함하는 게이트 전극을 형성하고, 소오스 / 드레인 영역과 반대 도전형의 불순물 이온주입 공정을 실시하여 P-또는 n-형 포켓을 형성한 후 열산화 하는 공정과, 상기 게이트 전극을 마스크로 nMOSFET의 저농도 불순물 확산영역을 형성하고, 전면에 유전체막을 형성한 후에 pMOSFET의 저농도 불순물 확산영역을 형성하는 공정과, 상기 유전체막상에 측벽을 형성하고 n형 또는 p형의 불순물 이온주입 공정을 실시하여 고농도 불순물 확산영역을 형성하는 공정으로 이루어져 공정을 단순화하고, 소자의 특성을 향상시킨 반도체 소자의 제조방법에 관한 것이다.

Description

반도체 소자의 제조방법
제1(a)(b)(c)도는 일반적인 반도체 소자의 공정 단면도.
제2(a)도 내지 제2(f)도는 종래의 반도체 소자의 공정 단면도.
제3(a)도 내지 제3(c)도는 본 발명의 반도체 소자의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드 산화막
33 : 게이트 산화막 34 : 게이트
35 : 캡 산화막 36 : p-포켓영역
37 : 열 산화막 38 : 저농도 불순물 확산영역
39 : 유전체막 40 : 측벽
41 : 고농도 불순물 확산영역
본 발명은 반도체 소자에 관한 것으로, 특히 포켓(Pocket) 형성 방법을 달리하여, 공정을 단순화 하고 소자의 특성을 향상시킬 수 있도록 한 반도체 소자의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자에 대하여 설명하면 다음과 같다.
제 1(a)(b)(c)도는 일반적인 반도체 소자의 공정 단면도이고, 제2(a)도 내지 2(f)도는 종래의 반도체 소자의 공정 단면도이다.
먼저, DI-LDD(Double Implanted-LDD) 구조를 갖는 반도체 소자의 일반적인 제조공정을 도시한 제1(a)도에서와 같이, 필드 영역과 활성 영역을 정의하기 위해 LOCOS 패턴을 형성하고, 필드 영역에 필드 산화막(1)을 성장시킨다.
이어, 활성영역에 게이트 산화막(2)을 형성하고 전면에 폴리실리콘을 증착한 후에 선택적으로 제거하여 게이트(3)를 형성한다.
그리고, LDD 구조를 형성하기 위하여 상기 게이트(3)를 마스크로 하여 저농도 n형 불순물을 이온 주입한 후에, 소오스 / 드레인 영역의 측면에 포켓을 형성하기 위하여 상기 소오스 / 드레인 영역과 반대 도전형인 p형 불순물 이온 주입을 실시한다.
이어 제1(b)도에서와 같이, 전면에 CVD법에 의하여 절연막을 증착하고 건식각하여 상기 게이트(3) 측면에 측벽(Side Well)(4)을 형성한다.
그리고, 고농도 n형 불순물 이온 주입 공정을 실시하여 LDD 구조의 소오스 / 드레인 영역을 형성한다.
이어, 제1(c)도에서와 같이, 금속을 증착하고, 열처리 공정을 한 후에 소오스 / 드레인 영역과 게이트(3)상에만 남도록 선택적으로 제거한다.
상기와 같은 구조를 갖는 MOSFET는 저농도 n형 불순물 이온 주입 영역과 고농도 n형 불순물 이온주입 영역의 채널쪽 측면을 둘러싸고 있는 p형 불순물 이온 주입 영역이 채널 영역이나 저농도 p형의 기판의 불순물 농도보다 더 높은 농도를 갖게 하므로써 저농도 n형 불순물 이온 주입 영역 및 고농도 n형 불순물 이온 주입 영역의 채널영역으로의 확산을 방지할 수 있도록 한 것이다.
또한, 고농도 n형 불순물 이온 주입 영역에 인가된 n/p 역바이어스에 의하여, 채널영역 하측의 기판이 갖는 공핍효과를 작게 하여 쇼트채널 효과(Short Channel Effect)의 개선 및 펀치 드로우(Punch-through) 특성을 개선할 수 있도록 한 것이다.
그리고 제2(a)도 내지 제2(f)도는 MOSFET이 쇼트채널 효과(Short Channel Effect)를 개선하기 위해 제시된 것으로 (U.S. Patent 4,342,149) 소오스 / 드레인 영역을 형성하기 위한 마스크와 반대 도전형의 포켓(Pocket) 이온 주입을 하기 위한 마스크를 다르게 한 것이다.
먼저 제2(a)도에서와 같이, 반도체 기판(11)의 소자격리 영역에 필드 산화막(12)을 성장시켜 활성영역과 필드영역을 정의한다 (물론, 필드 산화막 성장전에 필드 이온주입 공정을 실시한다).
이어, 활성영역에 게이트 절연을 위해 CVD 공정으로 게이트 절연막(13)을 형성하고, 전면에 나이트라이드(Nitride)(14)를 증착한다.
그리고 제2(b)도에서와 같이, 상기 나이트라이드(14)를 일측 활성영역의 소정부분에만 남도록 제거하고 상기 나이트라이드(14)가 제거된 부분에 열산화 공정으로 열산화막(Thermal Oxide)(15)을 형성한다.
이어, 제2(c)도에서와 같이, 남겨진 나이트라이드(14) 층상의 일부 영역에 산화막을 형성하여 옥시나이트라이드층(Oxynitride Layer)(16)을 형성하고, 전면에 폴리실리콘을 증착하고 선택적으로 식각하여 상기 옥시나이트라이드층(16) 및 타측 활성영역의 일정영역에 게이트(11)를 형성한다.
그리고, 전면에 포토레지스트(18)를 증착하고 선택적으로 식각하여 제거한 후, p형 포켓(19)을 형성하기 위한 이온주입 공정을 실시한다.
그리고 제2(d)도와 같이, 상기 p형 포켓(19) 형성공정에서 마스크로 사용된 포토레지스트(18) 및 열산화막(15)의 일부를 제거한다.
이어, 포토레지스트(20)를 증착하고 게이트(11) 상측에만 남도록 패터닝 한 후 열확산 공정으로 p형 포켓(19)을 확산시킨다.
그리고, 제2(e)도에서와 같이, 상기 포토레지스트(20)를 제거하고, 저농도 n형 및 고농도 n형 불순물 이온주입 공정을 실시하여 저농도 n형 불순물 확산영역(21)과 고농도 n형 불순물 확산영역(22)을 형성한다.
이어, 제2(f)도에서와 같이, 열산화막(23)을 형성한다.
상기와 같은 MOSFET는 포켓(Pocket) 형성을 위한 이온 주입 공정시에 전용 마스크를 사용하여 포켓 이온 주입을 실시하고 열처리를 통하여 포켓 이온 주입 영역이 저농도 n형 및 고농도 n형 불순물 이온 주입 영역의 채널쪽 측면을 둘러싸게 하므로써 쇼트채널 효과(SCE)를 개선할 수 있도록 한 것이다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
제1(a)(b)(c)도에서 설명한 MOSFET 제조방법에서는 n형 불순물을 주입한 후에 다른 공정없이 에너지를 증가하여 반대형의 불순물인 p형 불순물을 이온 주입하고, 후 공정에서의 열처리에서 p형 불순물이 n형 불순물 보다 빠르게 확산되는 것을 이용한 것이기 때문에 n-MOSFET에서만 사용할 수 있고, p-MOSFET에서의 고농도 p형 및 저농도 p형 불순물(BF2)의 확산 속도가 n형 불순물(P, As 등) 확산보다 빠르기 때문에 사용할 수가 없다.
그리고 제2(a)도 내지 제2(f)도에서 설명한 MOSFET 제조방법에서는 포켓 형성을 위한 이온 주입 공정시에 별도의 마스크를 사용하는 단점이 있으며, 이 또한 n-MOSFET에 한정 사용할 수 있는 기술이다.
본 발명은 상기와 같은 종래의 반도체 소자 제조방법의 문제점을 해결하기 위하여 안출한 것으로, 포켓(Pocket) 형성방법을 달리하여, 공정을 단순화하고 소자의 특성을 향상시킬수 있도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판의 소자격리 영역에 필드 산화막을 형성하고, 활성 영역상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 캡산화막을 포함하는 게이트 전극을 형성하고, 소오스 / 드레인 영역과 반대 도전형의 불순물 이온 주입 공정을 실시하여 p-또는 n-형 포켓을 형성한 후 열산화 하는 공정과, 상기 게이트 전극을 마스크로 nMOSFET의 저농도 불순물 확산영역을 형성하고, 전면에 유전체막을 형성한 후에 pMOSFET의 저농도 불순물 확산 영역을 형성하는 공정과, 상기 유전체막 상에 측벽을 형성하고 n형 또는 p형의 불순물 이온주입 공정을 실시하여 고농도 불순물 확산 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조방법에 대하여 상세히 설명하면 다음과 같다.
제3(a)도 내지 제3(e)도는 본 발명의 반도체 소자의 공정 단면도이다.
먼저, 제3(a)도에서와 같이, LOCOS 공정으로 반도체 기판(31)의 소자격리 영역에 필드 산화막(32)을 형성하고, 소자의 문턱전압(VT)을 조절하기 위한 이온주입을 실시한다.
그리고 활성영역상에 게이트 절연을 위한 게이트 산화막(33)을 형성한다.
이어, 상기 게이트 산화막(33)상에 폴리실리콘층을 형성하고 게이트 패터닝으로 게이트(34) 및 캡산화막(35)을 형성한다.
그리고 nMOSFET와 pMOSFET의 영역에 각각 저농도 n형 및 저농도 p형 불순물 이온주입을 실시하여 p-형 포켓(36) 및 n-형 포켓을 형성한다.
이때, nMOSFET의 영역에는 BF2, B를 5-80kev의 에너지와 1×1012~1×1014/cm2의 도우즈량으로 이온주입을 실시한다.
이어, 제3(b)도에서와 같이, RTP 및 퍼니스(Furnace) 장비를 사용하여 700oC - 1100oC의 온도로 열산화 공정을 실시하여 전면에 열산화막(37)을 형성한다.
그리고 nMOSFET의 경우에는 P 또는 As 이온을 5 ~ 100kev의 에너지와 1×1012~1×1015/cm2의 도우즈량으로 이온주입을 실시하여 저농도 불순물 확산영역(38)을 형성한다.
그리고 pMOSFET의 경우에는 상기 열산화막(37)상에 유전체막(39)을 형성한 후에 BF2또는 B를 5 ~ 100kev의 에너지와 1×1012~ 1×15/cm2의 도우즈량으로 이온 주입을 실시하여 저농도 불순물 확산영역(38)을 형성한다.
이때, 유전체막(39)은 CVD법으로 이용하여 50~2000Å의 두께로 산화막 또는 나이트 라이드를 이용하여 형성한다.
그리고, 제3(c)도에서와 같이, CVD법에 의해 전면에 50~2000Å 두께로 산화막 또는 나이트 라이드를 증착하고, 에치백 하여 측벽(40)을 형성한다.
이어, nMOSFET의 경우에는 상기 측벽(40)을 마스크로 p형 또는 As를 1×10 14~1×1016/cm2의 농도로 5~100kev의 에너지로 이온주입을 실시하여 고농도 불순물 확산영역(41)을 형성한다.
그리고 pMOSFET의 경우에는 상기 측벽(40)을 마스크로 BF2또는 B를 1×1014~1×1016/cm2의 농도로 5~100kev의 에너지를 사용하여 이온주입 실시하여 고농도 불순물 확산영역(41)을 형성한다.
상기와 같은 본 발명의 반도체 소자는 n+/n-(또는 p+/p-) 영역이 포켓 이온주입 영역에 의하여 둘러싸여 있다.
이러한 포켓영역은 p-well(또는 n-well)의 영역보다 더 높은 도핑농도를 갖으며, 따라서 SCE의 개선 및 BVDSS 특성을 개선할 수 있다.
또한 본 발명의 기술에서는 포켓 이온주입을 먼저, 실시한 후 열처리 공정을 거쳐 저농도 불순물 확산 영역을 형성하기 위한 이온주입 공정을 실시하므로 불순물의 확산계수에 관계없이 포켓영역 LDD 구조를 갖는 소오스 / 드레인 영역의 채널쪽 측면을 정확하게 둘러싸게 된다.
그리고 nMOSFET의 소오스 / 드레인 영역은 게이트 측면에 인접하도록 이온 주입하고, pMOSFET의 소오스 / 드레인 영역은 CVD법에 의한 유전체막을 형성한 후에 이온 주입 공정을 하므로 게이트 측면에서 유전체막의 두께만큼 떨어지게 형성한다.
그러므로, pMOSFET의 소오스 / 드레인 영역에 있는 B이 nMOSFET의 소오스 / 드레인 영역의 p 또는 As보다 빠르게 확산되더라도 SCE에 관계되는 문제는 발생하지 않는다.
그리고 유전체막과 상기 유전체막상에 형성되는 측벽을 서로 다른 물질(질화막 또는 산화막을 선택적으로)로 형성하여 측벽형성을 위한 식각공정시에 과다한 필드 산화막의 식각을 막을 수 있다.

Claims (8)

  1. 반도체 기판의 소작격리 영역에 필드 산화막을 형성하고, 활성 영역상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 캡산화막을 포함하는 게이트 전극을 형성하고, 소오스 / 드레인 영역과 반대도전형의 불순물 이온주입 공정을 실시하여 p-또는 n-형 포켓을 형성한 후 열산화 하는 공정과, 상기 게이트 전극을 마스크로 nMOSFET의 저농도 불순물 확산영역을 형성하고, 전면에 유전체막을 형성한 후에 pMOSFET의 저농도 불순물 확산영역을 형성하는 공정과, 상기 유전체막상에 측벽을 형성하고 n형 또는 p형의 불순물 이온주입 공정을 실시하여 고농도 불순물 확산영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, nMOSFET에 형성되는 p-형 포켓은 BF2또는 B를 1×1012~1×1014/cm2의 농도와 5~80kev의 에너지로 이온주입 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, p-또는 n-형 포켓 형성후의 열산화 공정은 700oC ~1100oC의 온도에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, nMOSFET의 저농도 불순물 확산영역은 p 또는 As를 1×1012~1×1015/cm2의 농도와 5~10kev의 에너지로 이온주입 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, pMOSFET의 저농도 불순물 확산영역은 BF2또는 B를 1×1012~1×1015/cm2의 농도와 5~100kev의 에너지로 이온주입 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 50~200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 유전체막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서, 유전체막과 측벽은 서로 다른 식각비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950052928A 1995-12-20 1995-12-20 반도체 소자의 제조방법 KR0161884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052928A KR0161884B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052928A KR0161884B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970053080A KR970053080A (ko) 1997-07-29
KR0161884B1 true KR0161884B1 (ko) 1999-02-01

Family

ID=19442007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052928A KR0161884B1 (ko) 1995-12-20 1995-12-20 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0161884B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002195A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR970053080A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR930010124B1 (ko) 반도체 트랜지스터의 제조방법 및 그 구조
US5548143A (en) Metal oxide semiconductor transistor and a method for manufacturing the same
US6344396B1 (en) Removable spacer technology using ion implantation for forming asymmetric MOS transistors
US6472283B1 (en) MOS transistor processing utilizing UV-nitride removable spacer and HF etch
KR100226758B1 (ko) 씨모스펫 제조방법
KR19990030992A (ko) 더블 스페이서를 구비한 반도체 장치 및 그 제조 방법
KR20020067795A (ko) 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
JP2000260987A (ja) 半導体装置とその製造方法
EP1280191A2 (en) A method to form elevated source/drain regions using polysilicon spacers
US6051459A (en) Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate
KR20080020401A (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자와 그 제조 방법
JPH10256539A (ja) 半導体装置及びその製造方法
US6261885B1 (en) Method for forming integrated circuit gate conductors from dual layers of polysilicon
KR940008729B1 (ko) 반도체장치 및 그 제조방법
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
KR0138234B1 (ko) 고전압 모오스 트랜지스터의 구조
JP3356629B2 (ja) 横型ｍｏｓトランジスタの製造方法
KR0161884B1 (ko) 반도체 소자의 제조방법
JP3778810B2 (ja) 半導体装置の製造方法
KR0167301B1 (ko) 모스전계효과트랜지스터 제조방법
KR100431324B1 (ko) 반도체장치의 제조방법
KR100336754B1 (ko) 반도체 소자의 제조방법
JP2743828B2 (ja) 半導体装置及びその製造方法
US7157322B2 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee