KR970077479A - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR970077479A KR970077479A KR1019960019176A KR19960019176A KR970077479A KR 970077479 A KR970077479 A KR 970077479A KR 1019960019176 A KR1019960019176 A KR 1019960019176A KR 19960019176 A KR19960019176 A KR 19960019176A KR 970077479 A KR970077479 A KR 970077479A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- nitride film
- ldd
- gate
- film
- Prior art date
Links
Abstract
본 발명은 LDD(Lightly Doped Drain)를 형성하기 위한 측벽스페이서(Spacer)를 질화막과 산화막으로 형성함으로써, 게이트 최소임계치수의 한계을 극복할 수 있도록 한 반도체소자 제조방법에 관한 것으로, 기판 위에 게이트산화막과 적층구조의 게이트를 형성한 후, 저농도 이온을 주입하는 단계와; 그 위에 질화막과 LDD산화막을 순차적으로 증착한 후, 그 LDD산화막과 질화막을 식각하여 스페이서를 형성하는 단계와; 고농도 이온을 주입하는 단계로 이루어지는 것을 요지로 한다. 이때 상기 질화막은 산화막에 대한 식각선택비가 큰 식각물질로 건식각함으로써, 게이트 산화막과 기판의 손상을 방지하도록 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가) 내지 (라)는 본 발명에 따라 반도체소자 제조공정 수순도.
Claims (7)
- 기판 위에 게이트산화막과 적층구조의 게이트를 형성한 후, 저농도 이온을 주입하는 단계와; 그 위에 질화막과 LDD산화막을 차례대로 증착한 후, 그 LDD산화막과 질화막을 식각하여 측벽스페이서를 형성하는 단계와; 고농도 이온을 주입하는 단계로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 적층구조의 게이트는 다결정실리콘과 텅스탠 실리사이드(WSi) 및 캡산화막(CapHLD)을 순차적으로 증착하고 패터닝하여 형성되는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 질화막은 200A 이사의 두께로 증착되는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 LDD산화막은 건식각법으로 에치백(Etch Back)하고, 질화막은 산화막과의 선택비가 3:1이상이 되는 건식각법으로 식각하여 측벽스페이서를 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항 또는 제4조에 있어서, 상기 LDD산화막의 에치백은 CF4또는 CHF3가스로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항 또는 제4항에 있어서, 상기 질화막의 식각으 SF6또는 CF4로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 질화막의 증착공정은 SC-1(HCL+NH4OH)용액으로 수행되는 세정공정이 실시된 후에 실시되는 것을 특징으로 하는 반도체소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019176A KR970077479A (ko) | 1996-05-31 | 1996-05-31 | 반도체소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019176A KR970077479A (ko) | 1996-05-31 | 1996-05-31 | 반도체소자 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970077479A true KR970077479A (ko) | 1997-12-12 |
Family
ID=66284113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960019176A KR970077479A (ko) | 1996-05-31 | 1996-05-31 | 반도체소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970077479A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990054900A (ko) * | 1997-12-26 | 1999-07-15 | 김영환 | 반도체장치의 트랜지스터 제조방법 |
-
1996
- 1996-05-31 KR KR1019960019176A patent/KR970077479A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990054900A (ko) * | 1997-12-26 | 1999-07-15 | 김영환 | 반도체장치의 트랜지스터 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6346468B1 (en) | Method for forming an L-shaped spacer using a disposable polysilicon spacer | |
US7091071B2 (en) | Semiconductor fabrication process including recessed source/drain regions in an SOI wafer | |
KR970067641A (ko) | 반도체 소자의 접촉창 형성방법 | |
KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
KR970077479A (ko) | 반도체소자 제조방법 | |
JP2004356576A (ja) | 半導体装置およびその製造方法 | |
TW200516713A (en) | Method fabricating a memory device having a self-aligned contact | |
KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
KR950021621A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR920003557A (ko) | 반도체 장치 및 그 방법 | |
KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960019606A (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
KR960005783A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR950015780A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
KR980005888A (ko) | 모오스 트랜지스터 및 그 제조방법 | |
KR20040059430A (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
KR960032645A (ko) | 반도체장치의 트랜지스터 제조방법 | |
KR970003844A (ko) | 반도체소자 제조방법 | |
KR20020041191A (ko) | 반도체 소자 및 그 제조방법 | |
KR970052458A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR950030272A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
JPH10209070A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |