KR0156103B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR0156103B1
KR0156103B1 KR1019890012560A KR890012560A KR0156103B1 KR 0156103 B1 KR0156103 B1 KR 0156103B1 KR 1019890012560 A KR1019890012560 A KR 1019890012560A KR 890012560 A KR890012560 A KR 890012560A KR 0156103 B1 KR0156103 B1 KR 0156103B1
Authority
KR
South Korea
Prior art keywords
gate
oxide film
substrate
buried contact
forming
Prior art date
Application number
KR1019890012560A
Other languages
English (en)
Other versions
KR910005441A (ko
Inventor
박대영
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019890012560A priority Critical patent/KR0156103B1/ko
Publication of KR910005441A publication Critical patent/KR910005441A/ko
Application granted granted Critical
Publication of KR0156103B1 publication Critical patent/KR0156103B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용없음

Description

반도체 소자의 제조방법
제1도는 종래의 반도체 소자의 제조공정단면도.
제2도는 본 발명의 반도체 소자의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 격리산화막 2 : 게이트산화막
3 : 감광막 3 : 매설접촉구멍
4 : 전이금속막 4' : 실리사이드
5 : 다결정실리콘 6 : 측벽산화막
7,8 : 소오스/드레인
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 접촉저항을 감소시키고 펀치 드로우 현상을 방지하여 소자의 단락을 방지함으로써 고집적도를 향상시킬 수 있는 스태틱 램 셀(Static Ram Cell)을 구성하는데 적당하도록 한 것이다.
제1도는 종래의 스태틱 램 셀의 제조방법을 도시한 것이다.
제1도에 도시된 바와 같이, 기판(70)상에 통상의 필드산화공정으로 소자간을 격리시켜 주기위한 격리산화막(10)을 형성하고, 게이트산화막(20)을 기판(70)상에 형성하고, 마스크를 사용하여 산화막(10)과 인접하고 있는 기판의 일측상의 산화막(20)을 제거하여 매설접촉구멍(buried contact hole)을 형성한다.
그리고, 게이트전극으로 사용될 N+도핑된 다결정실리콘막을 기판 전면에 증착시키고 게이트 마스크를 사용하여 다결정실리콘막을 건식 식각하여 게이트산화막(20)과 매설접촉구멍상에 게이트(30)을 형성한다.
이어서, 게이트(30) 양측에 측벽산화막(40)을 형성하고, 게이트(30)과 측벽 산화막(40)을 마스크로 하여 n형 불순물을 기판(70)으로 이온 주입하여 게이트(30) 양측의 기판내에 소오스/드레인영역으로 작용하는 불순물영역(50(60)을 형성하였다.
그러나, 상기 종래의 반도체소자의 제조방법에 있어서는, 게이트전극(30)과 매설접촉구멍을 통해 접촉되는 불순물영역(50)은 게이트전극(30)인 N+도핑된 다결정실리콘막으로 부터 과대한 N+형 이온이 불순물영역(50)으로 확산되기 때문에, 접합의 깊이가 깊어지고, 또한 측면의 확산에 의한 측면 확산깊이도 깊어지게 된다.
그러므로 불순물영역(50)과 이영역(50)과 인접하고 있는 또 다른 소오스/드레인영역용 불순물영역(60)사이에 펀치-드로우(punch-through)현상이 발생하여 단락현상이 발생된다.
결국, 소자가 동작하지 않게 되어 단결정실리콘과 다결정실리콘사이의 매설접촉저항이 커짐은 물론 매설접촉구멍과 다결정실리콘의 정렬(align ment)에 여유가 없게되는 결점이 있었다.
본 발명은 상기와 같은 종래의 결점을 해결하기 위한 것으로서, 매설접촉 구멍의 접촉저항을 감소시키고 펀치-드로우현상을 방지하여 소자의 단락을 방지함으로써 집적도를 향상시킬수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 실시예에 따른 반도체소자의 제조공정도를 도시한 것이다.
먼저 제2도 (a)와 같이, 기판(9)상에 통상의 필드산화공정으로 격리산화막(1)을 형성하고, 기판(9)상에 게이트산화막(2)을 형성한다.
이어서, 상기 격리산화막(1)과 게이트산화막(2)위에 감광막(3)을 도포한후 매설접촉마스크를 이용하여 격리산화막(1)과 인접하고 있는 기판(9)의 일측상의 게이트산화막(2)을 제거하여 매설접촉구멍(3')을 형성한다.
그리고, 매설접촉구멍(3')을 통해 기판(9)으로 비소(As)를 이온 주입시킨다.
그리고, 남아있는 감광막(3)을 제거한다.
다음, 제2도 (b)와 같이 전이금속막(4)을 기판 전면에 증착한후 열처리한다.
이러한 열처리로 인하여, 매설접촉구멍(3') 위의 전이금속막(4)은 실리콘 기판(9)과 결합하여 실리사이드(4')를 형성시키며, 그외의 산화막(2)상의 전이금속막(4)은 산화막과는 결합되지 않으므로 실리사이드는 형성되지 않는다.
이때, 열처리시 주입된 불순물이 확산되어 소오스/드레인영역으로 작용하는 불순물영역(8)이 형성된다.
다음, 식각공정을 거쳐 산화막(2)위의 전이금속막(4)을 모두 제거하여, 매설접촉구멍(3')상에만 실리사이드(4')가 남게한다.
제2도 (c)와 같이, 기판 전면에 걸쳐 N+도핑된 다결정실리콘막(5)을 증착하고, 게이트마스크를 사용하여 식각하여 게이트산화막(2)과 매설접촉구멍상에 게이트(5)를 형성한다.
이어서, 게이트(5)의 양측에 측벽산화막(6)을 형성한다.
게이트(5)와 측벽산화막(6)을 마스크로 하여 기판(9)으로 N+형 불순물을 이온 주입하여 MOSFET의 소오스/드레인영역(7)을 형성한다.
따라서, 소오스/드레인영역중 한영역으로 작용하는 불순물영역(8)은 실리콘사이드(4')에 의하여 N+다결정실리콘막으로 된 게이트(5)로 부터 불순물이 확산되지 않으므로 확산깊이에 영향을 받지않는다.
상기와 같은 본 발명은 접촉저항이 작은 실리사이드(4')를 통하여 불순물영역(8)과 게이트(5)인 N+다결정실리콘이 연결되므로 접촉저항이 감소됨은 물론, 매설접촉구멍위의 N+다결정실리콘(5)을 건식 식각할때 기판의 실리콘이 식각되어 누설전류 및 스텝커버리지 특성이 개선될 뿐만아니라 매설접촉의 소오스/드레인영역과 인접된 소오스/드레인영역간의 단락현상이 방지되어 소자의 집적도를 증가시킬 수 있는 효과가 있다.

Claims (1)

  1. 실리콘기판(9)상에 격리산화막(1)과 게이트산화막(2)을 형성하는 공정과, 감광막(3)을 이용하여 게이트산화막(2)을 식각하여 매설접촉구멍(3)을 형성하는 공정과, 매설접촉구멍(3')을 통해 기판으로 N+형 불순물을 이온 주입하는 공정과, 매설접촉구멍(3')의 노출된 기판(9)상에만 외부로 부터의 불순물의 확산을 방지시키는 실리사이드(4')를 형성하고, 소오스/드레인영역용 불순물영역(8)을 형성하는 공정과, 기판전면에 N+도핑된 다결정실리콘막을 증착시키고 식각하여 게이트산화막(2) 및 매설접촉구멍(3')상에 게이트(5)를 형성하는 공정과, 게이트(5)의 양측에 측벽산화막(6)을 형성하는 공정과, 게이트(5)와 측벽산화막(6)을 마스크로하여 게이트 양측기판으로 불순물을 이온 주입하여 MOSFET의 소오스/드레인영역(7)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019890012560A 1989-08-31 1989-08-31 반도체 소자의 제조방법 KR0156103B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890012560A KR0156103B1 (ko) 1989-08-31 1989-08-31 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012560A KR0156103B1 (ko) 1989-08-31 1989-08-31 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR910005441A KR910005441A (ko) 1991-03-30
KR0156103B1 true KR0156103B1 (ko) 1998-12-01

Family

ID=19289493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012560A KR0156103B1 (ko) 1989-08-31 1989-08-31 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0156103B1 (ko)

Also Published As

Publication number Publication date
KR910005441A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
KR100268871B1 (ko) 반도체소자의제조방법
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
GB2111305A (en) Method of forming ion implanted regions self-aligned with overlying insulating layer portions
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
KR100236048B1 (ko) 트랜지스터의 구조 및 제조 방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
JPH09181313A (ja) Ｍｏｓｆｅｔの製造方法
KR20020002012A (ko) 트랜지스터 및 그 제조 방법
KR100406591B1 (ko) 반도체소자의제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR0142787B1 (ko) 모스 트랜지스터 제조방법
KR920000634B1 (ko) 모오스 트랜지스터의 제조방법
KR100609584B1 (ko) 반도체 소자의 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR100268924B1 (ko) 반도체소자의제조방법
KR19990049060A (ko) 트랜지스터 및 그의 제조 방법
KR940002758B1 (ko) 반도체장치 및 그 제조방법
KR100358126B1 (ko) 트랜지스터제조방법
KR100263464B1 (ko) 반도체 소자 격리방법
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법
KR19990041580A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee