KR0142787B1 - 모스 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 모스 트랜지스터(MOS transistor)에 관한 것으로, 특히 얕은(shallow) 접합의 형성이나 펀치스루(Punch Through) 특성개선에 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.

이에, 본 발명의 모스 트랜지스터 제조방법은 필드영역과 활성영역이 정의된 반도체기판 전면에 제1절연막, 제1반도체층을 차례로 증착하고 소오스 및 드레인영역을 정의하여 불필요한 부분의 제1반도체층을 선택적으로 제거하는 제1공정, 노출된 채널영역의 제1절연막을 선택절을 오버-에치하는 제2공정, 상기 노출된 반도체기판에 제1절연막 높이까지 선택적 에피택셜층을 성장시키는 제3공정, 상기 소오스 드레인간의 채널영역의 반도체기판을 식각하여 트랜치를 형성하고 문턱전압 조절용 이온주입하는 제4공정, 상기 제1반도체층과 트랜치측벽에 측벽절연막을 형성하는 제5공정, 상기 전면에 제2반도체층을 증착하고 선택적으로 식각하여 V형상의 게이트전극을 형성하는 제6공정을 포함하여 이루어진다.

Description

모스 트랜지스터 제조방법

제1도 (a)∼(c)는 제1실시예의 모스 트랜지스터 공정단면도.

제2도 (a)∼(d)는 종래 제2실시예의 모스 트랜지스터 공정단면도.

제3도 (a)∼(e)는 본 발명의 모스 트랜지스터 공정단면도.

*도면의 주요부분에 대한 부호의 설명

30:반도체 기판 31:제1절연막

32:소오스,드레인 전극 33:측벽 절연막

34:제2절연막 35:게이트 전극

본 발명은 모스 트랜지스터(MOS transistor)에 관한 것으로 특히, 얕은(shallow)접합의 형성 또는 펀치스루(Punch Through) 특성개선에 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.

일반적으로 모스 트랜지스터(MOS transistor)는 드레인전압에 의해 표면포텐셜이 낮아져 서브 스레시홀드 특성의 열화나, 소오스 드레인간의 리크전류가 증가함으로써 DRAM 전송게이트에 있어서 기억유지의 열화를 일으키는 문제가 발생하였다.

이것을 펀치스루(Punch Through) 현상이라 한다.

이와 같은 펀치스루 특성을 개선하기 위해 다수의 방법들이 제안되었는데 종래의 모스 트랜지스터 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도는 종래 제1실시예의 모스 트랜지스터 공정단면도로써 펀치스루 특성을 개선하기 위해 LDD(Light Doped Drain) 구조와 채널의 접합부근에 반대형의 불순물을 첨가하여 펀치스루 현상을 방지하였다.

이에 종래 제1실시예의 모스 트랜지스터의 제조방법은 제1도(a)와 같이 필드영역과 활성영역이 정의된(도면에는 도시하지 않음) P형 반도체기판(10)의 활성영역에 저농도(P⁺) 불순물 이온주입하여 채널영역을 형성한 다음 상기 P형 반도체기판(10) 전면에 제1절연막(11)과 폴리실리콘을 차례로 증착하고 게이트 마스크를 이용한 사진식각 공정으로 상기 폴리실리콘을 선택적으로 패터닝하여 게이트전극(12)을 형성한다.

이어서 제1도(b)와 같이 상기 게이트전극(12)을 마스크로 하여 상기 P형 반도체기판(10)에 저농도(N^-) 불순물 이온주입하여 소오스,드레인전극(13a)을 형성한다.

계속해서 상기 전면에 제2절연막을 증착하고 에치백(Etch-Back)하여 게이트전극(12) 양측면에 측벽절연막(14)을 형성한 다음, 제1도(c)와 같이 문턱전압(V_T)을 조절하기 위해 상기 P형 반도체기판(1)에 고농도(N⁺) 불순물 이온주입공정을 하여 LDD 구조의 소오스,드레인영역(13b)을 형성한다. 이후의 공정은 도시하지 않았으나 일반적인 모스 트랜지스터(MOS transistor) 공정으로 상기 P형 반도체기판(1) 전면에 절연막을 증착하고 선택적으로 식각하여 콘택트를 형성한 다음, 콘택트홀을 통해 플러그전극을 형성함으로써, 모스 트랜지스터가 완성된다.

한편 제2도 (a)∼(d)는 종래 제2실시예의 모스 트랜지스터 공정단면도로써 제2도(a)에서와 같이 반도체기판(20)에 필드산화막(21)을 형성시켜 활성영역과 필드영역을 정의한 다음, 상기 전면에 소오스,드레인을 형성하기 위한 제1절연막(22)과 폴리실리콘(23)을 증착한다.

이어서 제2도(b)에서와 같이 소오스, 드레인 패턴마스크를 이용한 사진 식각 공정으로 상기 제1절연막(22)과 폴리실리콘(23)을 선택적으로 식각하여 소오스,드레인전극(24)을 형성한 다음, 상기 소오스,드레인전극(24)을 마스크로 상기 반도체기판(20)의 활성영역에 저농도 불순물 이온주입하여 채널을 형성한다.

이어서 제2도(c)에서와 같이 상기 전면에 제2절연막을 증착한 다음 에치-백(Etch-Back)하여, 상기 소오스 드레인 양측면에 측벽절연막(25)을 형성한후 문턱전압 조절을 하기 위해 고농도(N⁺) 불순물 이온주입한다.

이어서 제2도(d)와 같이 상기 전면에 게이트용 폴리실리콘을 증착한 다음 게이트 마스크로 게이트전극 형성영역을 정의한 후 사진식각 공정으로 상기 게이트용 폴리실리콘을 선택적으로 패터닝하여 게이트전극(26)을 형성한다.

계속해서 상기 전면에 제2폴리실리콘(27)을 증착하고, 비아콘택 마스크를 이용한 식각공정으로 상기 제1,2폴리실리콘(24)(27)을 선택적으로 식각하여 비아콘택홀을 형성한 다음, 비아콘택홀을 통해 제1절연막(22)과 접속되도록 상기 전면에 도전층을 증착한다.

계속해서 소오스,드레인 플러그전극 마스크를 이용한 식각공정으로 상기 도전층을 선택적으로 패턴닝하여 소오스,드레인 플러그전극(28)을 형성함으로써 모스 트랜지스터를 완성하게 된다.

이와 같은 종래의 모스 트랜지스터 제조방법에 있어서는 얕은(shallow)접합의 형성이 어렵고 펀치스루(Punch Through) 현상이 발생하였다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로써, 반도체기판의 에치깊이(Etch Depth)에 따라 반도체기판의 채널(channel)을 가변시켜 펀치스루(Punch Through) 특성을 개선하는데 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 모스 트랜지스터의 제조방법은 필드영역과 활성영역이 정의된 반도체기판 전면에 제1절연막, 제1반도체층을 차례로 증착하고 소오스 및 드레인영역을 정의하여 불필요한 부분의 제1반도체층을 선택적으로 제거하는 제1공정, 노출된 채널영역의 제1절연막을 선택적으로 오버-에치하는 제2공정, 상기 노출된 반도체기판에 제1절연막 높이까지 선택적 에피택셜층을 성장시키는 제3공정, 상기 소오스 드레인간의 채널영역의 반도체기판을 식각하여 트랜치를 형성하고 문턱전압 조절용 이온주입하는 제4공정, 상기 제1반도체층과 트랜치측벽에 측벽절연막을 형성하는 제5공정, 상기 전면에 제2반도체층을 증착하고 선택적으로 식각하여 V형상의 게이트전극을 형성하는 제6공정을 포함하여 이루어진다.

상기와 같은 본 발명의 모스 트랜지스터의 제조방법에 대해 첨부된 도면을 참조하여 더욱 자세히 설명하면 다음과 같다.

제3도는 본 발명의 모스 트랜지스터 공정단면도로써, 제3도(a)와 같이 필드영역과 활성영역이(도면에서 도시하지 않음) 정의된 반도체기판(30) 전면에 소오스,드레인을 형성하기 위한 제1절연막(31)과 폴리실리콘을 증착한 다음 소오스.드레인 패턴마스크를 이용한 사진식각 공정으로 채널영역이 정의된 상기 폴리실리콘을 선택적으로 제거하여 소오스,드레인전극(32)을 형성한다.

이때 상기 제1절연막(31)은 접합으로 형성되는 소오스,드레인전극(32)으로부터의 불순물 확산을 방지한다.

계속해서 상기 소오스,드레인전극(32)을 마스크로 이용하여 반도체기판(30)이 노출되도록 제1절연막(31)을 오버-에치(Over-Etch)한 다음, 제3도(b)에서와 같이 제1절연막(31) 상측부분과 소오스,드레인전극(32) 하측부분이 접촉되도록 상기 노출된 반도체기판(30)상에 실리콘 에피택셜(Silicon Epitaxy)층을 성장시킨다.

이어서 제3도(c)와 같이 상기 소오스,드레인전극(32)을 마스크로 이용하여, 트랜치(tranch)형 구조를 갖도록 상기 반도체기판(30)을 일정깊이로 선택적 식각한후 반도체기판(30)에 저농도 불순물 이온주입함으로써 채널(channel)을 형성한다.

그리고 제3도(d)와 같이 상기 전면에 게이트용 제2절연막을 증착하고 에치백(Etch-Back)하여 소오스,드레인전극(32) 측면과 반도체기판(30) 측면에 측벽절연막(33)을 형성한 다음 상기 전면에 제2절연막(34)을 증착한다.

이어서 제3도(e)에서와 같이 상기 전면에 게이트 전극용 폴리실리콘을 증착한 다음 게이트전극 패턴마스크를 이용한 식각공정으로 상기 게이트 전극용 폴리실리콘을 선택적으로 제거하여 게이트전극(35)을 형성함으로써 본 발명의 모스 트랜지스터가 완성된다.

이와 같은 본 발명의 모스 트랜지스터 제조방법에서는 다음과 같은 효과가 있다.

첫째, 소오스,드레인의 확산을 방지하는 절연막이 기판상에 형성되어 있기 대문에 소오스, 드레인영역의 누설전류 및 접합 브레이크 다운현상을 완화시킬 수 있으며 핫캐리어(Hot Carrier)에 의한 임팩드(impact) 이온화를 방지할 수 있다.

둘째, 반도체기판의 식각깊이에 따라 채널길이를 가변시킬 수 있다.

Claims (3)

1. 필드영역과 활성영역이 정의된 반도체기판 전면에 제1절연막, 제1반도체층을 차례로 증착하고 소오스 및 드레인영역을 정의하여 불필요한 부분의 제1반도체층을 선택적으로 제거하는 제1공정, 노출된 채널영역의 제1절연막을 선택적으로 오버-에치하는 제2공정, 상기 노출된 반도체기판에 제1절연막 높이까지 선택적 에피택셜층을 성장시키는 제3공정, 상기 소오스 드레인간의 채널영역의 반도체기판을 식각하여 트랜치를 형성하고 문턱전압 조절용 이온주입하는 제4공정, 상기 제1반도체층과 트랜치측벽에 측벽절연막을 형성하는 제5공정, 상기 전면에 제2반도체층을 증착하고 선택적으로 식각하여 V형상의 게이트전극을 형성하는 제6공정을 포함하여 이루어짐을 특징으로 하는 모스 트랜지스터 제조방법.
2. 제1항에 있어서, 제1,2반도체층은 폴리 실리콘막으로 형성됨을 특징으로 하는 모스 트랜지스터 제조방법.
3. 제1항에 있어서, 제1절연막은 산화막으로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.