KR100223795B1 - 반도체소자제조방법 - Google Patents

Abstract

본발명은 종래의 제조방법에 있어서, 고집적 소자에 요구되는 디자인 룰과 단위 셀 면적감소로 인해 소오스와 드레인 정션간의 간격이 좁아져 숏채널효과를 억제할 수 없고 펀치쓰루현상이 야기되며 좁아지는 게이트 채널을 보상하기 위한 LDD 및 DDD 구조를 형성하는등의 복잡한 공정을 피하여 공정을 단순화 한 반도체 소자 제조방법에 관한 것으로 게이트를 형성하는 그위에 절연막과 소오스/드레인 콘택형 마스크를 형성하여 절연막을 경사에치 또는 습식식각하여 역원뿔형 및 역반구형 버퍼 절연막을 만들어 이온주입한 것이다.

Description

반도체 소자 제조방법

제1도는 종래의 반도체 소자 공정단면도.

제2도는 본발명의 반도체 소자 공정단면도.

제3도는 본발명 제2 실시예의 반도체 소자 제조공정단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : n형 실리콘기판 2 : p형 웰

3 : 필드산화막 4 : 폴리실리콘

5 : 캡게이트산화막 6 : 측벽산화막

7 : 포토 레지스트 8 : CVD산화막

8a : 버퍼산화막

본발명은 반도체 소자의 제조방법에 관한 것으로 특히 소오스/드레인 정션 형성 방법에 관한 것이다.

종래의 소오스/드레인 정션 제조방법으로는 고집적소자에서 요구되는 디자인 룰(Design Rule)에 따라 얇은 정션(Shallow junction)과, 셀 면적의 감소에 따른 게이트 채널길이축소로 인하여 숏채널 효과(Short Channel effect)현상이 심각하게 야기되고 있다. 이를 개선하기위해 여러번의 마스킹작업과 이온주입공정을 통해 LDD(Lightly Doped Drain)또는 DDD(Double Doped Drain)구조의 소오스/드레인 정션을 형성하고 있으나 공정의 복잡성과 소자의 계속적인 고집적화 추세로 한계에 이르고 있는 형편이고 이온 주입시 버퍼산화막을 이용하는 방법등이 연구되고 있으나 누설전류, 브렉다운 볼테이지(Break down Voltage)등 전기적 특성에서 열악한 특성을 보여주고 있는 형편이다. 이와같은 종래 기술중 LDD 구조의 셀제조방법을 첨부된 제1도를 참조로 하여 설명하면 다음과 같다.

제1도(a)와 같이 n형 실리콘기판(1)위에 p형 웰(2)을 형성하고 그위에 필드산화막(3)을 성장하여 액티브영역과 필드영역을 한정하고, 액티브영역에 게이트 산화막을 성장하고 폴리실리콘(4)과 캡게이트 산화막(5)을 증착하고 패터닝하여 게이트를 형성한 다음 제1도(b)와 같이 게이트 양측에 LDD 구조의 소오스/드레인 형성을 위한 저농도 n형 이온주입을 실시하고 제1도(c)와 같이 게이트에 측벽 산화막(6)을 형성하고 LDD 구조의 소오스/드레인을 형성하기 위한 고농도 n형 이온주입을 실시하여 반도체 소자를 제조했다.

그러나 종래의 반도체 소자 제조방법에 있어서는 고집적 소자에 요구되는 디자인 룰과 단위 셀 면적 감소로 인해 소오스와 드레인 정션간의 간격이 좁아져 숏채널 효과를 억제할 수 없으며 심각한 펀치 쓰루현상이 야기될 뿐만 아니라, 좁아지는 게이트 채널길이의 보상을 위해 LDD 또는 DDD와 같은 구조의 정션형성으로 공정이 복잡해지는 문제점이 있다.

본발명은 이와같은 문제점을 해결하기 위해 안출한 것으로서, 역원뿔정션을 형성한 소오스드레인 구조로 숏채널 효과를 억제하고 펀치 쓰루 특성을 개선하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본발명을 첨부된 도면으 참조하여 보다 상세히 설명하면 다음과 같다.

즉 제2도는 본발명의 제1실시예를 나타낸 제조공정단면도로써, 제2도(a)와 같이 n형 실리콘기판(1)에 p형 웰(2)을 형성하고 그위에 필드산화막(3)을 성장하여 액티브영역과 필드영역을 한정하고 액티브영역의 실리콘기판(1)표면에 게이트 산화막을 성장하여 폴리실리콘(4)과 캡게이트산화막(5)을 차례로 증착하고 패터닝하여 게이트를 형성한다.

그리고 제2도(b)와 같이 전면에 산화막을 증착하고 에치백하여 게이트 측벽에 측벽산화막(6)을 형성한 다음 제2도(c)와 같이 전면에 CVD(Chemical Vapour Deposition)산화막(8)을 증착하고, 그위에 포토레지스트(7)를 증착하고 노광하여 소오스/드레인 콘택형 마스크를 형성한뒤 상기 CVD 산화막(8)을 경사에치(Slope Etch)하여 역원형 버퍼 산화막을 형성한다.

그리고 제2도(d)와 같이 포토 레지스트(7)를 제거하고 역원뿔형 버퍼산화막(8a)을 마스크로 이용하여 n⁺형 이온주입으로 소오스/드레인영역을 형성한다.

제3도는 본발명의 또다른 실시예의 반도체 소자 제조 공정단면도로써, 제3도(a)와 같이 n형 실리콘 기판(1)에 p형 웰(2)을 형성하고 그 표면에 필드산화막(3)을 성장하여 액티브영역과 필드영역을 한정하고 액티브영역의 실리콘 기판 표면에 게이트 산화막을 성장시킨 다음 폴리실리콘(4)과 캡게이트산화막(5)을 차례로 증착하고 패터닝하여 게이트를 형성한다.

그리고 제3도(b)와 같이 전면에 산화막을 증착하고 에치백하여 게이트 측벽에 측벽산화막(6)을 형성한 다음 제3도(c)와 같이 전면에 CVD 산화막(8)을 증착하고 그위에 포토레지스트(7)를 증착하여 노광으로 소오스/드레인 콘택형 마스크를 형성한 후, 상기 CVD 산화막(8)을 습식식각하여 역반구형 형태로 버퍼산화막(8a)을 형성한다. 그후, 버퍼 산화막(8a)을 마스크로 이용하여 n⁺형 이온주입으로 역반구형 소오스/드레인 영역을 형성한다.

이상에서 설명한 바와같이 본발명의 반도체 소자 제조방법에 있어서는 역원뿔형의 버퍼산화막을 이용하여 액티브영역에 소오스/드레인 영역을 역원뿔형태로 형성함으로 해서 실제적인 게이트채널 길이가 증가하여 숏채널 효과를 억제할 수 있으며 정션이 역원불형태이므로 펀치 쓰루현상을 차단할 수 있을 뿐만 아니라 공정을 단순화 하는등의 효과가 있다.

Claims (2)

1. 기판에 게이트 및 게이트 측벽 절연막을 형성하는 공정과, 전면에 절연막을 증착하고 그위에 소오스/드레인 콘택형 마스크를 형성하는 공정과, 상기 마스크를 이용하여 상기 절연막을 경사에치하는 공정과, 상기 마스크를 제거하고 경사에칭된 상기 절연막을 마스크로 이용하여 이온주입으로 소오스/드레인 영역을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체 소자 제조방법.
2. 제1항에 있어서, 절연막을 습식 식각하여 역반구형 버퍼 절연막으로 형성함을 특징으로 하는 반도체 소자 제조방법.