KR930001290B1 - 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 - Google Patents
고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR930001290B1 KR930001290B1 KR1019900007902A KR900007902A KR930001290B1 KR 930001290 B1 KR930001290 B1 KR 930001290B1 KR 1019900007902 A KR1019900007902 A KR 1019900007902A KR 900007902 A KR900007902 A KR 900007902A KR 930001290 B1 KR930001290 B1 KR 930001290B1
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- oxide film
- forming
- drain regions
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 230000015556 catabolic process Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 150000002500 ions Chemical group 0.000 claims 3
- 239000007943 implant Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 32
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도(a) 및 (b)는 종래의 모오스 트랜지스터의 단면도.
제2도는 본 발명의 모오스 트랜지스터의 단면도.
제3도는 본 발명의 모오스 트랜지스터의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 6 : 게이트 산화막
2,3 : 고농도의 소오스 드레인 영역 4,5 : 저농도의 소오스 드레인 영역
7 : 게이트 8 : 불순물 확산영역
9 : 스페이서 10,11 : 산화막
12 : 질화막
본 발명은 고접합파괴전압(High junction breakdow Voltage)을 갖는 모오스 트랜지스터 및 그 제조방법에 관한 것으로서, 특히 소오스 및 드레인 영역의 접합파괴전압을 향상시킨 모오스 트랜지스터 및 그 제조방법에 관한 것이다.
반도체 장치가 점점 고집적화되어감에 따라 한정된 칩상에 집적시키는 개별소자의 크기가 감소될 뿐만 아니라 이러한 소자의 절연폭도 감소되고 있다. 이와같이 소자의 절연폭이 감소함에 따라 소자간의 절연특성이 저하되는데, 이를 보완하기 위해서 절연산화막 밑에 기판과 동일한 도전형을 갖고 기판의 농도보다는 높은 고농도의 절연확산영역을 형성하였으며, 이때 트랜지스터의 소오스 및 드레인 접합의 파괴전압을 이 절연확산층의 농도에 의해 결정된다.
제1도(a)는 종래 모오스 트랜지스터의 단면도를 도시한 것으로서, 1×1016-3cm 정도의 불순물 농도를 갖는 반도체 기판(1)상에 1×1020-3의 불순물 농도를 갖고 기판의 도전형과는 반대 도전형을 갖는 고농도의 소오스, 드레인 영역(2),(3)이 형성되어 있으며, 이 소오스, 드레인 영역(2),(3)사이에는 소오스, 드레인 영역(2),(3)과 도전형이 갖고 1×1018-3cm-1×1019-3cm 정도의 농도를 갖는 저농도 소오스, 드레인 영역(4),(5)이 형성되어 있으며, 반도체 기판(1)의 상부에는 게이트 산화막(6)과 게이트(7)가 형성되어 있다.
한편, 소자간의 절연영역에는 기판(1)보다 불순물 농도가 높고 기판과 동일도전형을 갖는 절연용 불순물 확산영역(8)이 형성되어 있다.
이때, 절연확산층(8)의 불순물 농도 1×1017-3cm 이다.
이와같이 소오스, 드레인 영역(2,3),(4,5)이 이중확산구조를 갖는 모오스 트랜지스터에 있어서, 고농도의 소오스, 드레인 영역(2),(3)은 절연확산층(8)과 접촉되어 접합파괴전압(Junction Breakdown Voltage)를 하강시키고, 채널영역에는 저농도의 소오스 및 드레인 영역(4),(5)이 형성되어 있기 때문에 모오스 트랜지스터의 전류구동능력을 감소시키는 문제점이 발생한다.
제1도(a)에 도시된 모오스 트랜지스터의 접합 파괴전압이 낮아지는 문제점을 해결하기 위하여 제1도(b)와 같이 저농도의 소오스, 드레인 영역(4),(5)이 고농도의 소오소, 드레인 영역(2),(3)을 감싸도록 형성하였다.
그러나, 이와같은 모오스 트랜지스터의 구조는 제1도(a)의 모오스 트랜지스터보다는 접합파괴전압은 증가시킬 수 있으나, 저농도의 소오스, 드레인 영역(4),(5)이 게이트영역 밑으로 크게 확산되어 트랜지스터의 채널영역을 감소시키기 때문에, 반도체 소자를 고집적화 시키기 위하여 채널길이를 감소시키는 데는 한계점이 발생되는 문제점이 있었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 채널영역에 형성되는 저농도의 소오소, 드레인 영역을 제거하여 전류구동능력을 향상시키고, 고농도의 소오스, 드레인 영역과 절연용 불순물 확산영역이 서로 접촉되는 영역에 저농도의 소오스, 드레인 영역을 형성하여 경사형 접합(gradual junction)을 형성하므로써 소오스 및 드레인 접합의 파괴전압을 향상시킨 모오스 트랜지스터 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 기판상에 게이트 산화막, 게이트가 형성되고, 상기 게이트의 측면에 스페이서가 형성된 모오스 트랜지스터에 있어서, 상기 반도체 기판에 고농도의 소오스, 드레인 영역이 형성되고, 상기 고농도의 소오스 드레인 영역 소자 절연용 불순물 확산 영역이 접촉되는 부분에 저농도의 소오소, 드레인 영역이 고농도의 소오소, 드레인 영역을 부분적으로 감싸도록 형성된 구조를 갖는 것을 특징으로 하는 고접합파괴전압을 갖는 모오스 트랜지스터를 제공한다.
또한, 본 발명은 제1도전형을 갖는 반도체기판 상에 산화막, 질화막을 순차 형성한 다음 액티브영역 이외의 질화막을 식각하는 공정과, 상기 질화막을 마스크로 하여 제1도전형을 갖는 불순물을 이온주입하여 소자 절연용 불순물 확산영역을 형성하는 공정과, 상기 산화막을 습식 산화시켜 두꺼운 산화막을 형성하는 공정과, 제2도전형의 불순물을 1차로 이온주입하여 고농도의 소오스, 드레인 영역을 형성하는 공정과, 상기 산화막, 질화막을 제거한 다음 게이트 산화막 및 게이트를 순차 형성하는 공정과, 상기 게이트의 측면에 이온주입방지용 스페이서를 형성하는 공정과, 제2도전형의 불순물을 2차로 이온주입하여 저농도의 소오스, 드레인 영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 고접합파과전압을 갖는 모오스 트랜지스터의 제조방법을 제공한다.
이하 첨부된 도면에 의거하여 본 발명의 실시예를 성세히 설명한다.
제2도는 본 발명의 모오스 트랜지스터의 단면도를 도시한 것으로서, 참조번호 1은 반도체 기판을 나타낸다.
본 발명의 모오스 트랜지스터는 상기 반도체 기판(1)상에 고농도의 소오스, 드레인 영역(2),(3)이 형성되고, 이 고농도 소오스, 드레인 영역(2),(3)과 소자절연용 불순물 확산영역(8)이 접촉되는 영역에 저농도의 소오스, 드레인 영역(4),(5)을 형성하여 경사형 접합을 형성하며, 채널 영역에는 저농도의 소오스, 드레인 영역이 형성되어 있지 않는 구조를 갖는다.
이와같은 구조를 갖는 모오스 트랜지스터를 제1도(a) 및 (b)도에 도시되어 있는 종래의 모오스 트랜지스터와 비교해 보면, 채널영역에는 저농도의 소오스, 드레인 영역이 형성되어 있지 않아 전류구동능력이 감소되는 것을 방지할 수 있으며, 고농도의 소오스, 드레인 영역(2),(3)과 소자절연용 불순물 확산영역(8)이 접촉되는 영역에는 저농도의 소오스, 드레인 영역(4),(5)이 형성되어 경사형 접합을 형성하므로써 소오소, 드레인 접합의 파괴전압을 향상시킬 수 있다.
제3도는 이러한 구조를 갖는 모오스 트랜지스터의 제조공정도를 나타낸 것이다.
먼저, 제3도(a)를 참조하면, 제1도전형의 단결정 실리콘기판(1)상에 산화막 ( 11)과 Si3N4의 질화막(12)을 순차 형성한 다음, 사진식각법으로 액티브영역 즉, 모오스 트랜지스터가 형성될 영역 이외의 질화막(12)을 제거한다.
그 다음, 상기 질화막(12)이 제거된 영역으로 소자간 절연특성을 높이기 위하여 제1도전형의 불순물을 이온주입하여 국부적으로 불순물 주입영역(8')을 형성한다.
제3도(b)를 참조하면, 상기 질화막(12)을 마스크로 하여 통상의 습식산화법으로 노출된 산화막(11)을 산화시켜 두꺼운 산화막(10)을 형성하고, 이와 동시에 상기 공정에서 주입된 불순물이 기판(1)으로 확산되어 절연용 불순물 확산영역(8)이 형성되는데, 이때 확산영역(8)은 불순물 농도가 1×1017-3cm로서 1×1016-3cm의 불순물 농도를 갖는 기판(1)보다 고농도이다.
제3도(c)를 참조하면, 상기 질화막(12) 및 산화막(11)을 통상의 에칭법으로 제거한 다음, 기판(1)의 전면에 걸쳐 게이트 산화막이 될 박막의 산화막(6)을 형성하고, 그 위에 다결정 실리콘층을 증착시킨 다음 사진식각하여 게이트(7)을 형성한다.
상기 다결정 실리콘층으로 된 게이트(7)를 마스크로 하여 기판(1)으로 제2도전형의 불순물을 1×1015-2cm 정도로 1차 이온주입한 다음, 통상의 열처리공정을 수행하면, 1×1020-3cm의 불순물 농도를 갖는 고농도의 소오스, 드레인 영역(2),(3)이 형성된다.
그 다음은, 저농도의 소오스, 드레인 영역을 형성하기 위한 2차 이온주입 공정시, 불순물이 채널영역으로 이온주입되는 것을 방지하는 스페이서의 형성공정이다.
후막의 산화막(9')을 제3도(d)와 같이 침적시킨 다음, 비등방성에칭법으로 상기 산화막(9')을 에칭하면 제3도(e)에 도시한 바와같이 게이트(7)의 측면에 이온주입 방지용 스페이서(9)가 형성된다.
이때, 스페이서로 상기 산화막 대신에 질화막 또는 다결정실리콘막을 사용할 수도 있다.
제3도(f)를 참조하면, 이 공정은 저농도의 소오스 드레인 영역을 형성하기 위한 2차 불순물 이온주입공정으로서, 기판(1)으로 제2도전형의 불순물을 1×1013내지 5×1013-2cm 정도로 이온주입한 다음 열처리 공정을 수행하면 저농도 소오스, 드레인 영역(4),(5)이 형성되는데, 이온주입수 불순물이 스페이서(9)에 의해 채널 영역으로 이온주입되는 것이 방지되어 소오스, 드레인 영역(4),(5)이 채널 영역에는 형성되지 않고 소자절연용 불순물 확산영역(8)과 접촉되어 형성된다.
이때, 2차 이온주입공정시 주입되는 불순물은 상기 1차 이온주입 공정에서 사용된 불순물에 비해 확산도가 큰 것이 사용되어진다.
이상에서 설명한 바와같은 본 발명에 따르면, 모오스 트랜지스터의 채널길이가 1㎛ 이하인 경우 종래에는 채널영역에 형성된 저농도의 소오스, 드레인 영역의 길이가 실제의 유효 채널길이와 비슷해지기 때문에 전류구동능력이 저하되지만, 본 발명에서는 채널영역에 저농도의 소오스, 드레인 영역이 형성되지 않으므로 모오스 트랜지스터의 전류구동능력을 향상시킬 수 있다.
또한, 고농도의 소오스, 드레인 영역과 소자 절연용 불순물 확산영역이 접촉되는 영역에 저농도의 소오스, 드레인 영역이 형성되어 경사형 접합을 형성하므로써 소오스, 드레인 접합의 파괴전압을 상승시키는 효과가 있다.
Claims (8)
- 반도체 기판(1)상에 게이트 산화막(6), 게이트(7)가 형성되고, 상기 게이트(7)의 측면에 스페이서(9)가 형성된 모오스 트랜지스터에 있어서, 상기 반도체 기판(1)에 고농도의 소오스, 드레인 영역(2),(3)이 형성되고, 상기 고농도의 소오스, 드레인 영역 (2),(3)과 소자 절연용 불순물 확산영역(8)이 접촉되는 부분에 저농도의 소오스, 드레인 영역(4),(5)이 형성된 구조를 갖는 것을 특징으로 하는 고 접합파괴전압을 갖는 모오스 트랜지스터.
- 제1도전형을 갖는 반도체 기판(1)상에 산화막(11), 질화막(12)을 순차 형성한 다음, 액티브영역 이외의 질화막(12)을 식각하는 공정과, 상기 질화막(12)을 마스크로 하여 제1도전형을 갖는 분순물을 이온주입하여 소자 절연용 불순물 확산영역(8)을 형성하는 공정과, 상기 산화막(11)을 습식 산화시켜 두꺼운 산화막(10)을 형성하는 공정과, 제2도전형의 불순물을 1차로 이온주입하여 고농도의 소오스, 드레인 영역(2),(3)을 형성하는 공정과, 상기 산화막(11), 질화막(12)을 제거한 다음 게이트 산화막(6) 및 게이트(7)를 순차 형성하는 공정과, 상기 게이트(7)의 측면에 이온주입방지용 스페이서 (9)를 형성하는 공정과, 제2도전형의 불순물을 2차로 이온주입하여 저농도의 소오스, 드레인 영역(4),(5)을 형성하는 공정으로 일루어지는 것을 특징으로 하는 고접합파괴전압을 모오스 트랜지스터의 제조방법.
- 제1항에 있어서, 저농도의 소오스, 드레인 영역(4,)(5)에 의해 고농도의 소오스, 드레인 영역(2),(3)이 부분적으로 감싸여져 소오소, 드레인 접합이 경사형 접합을 이루어지는 것을 특징으로 하는 고 접합파괴전압을 갖는 모오스 트랜지스터.
- 제2항에 있어서, 1차 이온주입시 불순물의 확산도가 2차 이온주입시의 불순물의 확산도보다 낮은 것을 특징으로 하는 고 접합파괴 전압을 갖는 모오스 트랜지스터의 제조방법.
- 제2항에 있어서, 2차 이온주입시 스페이서(9)를 마스크로 하여 제2도전형의 불순물을 이온주입하는 것을 특징으로 하는 고접합파괴전압을 갖는 모오스 트랜지스터의 제조방법.
- 제2항에 있어서, N채널 모오스 트랜지스터인 경우에는 1차 및 2차 이온주입되는 제2도전형의 불순물이 각각 As와 P인 것을 특징으로 하는 모오스 트랜지스터의 제조방법.
- 제2항에 있어서, P채널 모오스 트랜지스터인 경우에는 1차 및 2차 이온주입되는 제2도전형의 불순물이 각각 BF2와 B인 것을 특징으로 하는 모오스 트랜지스터의 제조방법.
- 제2항에 있어서, 스페이서(9)로 산화막, 질화막 또는 다결정 실리콘막중 하나를 사용하는 것을 특징으로 하는 모오스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900007902A KR930001290B1 (ko) | 1990-05-30 | 1990-05-30 | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900007902A KR930001290B1 (ko) | 1990-05-30 | 1990-05-30 | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910020940A KR910020940A (ko) | 1991-12-20 |
| KR930001290B1 true KR930001290B1 (ko) | 1993-02-25 |
Family
ID=19299584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900007902A KR930001290B1 (ko) | 1990-05-30 | 1990-05-30 | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930001290B1 (ko) |
-
1990
- 1990-05-30 KR KR1019900007902A patent/KR930001290B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR910020940A (ko) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737471A (en) | Method for fabricating an insulated-gate FET having a narrow channel width | |
| KR100418435B1 (ko) | 전력 집적회로 소자의 제조 방법 | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| KR0150105B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR0154306B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR930001290B1 (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
| US6214674B1 (en) | Method of fabricating high voltage device suitable for low voltage device | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR100247478B1 (ko) | 씨모스 트랜지스터 제조 방법 | |
| KR100310173B1 (ko) | 엘디디형 상보형 모스 트랜지스터 제조 방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100263464B1 (ko) | 반도체 소자 격리방법 | |
| KR100257709B1 (ko) | 에스.오.아이. 소자의 트랜지스터 제조방법 | |
| KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
| KR0166847B1 (ko) | 반도체소자 제조방법 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100266689B1 (ko) | 고전압 수평 확산 모스 트랜지스터 제조방법 | |
| KR100265851B1 (ko) | 반도체장치의전계효과트랜지스터제조방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100214077B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| KR940001399B1 (ko) | 고집적 반도체 트랜지스터의 구조 및 제조방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR910009743B1 (ko) | 고속 및 고전압 반도체소자와 제조방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |