KR100266689B1 - 고전압 수평 확산 모스 트랜지스터 제조방법 - Google Patents

고전압 수평 확산 모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100266689B1
KR100266689B1 KR1019980018174A KR19980018174A KR100266689B1 KR 100266689 B1 KR100266689 B1 KR 100266689B1 KR 1019980018174 A KR1019980018174 A KR 1019980018174A KR 19980018174 A KR19980018174 A KR 19980018174A KR 100266689 B1 KR100266689 B1 KR 100266689B1
Authority
KR
South Korea
Prior art keywords
drift region
oxide film
well
region
high voltage
Prior art date
Application number
KR1019980018174A
Other languages
English (en)
Other versions
KR19990085626A (ko
Inventor
이창재
이익희
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980018174A priority Critical patent/KR100266689B1/ko
Publication of KR19990085626A publication Critical patent/KR19990085626A/ko
Application granted granted Critical
Publication of KR100266689B1 publication Critical patent/KR100266689B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고전압 수평 확산 모스 트랜지스터 제조방법에 관한 것으로, 종래 고전압 수평 확산 모스 트랜지스터 제조방법은 웰 영역과 드리프트 영역의 경계로 부터 상기 드리프트 영역의 상부로 소정의 면적을 갖는 두꺼운 산화막을 형성하는 과정에서 상기 웰 영역과 드리프트 영역의 경계를 확인할 방법이 없어 상기 산화막이 웰 영역 또는 드리프트 영역으로 치우쳐 형성될 수 있어 소자의 신뢰성 및 수율이 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 각각의 일측면이 상호 접하는 웰 영역과 드리프트 영역을 형성하는 확산영역 형성단계와; 상기 웰 영역과 드리프트 영역의 경계로부터 드리프트 영역으로 소정의 면적을 갖는 두꺼운 산화막을 형성하고, 그 산화막의 상부일부와 웰 영역의 상부일부에 게이트를 형성하는 단계를 포함하는 고전압 수평 확산 모스 트랜지스터 제조방법에 있어서, 상기 웰 영역과 드리프트 영역의 경계를 명확히 하기 위해 확산영역 형성단계에서 형성한 드리프트 영역의 상부 일부를 식각하여 웰 영역과 드리프트 영역에 단차를 형성하는 드리프트 영역 식각단계를 더 포함하여 드리프트 영역의 상부를 소정 깊이로 식각하여 웰 영역과 드리프트 영역간에 단차를 형성하여, 그 드리프트 영역과 피웰의 경계를 확인 할 수 있게 되어 산화막을 정확한 위치에 반복적으로 형성함이 가능해짐으로써, 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.

Description

고전압 수평 확산 모스 트랜지스터 제조방법
본 발명은 고전압 수평 확산 모스 트랜지스터 제조방법에 관한 것으로, 특히 드리프트 영역의 상부에 형성되는 산화막과 웰영역에 형성되는 게이트를 용이하게 정확한 위치에 배치시킴으로써 소자의 신뢰도를 향상시키는데 적당하도록 한 고전압 수평 확산 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도와 설계기술의 발전으로, 하나의 반도체 칩내에 전체 시스템을 구현하려는 시도가 행해지고 있으며, 이와 같은 시스템의 단일 칩화는 저전압에서 동작하는 회로를 중심으로 발전되었다. 그러나 시스템의 경량화 소형화를 위해서는 외부로부터 입력되는 전원을 인가받는 부분, 즉 고전압이 인가되는 부분의 집적화가 우선적이다. 이와 같이 고전압이 인가되는 부분에 사용되는 모스 트랜지스터 중, 전류를 수평으로 흐르게 하기 위하여 드레인을 수평으로 배치하고, 드리프트(drift)영역을 채널과 드레인사이에 두어 높은 항복전압 특성을 나타내는 고전압 수평 확산 모스 트랜지스터가 사용되고 있으며, 이와 같은 종래 고전압 수평 확산 모스 트랜지스터의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1e는 종래 고전압 수평 확산 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 피형 기판(1)의 상부에 선택적으로 불순물 이온을 이온주입하여 상호 일측면에서 접하는 피웰(2)과 엔형 드리프트 영역(3)을 형성하는 단계(도1a)와; 상기 엔형 드리프트 영역(3)의 상부에 상기 피웰(2)과 인접하는 면으로 부터 소정 면적을 갖는 산화막(4)을 형성하는 단계(도1b)와; 상기 피웰(2)의 상부일부에 상기 산화막(4)과 접하는 게이트 산화막(5)을 증착하고, 그 게이트 산화막(5)과 상기 산화막(4)의 상부일부에 다결정실리콘 게이트 전극(6)을 증착하는 단계(도1c)와; 이온주입공정을 통해 상기 게이트 전극(6)의 측면에 노출된 피웰(2)과 산화막(4)의 측면에 노출된 상기 엔형 드리프트 영역(3)에 고농도 엔형 불순물 이온을 이온주입하여 소스 및 드레인(7)을 형성하는 단계(도1d)와; 상기 피웰(2)에 형성한 고농도 엔형 소스의 측면 피웰(2)의 하부에 고농도 피형 불순물 이온을 이온주입하여 바디 콘택영역(8)을 형성하는 단계(도1e)를 포함하여 구성된다.
이하, 상기와 같은 종래 고전압 수평 확산 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 피형 기판(1)의 상부에 포토레지스트를 도포하고, 그 포토레지스트의 패턴을 형성한 후, 그 포토레지스트 패턴을 이온주입 마스크로 사용하는 이온주입공정으로 상기 기판(1)의 하부에 피형 불순물 이온과 엔형 불순물 이온을 순차적으로 이온주입하여 상호 일측면이 접한 피웰(2)과 엔형 드리프트 영역(3)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 피웰(2)과 엔형 드리프트 영역(3)의 상부전면에 산화막을 두껍게 증착하고, 사진식각공정을 통해 상기 피웰(2)과 엔형 드리프트 영역(3)의 접합면으로 부터 상기 엔형 드리프트 영역(3)으로 소정의 면적을 갖으며, 두꺼운 산화막(4) 패턴을 잔존시킨다.
이와 같이 상기 엔형 드리프트 영역(3) 상부에 산화막(4)을 형성하는 과정은 상기 피웰(2)과 엔형 드리프트 영역(3)이 단순히 이온주입 영역으로 육안으로 그 경계를 확인 할 수 없기 때문에 상기 피웰(2)을 형성할 때 포토레지스트 패턴을 형성하는 마스크를 기준으로 제작한 마스크를 이용하여 산화막을 선택적으로 식각하게 되어 마스크가 미스어라인 되는 경우에는 도2a와 도2b에 도시한 바와 같이 산화막(4)이 피웰(2)의 상부측으로 쉬프트되어 형성되거나, 엔형 드리프트 영역(3)의 상부측으로 쉬프트되어 형성될 수 있으며, 이는 소자의 특성을 열화시키는 원인이 된다.
그 다음, 도1c에 도시한 바와 같이 상기 산화막(4)이 일부에 증착된 엔형 드리프트 영역(3)과 피웰(2)의 상부에 얇은 게이트 산화막(5)을 증착하고, 그 게이트 산화막(5)의 상부에 다결정실리콘을 증착하고 사진식각공정을 통해 상기 다결정실리콘과 게이트 산화막(5)을 패터닝하여 상기 산화막(4)의 상부일부와 피웰(2)의 일부에 위치하는 게이트를 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 게이트 전극(6)의 측면에 노출된 피웰(2)의 하부일부와 상기 산화막(4)의 측면에 노출된 엔형 드리프트 영역(3)의 하부일부에 고농도 엔형 불순물 이온을 이온주입하여 고농도 소스 및 드레인(7)을 형성한다.
그 다음, 도1e에 도시한 바와 같이 상기 피웰(2)에 형성한 고농도 소스(7)의 측면 피웰(2) 하부에 고농도 피형 불순물 이온을 이온주입하여 기판전압을 인가하는 바디 콘택영역(8)을 형성하게 된다.
이와 같이 제조된 고전압 수평 확산 모스 트랜지스터는 그 게이트에 고전압이 인가되는 경우에도 고농도 소스와 드레인의 사이에 채널이 형성되기 어려우며, 이에 따라 높은 항복전압을 갖는 특성을 보인다.
상기한 바와 같이 종래 고전압 수평 확산 모스 트랜지스터 제조방법은 웰 영역과 드리프트 영역의 경계로 부터 상기 드리프트 영역의 상부로 소정의 면적을 갖는 두꺼운 산화막을 형성하는 과정에서 상기 웰 영역과 드리프트 영역의 경계를 확인할 방법이 없어 미스 어라인에 의해 상기 산화막이 웰 영역 또는 드리프트 영역으로 치우쳐 형성될 수 있으며, 이에 따라 고전압 수평 확산 모스 트랜지스터의 특성이 열화됨으로써 소자의 신뢰성 및 수율이 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 웰영역과 드리프트 영역의 경계를 확인 하여 정확한 위치에 산화막을 형성할 수 있는 고전압 수평 확산 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 고전압 수평 확산 모스 트랜지스터의 제조공정 수순단면도.
도2a 및 도2b는 미스어라인에 의해 산화막의 위치가 이동된 고전압 수평 확산 모스 트랜지스터의 단면도.
도3a 내지 도3f는 본 발명 고전압 수평 확산 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1 : 피형 기판 2 : 피웰
3 : 엔형 드리프트 영역 4 : 산화막
5 : 게이트 산화막 6 : 게이트 전극
7 : 고농도 엔형 소스 및 드레인 8 : 바디 콘택영역
상기와 같은 목적은 기판에 각각의 일측면이 상호 접하는 웰 영역과 드리프트 영역을 형성하는 확산영역 형성단계와; 상기 웰 영역과 드리프트 영역의 경계로부터 드리프트 영역으로 소정의 면적을 갖는 두꺼운 산화막을 형성하고, 그 산화막의 상부일부와 웰 영역의 상부일부에 게이트를 형성하는 단계를 포함하는 고전압 수평 확산 모스 트랜지스터 제조방법에 있어서, 상기 웰 영역과 드리프트 영역의 경계를 명확히 하기 위해 확산영역 형성단계에서 형성한 드리프트 영역의 상부 일부를 식각하여 웰 영역과 드리프트 영역에 단차를 형성하는 드리프트 영역 식각단계를 더 포함하여 산화막을 증착할 영역을 확인함으로써 달성되는 것으로, 이와 같은 본 발명 고전압 수평 확산 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3a 내지 도3f는 본 발명 고전압 수평 확산 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 종래 도1a 내지 도1e에 도시한 제조단계에서 엔형 드리프트 영역(3)의 상부일부를 소정 깊이로 식각하여 피웰(2)과 단차를 형성하는 단계(도3b)를 더 포함하여 구성된다.
이하, 상기와 같은 본 발명 고전압 수평 확산 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 피형 기판(1)의 상부에 상호 인접하는 피웰(2)과 엔형 드리프트 영역(3)을 형성한다.
그 다음, 도3b에 도시한 바와 같이 상기 피웰(2)과 엔형 드리프트 영역(3)의 상부에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 엔형 드리프트 영역(3)의 일부를 노출시킨다. 즉, 상기 피웰(2)과 엔형 드리프트 영역(3)의 경계로 부터 소정 간격 이격된 엔형 드리프트 영역(3)으로 부터 이후의 모든 엔형 드리프트 영역(3)을 노출시킨다.
그 다음, 상기 노출된 엔형 드리프트 영역(3)을 소정 깊이로 건식 식각하여 상기 피웰(2)과 단차를 형성시킨다.
그 다음, 도3c에 도시한 바와 같이 상기 피웰(2)과 엔형 드리프트 영역(3)의 경계면으로 부터 상기 엔형 드리프트 영역(3) 쪽으로 소정의 면적을 갖는 산화막(4)을 형성한다.
이때의 산화막(4)은 상기 엔형 드리프트 영역(3)의 식각으로 인한 피웰(2)과의 단차에 의해 엔형 드리프트 영역(3)과 피웰(2)의 경계를 용이하게 확인 할 수 있으므로, 항상 일정한 위치에 형성할 수 있다.
그 다음, 도3d에 도시한 바와 같이 상기 산화막(4)이 일부에 증착된 엔형 드리프트 영역(3)과 피웰(2)의 상부에 얇은 게이트 산화막(5)을 증착하고, 그 게이트 산화막(5)의 상부에 다결정실리콘을 증착하고 사진식각공정을 통해 상기 다결정실리콘과 게이트 산화막(5)을 패터닝하여 상기 산화막(4)의 상부일부와 피웰(2)의 일부에 위치하는 게이트를 형성한다.
그 다음, 도3e에 도시한 바와 같이 상기 게이트 전극(6)의 측면에 노출된 피웰(2)의 하부일부와 상기 산화막(4)의 측면에 노출된 엔형 드리프트 영역(3)의 하부일부에 고농도 엔형 불순물 이온을 이온주입하여 고농도 소스 및 드레인(7)을 형성한다.
그 다음, 도3f에 도시한 바와 같이 상기 피웰(2)에 형성한 고농도 소스(7)의 측면 피웰(2) 하부에 고농도 피형 불순물 이온을 이온주입하여 기판전압을 인가하는 바디 콘택영역(8)을 형성하게 된다.
상기한 바와 같이 본 발명 고전압 수평 확산 모스 트랜지스터 제조방법은 드리프트 영역의 상부를 소정 깊이로 식각하여 웰 영역과 드리프트 영역간에 단차를 형성하여, 그 드리프트 영역과 피웰의 경계를 확인 할 수 있게 되어 산화막을 정확한 위치에 반복적으로 형성함이 가능해짐으로써, 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.

Claims (2)

  1. 기판에 각각의 일측면이 상호 접하는 웰 영역과 드리프트 영역을 형성하는 확산영역 형성단계와; 상기 웰 영역과 드리프트 영역의 경계로부터 드리프트 영역으로 소정의 면적을 갖는 두꺼운 산화막을 형성하고, 그 산화막의 상부일부와 웰 영역의 상부일부에 게이트를 형성하는 단계를 포함하는 고전압 수평 확산 모스 트랜지스터 제조방법에 있어서, 상기 웰 영역과 드리프트 영역의 경계를 명확히 하기 위해 확산영역 형성단계에서 형성한 드리프트 영역의 상부 일부를 식각하여 웰 영역과 드리프트 영역에 단차를 형성하는 드리프트 영역 식각단계를 더 포함하여 된 것을 특징으로 하는 고전압 수평 확산 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 드리프트 영역 식각단계는 드리프트 영역의 상부일부를 건식식각하는 것을 특징으로 하는 고전압 수평 확산 모스 트랜지스터 제조방법.
KR1019980018174A 1998-05-20 1998-05-20 고전압 수평 확산 모스 트랜지스터 제조방법 KR100266689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018174A KR100266689B1 (ko) 1998-05-20 1998-05-20 고전압 수평 확산 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018174A KR100266689B1 (ko) 1998-05-20 1998-05-20 고전압 수평 확산 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990085626A KR19990085626A (ko) 1999-12-15
KR100266689B1 true KR100266689B1 (ko) 2000-09-15

Family

ID=19537529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018174A KR100266689B1 (ko) 1998-05-20 1998-05-20 고전압 수평 확산 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100266689B1 (ko)

Also Published As

Publication number Publication date
KR19990085626A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US7575977B2 (en) Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US5047358A (en) Process for forming high and low voltage CMOS transistors on a single integrated circuit chip
US7125777B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US6255154B1 (en) Semiconductor device and method of manufacturing the same
US7544558B2 (en) Method for integrating DMOS into sub-micron CMOS process
KR20010076369A (ko) 반도체 장치와 그 제조 방법
US4488348A (en) Method for making a self-aligned vertically stacked gate MOS device
US7256092B2 (en) Method for fabricating integrated circuits having both high voltage and low voltage devices
US20080009118A1 (en) Metal oxide semiconductor device and fabricating method thereof
US5567965A (en) High-voltage transistor with LDD regions
EP1011129A2 (en) Method for manufacturing semiconductor device
JP3279151B2 (ja) 半導体装置及びその製造方法
KR20020083672A (ko) 고전압 소자 및 그 제조방법
KR100790261B1 (ko) 디모스 소자 제조 방법
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
KR20010039931A (ko) 반도체 장치 및 그 제조 방법
KR100266689B1 (ko) 고전압 수평 확산 모스 트랜지스터 제조방법
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
JPH02196434A (ja) Ｍｏｓトランジスタの製造方法
KR0126652B1 (ko) 반도체 소자의 트랜지스터 형성방법
JPH08213601A (ja) 半導体装置とその製造方法
KR100190045B1 (ko) 반도체장치의 제조방법 및 그 구조
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법
KR100940113B1 (ko) 고전압 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee